多晶硅熔丝类型的OTP器件及其形成方法

技术领域

本发明涉及半导体技术领域，特别涉及一种多晶硅熔丝类型的OTP器件及其形成方法。

背景技术

熔丝结构广泛应用在集成电路领域中，是集成电路中的重要组成部分。一般用作电路、数据保护等用途，利用大电流烧断的多晶硅熔丝是为比较常见的熔丝结构。

多晶硅熔丝构成的OTP器件(One time Program memory)，通过连通和熔断后的不同电阻值来表示信息“1”或者“0”。所以熔断时不允许出现藕断丝连的情况。对于要求熔断的存储单元(memory)，需要100％的熔断率。但往往由于工艺制造过程中异常，例如是多晶硅熔丝的晶格过大或者光刻时多晶硅熔丝尺寸变大，多晶硅熔丝不容易熔断，导致OTP器件中的多晶硅熔丝熔断率低。

发明内容

本发明的目的在于提供一种多晶硅熔丝类型的OTP器件及其形成方法，以解决OTP器件的多晶硅熔丝熔断率低的问题。

为解决上述技术问题，本发明提供一种多晶硅熔丝类型的OTP器件的形成方法，包括：

提供一衬底，所述衬底上形成有隔离结构；

形成多晶硅熔丝，所述多晶硅熔丝位于所述隔离结构上；

对所述多晶硅熔丝执行离子注入工艺，形成掺杂第一导电类型离子的第一部分和掺杂第二导电类型离子的第二部分，所述第一部分和所述第二部分之间形成PN结。

可选的，对所述多晶硅熔丝执行离子注入工艺的步骤包括：

采用第一掩模板遮挡所述多晶硅熔丝的第二部分并暴露出所述多晶硅熔丝的第一部分；

对所述多晶硅熔丝的第一部分执行第一离子注入工艺，以形成掺杂第一导电类型离子的所述多晶硅熔丝的第一部分；

采用第二掩模板遮挡所述多晶硅熔丝的第一部分并暴露出所述多晶硅熔丝的第二部分；

对所述多晶硅熔丝的第二部分执行第二离子注入工艺，以形成掺杂第二导电类型离子的所述多晶硅熔丝的第二部分。

可选的，第一导电类型离子和第二导电类型离子的浓度大于1×10

可选的，所述多晶硅熔丝上形成PN结的步骤之后，

形成介质层，所述介质层覆盖所述多晶硅熔丝；

刻蚀所述多晶硅熔丝的两侧的端部上对应的所述介质层，以在所述多晶硅熔丝的两侧的端部上形成接触孔，且所述接触孔的刻蚀量大于预设值；

在所述接触孔内形成接触插塞。

可选的，形成多晶硅熔丝的步骤包括：

形成多晶硅材料层，所述多晶硅材料层位于所述隔离结构上；

形成氧化层，所述氧化层覆盖所述多晶硅材料层；

形成钨化硅合金，所述钨化硅合金位于所述氧化层上；

去除所述氧化层上的钨化硅合金，以形成非合金化硅化物的多晶硅熔丝。

基于同一发明构思，本发明还提供一种多晶硅熔丝类型的OTP器件，包括衬底以及位于所述衬底内的隔离结构，所述隔离结构上形成有多晶硅熔丝，所述多晶硅熔丝包括掺杂第一导电类型离子的第一部分和掺杂第二导电类型离子的第二部分，所述第一部分和所述第二部分之间形成PN结。

可选的，所述第一导电类型为P型，所述第二导电类型为N型，或者所述第一导电类型为N型，所述第二导电类型为P型。

可选的，所述多晶硅熔丝包括第一端部、第二端部和熔断部，所述熔断部的宽度小于所述第一端部和所述第二端部的宽度。

可选的，所述第一端部和所述第二端部上形成有接触插塞，所述接触插塞的面积大于预设面积。

可选的，所述多晶硅熔丝为非合金化硅化物多晶硅。

在本发明提供的多晶硅熔丝类型的OTP器件及其形成方法中，多晶硅熔丝包括掺杂第一导电类型离子的第一部分和掺杂第二导电类型离子的第二部分，第一部分和第二部分之间形成PN结，利用PN结的正向导通产生大电流的原理加大熔断电流，提高多晶硅熔丝的熔断率。以及多晶硅熔丝为非合金化硅化物的，提高了多晶硅熔丝的熔断率。

附图说明

本领域的普通技术人员将会理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。其中：

图1是本发明实施例的多晶硅熔丝类型的OTP器件的剖面结构示意图。

图2是本发明实施例的多晶硅熔丝类型的OTP器件的俯视图。

图3是本发明实施例的多晶硅熔丝类型的OTP器件的形成方法流程图。

图4至图9是本发明实施例的多晶硅熔丝类型的OTP器件的形成方法对应步骤的结构示意图。

附图中：

10-衬底；11-隔离结构；12-多晶硅熔丝；12a-第一部分；12b-第二部分；12c-第一端部；12d-熔断部；12e-第二端部；13-第一掩膜层；14-第二掩膜层；15-介质层；16-接触插塞。

具体实施方式

为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。

如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征。此外，如在本发明中所使用的，一元件设置于另一元件，通常仅表示两元件之间存在连接、耦合、配合或传动关系，且两元件之间可以是直接的或通过中间元件间接的连接、耦合、配合或传动，而不能理解为指示或暗示两元件之间的空间位置关系，即一元件可以在另一元件的内部、外部、上方、下方或一侧等任意方位，除非内容另外明确指出外。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

发明人研究发现，技术节点为0.25um以上OTP器件的多晶硅栅极(Gate poly)厚度比较厚的情况，多晶硅的淀积厚度例如是3000埃或4000埃，同时采用的是厚的硅合金化物(silicide)工艺，例如硅化钨沉积工艺(WSi depo)，硅化钨的厚度例如是2000埃，即多晶硅上形成硅化钨后的整体厚度也比较厚，合金化后基本上就不能熔断了。

因此，本发明提出多晶硅熔丝类型的OTP器件及其形成方法，多晶硅熔丝包括掺杂第一导电类型离子的第一部分和掺杂第二导电类型离子的第二部分，第一部分和第二部分之间形成PN结，利用PN结的正向导通产生大电流的原理加大熔断电流，提高多晶硅熔丝的熔断率。以及多晶硅熔丝为非合金化硅化物的，提高了多晶硅熔丝的熔断率。

图1是本发明实施例的多晶硅熔丝类型的OTP器件的剖面结构示意图。图2是本发明实施例的多晶硅熔丝类型的OTP器件的俯视图。如图1和图2所示，本实施例提供一种多晶硅熔丝类型的OTP器件，包括衬底10以及位于所述衬底10内的隔离结构11，所述隔离结构11上形成有多晶硅熔丝12，所述多晶硅熔丝12包括掺杂第一导电类型离子的第一部分12a和掺杂第二导电类型离子的第二部分12b，所述第一部分12a和所述第二部分12b之间形成PN结。

在本实施例中，衬底10可为后续工艺提供操作平台，其可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆，详细的，所述衬底10例如是绝缘体上硅(silicon-on-insulator，SOI)衬底、体硅(bulk silicon)衬底、锗衬底、锗硅衬底、磷化铟(InP)衬底、砷化镓(GaAs)衬底或者绝缘体上锗衬底等。本实施例中，所述衬底10为硅衬底。所述隔离结构11例如是浅沟槽隔离结构(STI)或者硅局部氧化隔离区域(Local Oxidation of Silicon，LOCOS)，用于隔离衬底10和多晶硅熔丝12。多晶硅熔丝12的纵截面积小于隔离结构11的纵截面积。

进一步的，多晶硅熔丝的第一部分12a的第一导电类型和多晶硅熔丝的第二部分12b的第二导电类型的导电类型不同。第一导电类型例如是P型，则第二导电类型为N型，或者，第一导电类型例如是N型，则第二导电类型为P型。较佳的，在本实施例中，第一导电类型为P型，第二导电类型为N型。第一导电类型的离子例如是硼离子，第二导电类型的离子例如是磷离子。

请参考图2，多晶硅熔丝12包括第一端部12c、第二端部12e和熔断部12d，熔断部12d为多晶硅熔丝12的中间部分，第一端部12c、第二端部12e位于熔断部的两端，用于将多晶硅熔丝12引出。由于熔掉的多晶硅熔丝12的残渣堆在原位置会导致多晶硅熔丝12熔断不彻底，以及控制多晶硅熔丝12熔断的位置是越细的位置的电阻值越大，即该位置的电压差越大，因此，所述熔断部12a的纵向宽度小于所述第一端部12c和所述第二端部12e的纵向宽度。第一端部12c、第二端部12e的纵向宽度从两边向中间依次变小，是基于制造过程中光刻的光学邻近校正(OPC)原理，突变的形状容易造成光学图形异常，因此，第一端部12c、第二端部12e大的纵向宽度平滑过渡到熔断部12a小的纵向宽度，以避免光学图形异常。第一端部12c和第二端部12e上形成有接触插塞16，所述接触插塞16的面积大于预设面积。在本实施例中，预设面积为现有技术中的接触插塞的面积，也即，本实施例中，增大了接触插塞的面积，降低了多晶硅熔丝的横截面积，增加了多晶硅熔丝的电阻值，提高了多晶硅熔丝的熔断率。

以及，本实施例中的多晶硅熔丝为非合金化硅化物多晶硅熔丝，非合金化硅化物多晶硅熔丝的厚度较小薄，提高了多晶硅熔丝的熔断率。

图3是本发明实施例的多晶硅熔丝类型的OTP器件的形成方法流程图。本实施例还提供一种多晶硅熔丝类型的OTP器件的形成方法，包括：

步骤S10，提供一衬底，所述衬底上形成有隔离结构；

步骤S20，形成多晶硅熔丝，所述多晶硅熔丝位于所述隔离结构上；

步骤S30，对所述多晶硅熔丝执行离子注入工艺，形成掺杂第一导电类型离子的第一部分和掺杂第二导电类型离子的第二部分，所述第一部分和所述第二部分之间形成PN结。

图4至图9是本发明实施例的多晶硅熔丝类型的OTP器件的形成方法对应步骤的结构示意图。为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合说明书附图4至图9对本发明的具体实施例做详细的说明。

请参考图4，提供一衬底10，在本实施例中，衬底10可为后续工艺提供操作平台，其可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆，详细的，所述衬底10例如是绝缘体上硅(silicon-on-insulator，SOI)衬底、体硅(bulk silicon)衬底、锗衬底、锗硅衬底、磷化铟(InP)衬底、砷化镓(GaAs)衬底或者绝缘体上锗衬底等。本实施例中，所述衬底10为硅衬底。所述衬底10上形成有隔离结构11；所述隔离结构11例如是浅沟槽隔离结构(STI)或者硅局部氧化隔离区域(Local Oxidation of Silicon，LOCOS)，用于隔离衬底10和多晶硅熔丝12。所述隔离结构11的材质例如是氧化硅、氮化硅中的一种或组合。

请参考图2和图4，形成多晶硅熔丝12，所述多晶硅熔丝12位于所述隔离结构11上；形成多晶硅熔丝12的步骤包括：

形成多晶硅材料层，所述多晶硅材料层位于所述隔离结构11上；可以采用化学气相沉积工艺形成多晶硅材料层。

刻蚀部分多晶硅材料层，以形成包括中间窄的熔断部12d和两端宽的第一端部12c、第二端部12e的多晶硅熔丝12。采用干法刻蚀工艺刻蚀部分多晶硅材料层。如前所述，刻蚀形成中间窄的熔断部12d是由于熔掉的多晶硅熔丝残渣堆在原位置会导致多晶硅熔丝熔断不彻底，以及控制多晶硅熔丝熔断的位置是越细的位置的电阻值越大，即该位置的电压差越大，提高多晶硅熔丝的熔断率。而第一端部12c、第二端部12e的纵向宽度从两边向中间依次变小，是基于制造过程中光刻的光学邻近校正(OPC)原理，突变的形状容易造成光学图形异常，因此，第一端部12c、第二端部12e大的纵向宽度平滑过渡到熔断部12a小的纵向宽度，以避免光学图形异常。

在本实施例中，多晶硅熔丝12为非合金化硅化物多晶硅熔丝(none-silicidepoly fuse)，非合金化硅化物多晶硅熔丝的形成方法包括：首先，形成氧化层，所述氧化层覆盖所述多晶硅熔丝；可以采用化学气相沉积工艺或者热氧化工艺形成氧化层，所述氧化层用于隔离多晶硅熔丝与待形成的硅化钨。接着，形成硅化钨合金，所述钨化硅合金位于所述氧化层上；可以采用物理气相沉积工艺沉积钨，并采用退火工艺以形成硅化钨合金。接着，去除所述氧化层以及氧化层上的硅化钨合金，以形成非合金化硅化物的多晶硅熔丝。本实施例中，针对0.25um以上节点，多晶硅熔丝的厚度较厚，多晶硅熔丝的厚度例如是3000埃至4000埃，而硅化钨的厚度也较厚，硅化钨的厚度例如是1000埃至3000埃，当多晶硅熔丝被较厚的硅化钨合金化之后，由于，多晶硅熔丝和硅化钨的厚度过厚，以至于多晶硅熔丝不能被熔断，因此，采用非合金化硅化物的多晶硅熔丝厚度较薄，提高了多晶硅熔丝的熔断率。

请参考图5至8，对所述多晶硅熔丝执行离子注入工艺，形成掺杂第一导电类型离子的第一部分12a和掺杂第二导电类型离子的第二部分12b，所述第一部分12a和所述第二部分12b之间形成PN结。

具体的，对所述多晶硅熔丝执行离子注入工艺的步骤包括：

步骤S31，采用第一掩模板遮挡所述多晶硅熔丝的第二部分并暴露出所述多晶硅熔丝的第一部分；

步骤S32，对所述多晶硅熔丝的第一部分执行第一离子注入工艺，以形成掺杂第一导电类型离子的所述多晶硅熔丝的第一部分；

步骤S33，采用第二掩模板遮挡所述多晶硅熔丝的第一部分并暴露出所述多晶硅熔丝的第二部分；

步骤S34，对所述多晶硅熔丝的第二部分执行第二离子注入工艺，以形成掺杂第二导电类型离子的所述多晶硅熔丝的第二部分。

请参考图5和图6，采用第一掩模层13遮挡所述多晶硅熔丝的第二部分12b并暴露出所述多晶硅熔丝的第一部分12a；第一掩膜层13例如是光刻胶。对所述多晶硅熔丝的第一部分12a执行第一离子注入工艺，以形成掺杂第一导电类型离子的所述多晶硅熔丝的第一部分12a；第一导电类型可以是P型或者N型，在本实施例中，第一导电类型例如是P型。第一导电类型离子例如是硼离子，第一导电类型离子的浓度大于1×10

请参考图7和图8，采用第二掩模层14遮挡所述多晶硅熔丝的第一部分12a并暴露出所述多晶硅熔丝的第二部分12b；第二掩膜层14例如是光刻胶。对所述多晶硅熔丝的第二部分12b执行第二离子注入工艺，以形成掺杂第二导电类型离子的所述多晶硅熔丝的第二部分12b。第二导电类型与第一导电类型不同，以形成PN结。也即当第一导电类型为P型时，则第二导电类型为N型，第一导电类型为N型时，则第二导电类型为P型。在本实施例中，第二导电类型例如是N型，第二导电类型离子例如是磷离子，第二导电类型离子的浓度大于1×10

如图9、图1和图2所示，多晶硅熔丝上形成PN结的步骤之后，

形成介质层15，所述介质层15覆盖所述多晶硅熔丝，介质层15的材质例如是氧化层，采用化学气相沉积工艺或者热氧化工艺形成；

刻蚀所述多晶硅熔丝的两侧的端部上对应的所述介质层15，以在所述多晶硅熔丝的两侧的端部上形成接触孔，且所述接触孔的刻蚀量大于预设值；刻蚀工艺例如是干法刻蚀工艺。接触孔的预设值为现有技术中的接触孔的常规横截面积，本实施例中，增加接触孔的横截面积，降低多晶硅熔丝的横截面积，提高多晶硅熔丝的电阻，进而提高多晶硅熔丝的熔断率。

在接触孔内沉积金属，以形成接触插塞。在本实施例中，金属例如是钨，可以采用物理气相沉积工艺形成金属。

综上可见，在本发明实施例提供的多晶硅熔丝类型的OTP器件及其形成方法中，多晶硅熔丝包括掺杂第一导电类型离子的第一部分和掺杂第二导电类型离子的第二部分，第一部分和第二部分之间形成PN结，利用PN结的正向导通产生大电流的原理加大熔断电流，提高多晶硅熔丝的熔断率。

此外还应该认识到，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。