一种具有倾斜嵌入槽的功率器件

技术领域

本发明涉及半导体技术领域，具体涉及一种具有倾斜嵌入槽的功率器件。

背景技术

随着对于功率半导体器件的需求的持续增大，促进了功率半导体器件的发展，其中横向双扩散场效应晶体管(LDMOS)在这个过程中扮演着非常重要的角色。LDMOS的制作工艺可以与传统的CMOS工艺相兼容，制造工艺简单而且稳定性好；LDMOS的输入阻抗很高，驱动电路更加容易；LDMOS具有更高的开关速度和工作频率。LDMOS的这些优势也使得它在功率半导体行业中具有极大的竞争力，同时推动功率半导体器件的良性发展。使用LDMOS进行中低功率处理，能够对电能的利用更加的高效，节约能源，提升效果。

功率集成电路高电压、大电流的特点常常要求LDMOS具有高击穿电压(BV)和低比导通电阻(R

发明内容

本发明所要解决的是现有LDMOS功率器件在提高器件的纵向耐压的同时也导致了较大的比导通电阻的问题，提供一种具有倾斜嵌入槽的功率器件。

为解决上述问题，本发明是通过以下技术方案实现的：

一种具有倾斜嵌入槽的功率器件，包括漂移区；所述漂移区内开设有至少一个嵌入槽；嵌入槽在漂移区呈倾斜设置；嵌入槽内填充有介质材料和/或半导体材料。

上述方案中，嵌入槽的倾斜角度的取值范围为(0°，90°)。

上述方案中，当漂移区开设有2个以上的嵌入槽时，这些嵌入槽的倾斜角度相同。

上述方案中，当嵌入槽内同时填充有介质材料和半导体材料时，在嵌入槽内，半导体材料位于介质材料的中部。

上述方案中，所填充的介质材料为SiOF、SiON、SiOC或TiO

与现有技术相比，本发明在传统的LDMOS功率器件的漂移区中倾斜嵌入嵌入槽，该嵌入槽的倾斜程度可改变，且其内部既可以填充介质和/或半导体材料，实现具有倾斜嵌入槽的LDMOS功率器件，该结构更易于工艺制造，能够提高漂移区掺杂浓度，改善电场分布，提高器件的击穿电压，同时降低器件的比导通电阻，可发挥出类似于超级结结构的功能。

附图说明

图1为实施例1和2具有倾斜嵌入槽的功率器件的结构示意图(嵌入槽内填充单一材料)。

图2为图1所示的功率器件的漂移区部分正视图。

图3为图1所示的功率器件的漂移区部分俯视图。

图4为图1所示的功率器件的漂移区部分右侧视图(填充介质材料)。

图5为图1所示的功率器件的漂移区部分右侧视图(填充半导体材料)。

图6为实施例3具有倾斜嵌入槽的功率器件的结构示意图(嵌入槽内填充两种材料)。

图7为图6所示的功率器件的漂移区部分正视图。

图8为图6所示的功率器件的漂移区部分俯视图。

图9为图6所示的功率器件的漂移区部分右侧视图。

图10为实施例4所述的功率器件的漂移区部分正视图。

图11为实施例4所述的功率器件的漂移区部分俯视图。

图12为实施例4所述的功率器件的漂移区部分右侧视图。

图13为实施例5所述的功率器件的漂移区部分正视图。

图14为实施例5所述的功率器件的漂移区部分俯视图。

图15为实施例5所述的功率器件的漂移区部分右侧视图。

图中标号：01-衬底层、02-埋氧层、03-阱区、04-漂移区、05-嵌入槽、06-漏极区、07-源极区、08-栅氧化层、09-源极、10-栅极、11-漏极、12-介质材料、13-半导体材料。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实例，并参照附图，对本发明进一步详细说明。需要说明的是，实例中提到的方向用语，例如“上”、“下”、“中”、“左”“右”、“前”、“后”等，仅是参考附图的方向。因此，使用的方向仅是用来说明并非用来限制本发明的保护范围。

下面以SOI LDMOS功率器件为例，对本发明的不同技术方案进行说明。

现有的SOI LDMOS功率器件，主要由衬底层01、埋氧层02、阱区03、漂移区04、漏极区06、源极区07、栅氧化层08、源极9、栅极10和漏极11组成。埋氧层02设置于衬底层01的上方。阱区03与漂移区04设置于埋氧层02上方，且阱区03与漂移区04相邻接。源极区07设置于阱区03中，源极区07的外表面设置源极09。漏极区06设置于漂移区04中，漏极区06的外表面设置漏极11。栅氧化层08设置于阱区03的外表面，栅氧化层08的外表面设置栅极10。这种结构的SOI LDMOS功率器件，为了得到高的击穿电压，会增加漂移区04的长度并降低漂移区04的浓度，这导致器件的比导通电阻大大增加。为此，本发明提出了具有倾斜嵌入槽的功率器件，即漂移区04的内部设置有至少一个填充有介质材料12和/或半导体材料13的倾斜的嵌入槽05。嵌入槽05的倾斜角度即嵌入槽05的倾斜表面与Y轴方向的夹角α的取值范围为(0°，90°)。嵌入槽05的倾斜角度根据有效纵向耐压长度进行选择，当嵌入槽05的倾斜角度的大小发生改变时，功率器件的有效纵向耐压长度会随之发生改变。所填充的介质材料12为SiOF、SiON、SiOC或TiO

实施例1：

如图1～4所示，在本实施例中，漂移区04的内部设置有一个倾斜的嵌入槽05。嵌入槽05的顶部与漂移区04的上表面相平，嵌入槽05的底部与漂移区04的下表面相平。嵌入槽05的倾斜角度为45°。嵌入槽05的内部填充的介质材料12为SiOF。

在X轴方向上，填充有介质材料12的倾斜嵌入槽05不影响器件漂移区04横向耐压。在Z轴方向上，载流子受到填充有介质材料12的倾斜嵌入槽05阻挡不能垂直向下流动，此时沿着嵌入槽05倾斜向下流动，漂移区04有效纵向耐压长度变长，从而提升了器件的纵向耐压。嵌入槽05与漂移区04发挥类似于超级结结构的作用，从而提高漂移区04的掺杂浓度，大大降低比导通电阻，同时改善电场分布，促进漂移区04电荷耗尽，提升器件的耐压性能。

实施例2：

如图1～3和5所示，在本实施例中，漂移区04的内部设置有一个倾斜的嵌入槽05。嵌入槽05的顶部与漂移区04的上表面相平，嵌入槽05的底部与漂移区04的下表面相平。嵌入槽05的倾斜角度为45°。嵌入槽05的内部填充的半导体材料13为SiC。

半导体材料13与漂移区04形成超级结结构，这样能够提高漂移区04的掺杂浓度，大大降低比导通电阻，改善电场分布，促进漂移区04电荷耗尽。在X轴方向上，当相同长度的所填充半导体材料13耐压高于Si时，填充有半导体材料13的倾斜嵌入槽05会增加器件漂移区04横向耐压。在Z轴方向上，由于半导体材料13是可以导通的，当相同长度的所填充半导体材料13耐压高于Si时，会提高器件的纵向耐压。

实施例3：

如图6～9所示，在本实施例中，漂移区04的内部设置有一个倾斜的嵌入槽05。嵌入槽05的顶部与漂移区04的上表面相平，嵌入槽05的底部与漂移区04的下表面相平。嵌入槽05的倾斜角度为50°。嵌入槽05的内部同时填充有介质材料12和半导体材料13，且半导体材料13位于介质材料12的中部，即在Y轴方向上，介质材料12位于半导体材料13的两侧。嵌入槽05的内部填充的介质材料12为TiO

在X轴方向上，倾斜嵌入槽05填充有半导体材料13，当相同长度的所填充半导体材料13耐压高于Si时，填充有半导体材料13的倾斜嵌入槽05会增加器件漂移区04横向耐压。在Z轴方向上，载流子受到倾斜嵌入槽05阻挡不能垂直向下流动，此时沿着嵌入槽05倾斜向下流动，漂移区04有效纵向耐压长度变长，从而提升了器件的纵向耐压。嵌入槽05与漂移区04发挥类似于超级结结构的作用，从而提高漂移区04的掺杂浓度，大大降低比导通电阻，同时改善电场分布，促进漂移区04电荷耗尽，提升器件的耐压性能。

实施例4：

如图10～12所示，在本实施例中，漂移区04的内部设置有3个倾斜角度相同的嵌入槽05。嵌入槽05的倾斜角度为45°。3个嵌入槽05均匀分布在整个漂移区04中，即在Y轴方向上：位于中部的1个嵌入槽05的顶部与漂移区04的上表面相平，嵌入槽05的底部与漂移区04的下表面相平；位于两侧的2个嵌入槽05，一个嵌入槽05的顶部与漂移区04的上表面相平，嵌入槽05的底部与漂移区04的侧表面相平；另外一个嵌入槽05的顶部与漂移区04的侧表面相平，嵌入槽05的底部与漂移区04的下表面相平。嵌入槽05的内部填充的介质材料12为SiON。

通过将多个倾斜角度相同的嵌入槽05作为功率器件高压漂移层，在X轴方向上，填充有介质材料12的倾斜嵌入槽05不影响器件漂移区04横向耐压。在Z轴方向上，载流子受到倾斜嵌入槽05阻挡不能垂直向下流动，此时沿着嵌入槽05倾斜向下流动，漂移区04有效纵向耐压长度变长，从而提升了器件的纵向耐压。嵌入槽05与漂移区04发挥类似于超级结结构的作用，从而提高漂移区04的掺杂浓度，大大降低比导通电阻，同时改善电场分布，促进漂移区04电荷耗尽，提升器件的耐压性能。

实施例5：

如图13～15所示，在本实施例中，漂移区04的内部设置有3个倾斜角度相同的嵌入槽05。嵌入槽05的倾斜角度为65°。3个嵌入槽05仅分布在漂移区04的中部，即在Y轴方向上：3个嵌入槽05的顶部均与漂移区04的上表面相平，嵌入槽05的底部均与漂移区04的下表面相平。嵌入槽05的内部填充的半导体材料13为ZnO。

通过将多个倾斜角度相同的嵌入槽05作为功率器件高压漂移层，半导体材料13与漂移区04形成超级结结构，这样能够提高漂移区04的掺杂浓度，大大降低比导通电阻，改善电场分布，促进漂移区04电荷耗尽。在X轴方向上，当相同长度的所填充半导体材料13耐压高于Si时，填充有半导体材料13的倾斜嵌入槽05会增加器件漂移区04横向耐压。在Z轴方向上，由于半导体材料13是可以导通的，当相同长度的所填充半导体材料13耐压高于Si时，会提高器件的纵向耐压。

需要说明的是，尽管以上本发明所述的实施例是说明性的，但这并非是对本发明的限制，因此本发明并不局限于上述具体实施方式中。在不脱离本发明原理的情况下，凡是本领域技术人员在本发明的启示下获得的其它实施方式，均视为在本发明的保护之内。