一种对PCB提取拓扑网络链路布局优化方法及系统

技术领域

本发明涉及数据监管领域，尤其涉及一种对PCB提取拓扑网络链路布局优化方法及系统。

背景技术

布局算法是指在计算机图形学和用户界面设计中，用于自动计算和调整组件或元素在屏幕或页面上的位置和大小的算法。常见的布局算法包括：

流式布局(Flow Layout)：元素按照添加的顺序依次排列，当一行或一列没有足够的空间容纳新的元素时，会自动换行或换列。

网格布局(Grid Layout)：将页面分为网格，通过指定元素所占的行数、列数和起始位置，将元素放置在相应的网格位置上。可用于复杂的多栏网页布局。

绝对定位布局(Absolute Positioning Layout)：通过指定元素相对于其父元素或页面的绝对位置坐标，将元素放置到指定位置上，适用于需要精确控制元素位置的场景。

层次布局(Hierarchical Layout):层次布局算法将图中的节点按照层次划分，然后将同一层级的节点在同一层上进行水平或垂直排列，常见的分层布局算法包括Sugiyama布局算法。

Sugiyama布局算法：Sugiyama布局算法，也称为层次图绘制算法(Layered GraphDrawing)，是一种经典的分层布局算法，用于将有向无环图(DAG)按照层次结构进行排列。Sugiyama布局算法的主要思想是将图中节点分为不同的层级(层次)，并在每一层中进行节点的水平排列。

力导向布局算法：是一种常用的图布局算法，以物理模型仿真为基础，通过模拟节点间的作用力和排斥力来实现图的可视化布局。力导向布局算法的基本原理是，将图中的节点看作是带电粒子，边看作是弹簧。节点之间的排斥力远离彼此，而边的弹簧力将相邻节点拉向彼此。通过迭代计算节点之间的力和位移，最终达到一种平衡状态，使得节点能够合理地分布在空间中。

近年来，随着科技的不断发展，以及电子产品的迅速普及，PCB(Printed CircuitBoard，印刷电路板)在电子设备中的应用越来越广泛。而在设计以及制造PCB时，PCB拓扑提取以及网络链路图的布局对于整个电路的性能和可靠性起着至关重要的作用。

传统的链路布局方法往往会固定某些节点坐标，并根据已知节点的位置来计算下一个节点的位置，然而这种方法并不能解决复杂的网络链路图所带来的挑战。特别是在差分拓扑网络链路中，由于网络中存在回路，传统方法计算得到的节点位置往往会导致交叉较多，从而造成链路布局的直观性和美观性的问题。对于用户来说，这样的链路布局也会带来不佳的使用体验。

发明内容

鉴于上述问题，提出了本发明以便提供克服上述问题或者至少部分地解决上述问题的一种对PCB提取拓扑网络链路布局优化方法及系统。

根据本发明的一个方面，提供了一种对PCB提取拓扑网络链路布局优化方法，所述布局优化方法包括：

建立网络拓扑图；

采用最小生成树算法去除所述网络拓扑图中的环状结构，使链路呈现树形结构；

计算链路的初始位置，使链路在垂直或水平方向上形成层次状结构；

采用布局优化算法来解决出现的链路交叉现象，同时使整个链路布局紧凑且尽量对称。

可选的，所述最小生成树算法包括：普利姆算法和克鲁斯卡尔算法。

可选的，所述计算链路的初始位置采用的方法包括：层次布局算法、流式布局和网格布局算法。

可选的，所述布局优化算法是力导向布局算法及衍生算法。

可选的，所述布局优化算法利用节点之间的相互吸引和排斥力，调整节点位置，达到整个链路布局最佳化的效果。

可选的，所述建立网络拓扑图具体包括：

采用拓扑图的数据结构表示链路，并进行数据存储。

可选的，所述数据存储的方式具体包括：

选择邻接表或邻接矩阵作为存储方式。

可选的，所述存储方式为邻接表或邻接矩阵。

可选的，所述拓扑图中的每个节点存储提取的器件信息，边表示器件之间的连接关系。

本发明还提供了一种对PCB提取拓扑网络链路布局优化系统，应用上述所述的一种对PCB提取拓扑网络链路布局优化方法，所述布局优化系统包括：

拓扑图建立模块，用于建立网络拓扑图；

环状结构去除模块，用于采用最小生成树算法去除所述网络拓扑图中的环状结构，使链路呈现树形结构；

初始位置计算模块，用于计算链路的初始位置，使链路在垂直或水平方向上形成层次状结构；

布局优化算法模块，用于采用布局优化算法来解决出现的链路交叉现象，同时使整个链路布局紧凑且尽量对称。

本发明提供的一种对PCB提取拓扑网络链路布局优化方法及系统，所述布局优化方法包括：建立网络拓扑图；采用最小生成树算法去除所述网络拓扑图中的环状结构，使链路呈现树形结构；计算链路的初始位置，使链路在垂直或水平方向上形成层次状结构；采用布局优化算法来解决出现的链路交叉现象，同时使整个链路布局紧凑且尽量对称。有助于提供准确的仿真模型、优化电路性能、保证信号完整性和提高故障排查效率。通过合理的链路布局，提高仿真结果的可靠性和可信度，为电路设计和优化提供有力支持。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还根据这些附图获得其它的附图。

图1为本发明实施例提供的一种对PCB提取拓扑网络链路布局优化方法的流程图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

本发明的说明书实施例和权利要求书及附图中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元。

下面结合附图和实施例，对本发明的技术方案做进一步的详细描述。

在PCB拓扑提取中，使用图这种数据结构来表示链路，选择邻接表或邻接矩阵作为存储方式。图中的每个节点存储PCB拓扑提取的器件信息，而边则表示器件之间的连接关系。

首先，使用最小生成树算法来去除图中的环状结构，使链路呈现树形结构，目的是简化链路结构。常用的最小生成树算法有普利姆算法和克鲁斯卡尔算法。

接下来，使用层次布局算法计算链路的初始位置，层次布局算法使链路在垂直方向或者水平方向上形成层次状结构，提高可读性。除了层次布局算法，还使用流式布局、网格布局算法方法。

最后，采用布局优化算法来解决出现的链路交叉现象，同时使整个链路布局紧凑且尽量对称。常用的布局优化算法是力导向布局算法及衍生算法。这类算法利用节点之间的相互吸引和排斥力，调整节点位置，达到整个链路布局最佳化的效果。

综上所述，通过使用最小生成树算法除去环状结构，层次布局算法计算初始位置，以及布局优化算法解决交叉现象，实现有效的PCB拓扑提取链路布局。

如图1所示，一种对PCB提取拓扑网络链路布局优化方法包括：

将链路以数据结构存储，选择使用邻接表的方式存储，以邻接表中的边表示链路节点之间的连接关系，邻接表中的节点存储链路节点的信息，主要是位置信息。

判定链路是属于差分网络或者是单网络，如果是差分网络，链路中会存在回路的情况，需要使用最小生成树算法，将链路图转换为有向无环图。最小生成树算法使用普利姆算法或克鲁斯卡尔算法。

遍历图结构，以层次遍历的方式遍历每一个节点，在这个过程中按照一定方式计算每个节点的初始位置。计算初始位置采用多种传统布局方式，包括流式布局、层次布局等方法。

定义两个相邻节点之间的斥力和引力，斥力和引力与两节点之间的距离相关。

遍历所有的边，计算两个相邻节点之间的斥力，并将斥力转换为节点相互远离的距离。

遍历所有的边，计算连个相邻节点之间的引力，并将引力转换为节点相互靠近的距离。

重复上述过程，各个结点会因为两个节点之间相互力的作用移动，当各节点之间引力和斥力达到平衡时，各个节点就处于一个比较合适的位置。

再次遍历所有链路节点，根据节点的位置绘制节点，并根据位置关系绘制链路。

有益效果：本发明提出了一种先简化链路、再计算链路初始布局、最后优化布局的方法，能够应对复杂的链路布局问题，并以一种层次分明、对称、紧凑的结果展示出来。

这对于链路信号仿真也同样具有重要意义，拓扑链路的提取能够准确反映电路板上各器件之间的连接关系，并确保仿真结果的准确性；通过链路布局的优化，改善电路板的工作性能，调整链路走向和长度，降低信号干扰和串扰，减少噪声和功耗，将提高电路性能，使仿真结果精度更高；合理的链路布局提高了信号传输的完整性，减少了信号在传输过程中的失真和衰减。通过短距离和低阻抗的信号路径，确保信号质量和稳定性。另外，良好的链路布局使故障排查更加便捷高效，当出现电路板故障或性能问题时，通过链路布局的分析和优化，能够快速定位问题所在，并采取适当措施进行修复和优化。

PCB拓扑链路提取布局优化，有助于提供准确的仿真模型、优化电路性能、保证信号完整性和提高故障排查效率。通过合理的链路布局，提高仿真结果的可靠性和可信度，为电路设计和优化提供有力支持。

以上的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。