半导体结构及其形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体工艺特征尺寸的不断缩小，特别是进入纳米尺寸范围后，半导体制造技术难度越来越大，传统的技术越来越接近物理尺寸极限。由此，三维集成电路随之应用而生。

在半导体制造工艺中，通常在一个晶片上同时形成多个半导体集成电路，然后通过切割工艺沿预先设置的切割轨迹线对晶片进行切分，最终将一个晶片切分为多个半导体芯片，每个半导体芯片具有各自的半导体集成电路。

一方面，为了防止切割时在芯片边缘产生的应力延伸至半导体芯片上的集成电路内部，对半导体集成电路造成破坏，另一方面，为了防止空气中的湿气或污染物从切割后的半导体芯片的侧面进入半导体芯片内部，而对半导体集成电路造成一定影响，通常在形成集成电路的过程中，在每一金属互连层中还设置了封装环(seal ring)。封装环分布于半导体集成电路的周围，对半导体集成电路进行保护阻挡。

然而，现有封装环(seal ring)的性能仍有待提升。

发明内容

本发明解决的技术问题是提供一种半导体结构的形成方法，能够有效提升最终形成的半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构，包括：第一基底，第一基底包括芯片区以及包围芯片区的保护环区；位于保护环区内的保护环结构，保护环结构包括若干通孔。

可选的，保护环结构包括若干组保护环，若干组保护环以第一基底的中心呈同心环分布。

可选的，每组保护环包括若干通孔，若干通孔沿着保护环的周向排布，相邻组保护环内的通孔在垂直于保护环的周向上的中心轴不重合。

可选的，相邻组的保护环内的通孔在垂直于保护环的周向上的中心轴之间的夹角为30°～50°。

可选的，通孔的深宽比值为20:1至1:2。

可选的，还包括位于通孔内的导电层。

可选的，通孔投影到第一基底的表面的形状为圆形或者方形。

可选的，还包括位于第一基底上形成第一器件层。

可选的，第一器件层包括：位于第一基底上的第一器件结构，位于第一器件结构上的第一介质层，位于第一介质层上的第一互连结构。

可选的，第一基底包括相对的第一面和第二面，第一器件层位于第一面上；在形成保护环结构之后，在第二面形成通孔互连结构，通孔互连结构与第一器件层电互连。

相应的，本发明还提供一种半导体结构的形成方法，包括：提供第一基底，第一基底包括芯片区以及包围芯片区的保护环区；在保护环区内形成保护环结构，保护环结构包括若干通孔。

可选的，保护环结构包括若干组保护环，若干组保护环以第一基底的中心呈同心环分布。

可选的，每组保护环包括若干通孔，若干通孔沿着保护环的周向排布，相邻组保护环内的通孔在垂直于保护环的周向上的中心轴不重合。

可选的，相邻组的保护环内的通孔在垂直于保护环的周向上的中心轴之间的夹角为30°～50°。

可选的，通孔的深宽比值为20:1至1:2。

可选的，通孔投影到第一基底的表面的形状为圆形或者方形。

可选的，还包括在通孔内填充导电层。

可选的，在形成保护环结构之前，还包括在第一基底上形成第一器件层。

可选的，第一器件层包括：第一器件结构，形成在第一器件结构上的第一介质层，形成在第一介质层上的第一互连结构。

可选的，第一基底包括相对的第一面和第二面，第一器件层形成在第一面上；在形成保护环结构之后，在第二面形成通孔互连结构，通孔互连结构与第一器件层电互连。

可选的，通孔互连结构的形成方法包括：在芯片区形成贯穿第一基底的接触孔，在接触孔内形成导电插塞。

可选的，通孔互连结构与保护环结构同时形成。

可选的，通孔的尺寸小于或等于接触孔的尺寸。

可选的，在形成保护环结构之前，还包括键合第二衬底，第二衬底包括：第二基底和形成在第二基底上的第二器件层。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中，保护环区内的具有保护环结构，保护结构包括若干通孔，这样的半导体结构在使用的过程中一方面由于若干个通孔单独存在，相邻的通孔之间没有任何的连接关系，从而能够起到很好的屏蔽应力的作用，切断了应力向芯片区内扩散的路径，能够很好的起到屏蔽隔离的作用；另外一方面，由于相邻的通孔之间具有一定面积的第一基底，后续通电时，电流可以选择最小的电阻路径，提升了通孔互连结构的形成效率，具有较广泛的适用范围。

附图说明

图1至图2是一种半导体结构的结构示意图；

图3至图8是本发明半导体结构的形成方法一实施例各步骤结构示意图。

具体实施方式

正如背景技术，现有技术中半导体结构中的封装环(seal ring)的电学性能仍有待提升。以下将结合附图进行具体说明。

请参考图1，提供晶圆100，晶圆100为键合晶圆，包括芯片区101和保护环区102，保护环区102包围芯片区101。

请参考图2，刻蚀保护环区102形成凹槽103；在凹槽103的侧壁和底部上形成籽层104；在籽层104上形成导电层105，导电层105填充满凹槽103，即在保护环区102内形成保护环。

图2是图1在A-A的截面图；图1是图2的俯视图。

然而，在上述实施例中，在晶圆被减薄后，硬度变差并且变得脆，容易由于切割应力导致产生裂痕。由于保护环区上的保护环是一个整体环，在产生裂痕时，裂痕会沿着保护环进行扩散，从而会进一步延伸至芯片内部，导致芯片的失效，进而会导致最终的半导体结构性能较差。

在此基础上，本发明提供一种半导体结构的形成方法，在保护环区内形成保护环结构，保护环结构包括若干通孔，由于通孔之间是相互独立的，这样在产生裂痕时，裂痕的传播路径不再是连续的，而是被一个个通孔切断了，从而使得裂痕不易传播，减少了对芯片区的损伤，提升了芯片的良率，保证最终形成的半导体结构的性能；另外由于相邻的通孔之间具有一定面积的第一基底，后续通电在通孔内形成导电层时，电流可以选择最小的电阻路径，提升了导电层的形成效率，具有较广泛的适用范围。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。

图3至图8是本发明实施例的一种半导体结构的形成过程的结构示意图。

首先请参考图3和图4，提供第一基底200。

图3是图4的俯视图；图4是图3在A-A的截面图。

其中，第一基底200包括芯片区I以及包围芯片区I的保护环区II。

在本实施例中，第一基底201包括相对的第一面201和第二面202，第一面201上形成有第一器件层203。

其中，III表示切割道。

在本实施例中，第一器件层203包括第一器件结构(图中未示出)，形成在第一器件结构上的第一介质层(图中未示出)，在第一介质层(图中未示出)上的第一互连结构204。

在本实施例中，还包括键合第二衬底300，第二衬底300包括：第二基底301和形成在第二基底301上的第二器件层302。

请参考图5、图6和图7，图6是图5在虚线处的放大图，图7为图5在A-A的截面图，在保护环区II内形成保护环结构400，保护环结构400包括若干通孔401。

在本实施例中，在形成保护环结构400之前，对第一基底200进行减薄处理(请参考图4)。

在本实施例中，保护环结构400形成在第二面202上。

在本实施例中，保护环结构400包括若干组保护环402，若干组保护环402以第一基底200的中心呈同心环分布。

在本实施例中，保护环结构400包括若干组同心环分布的保护环402，相邻组的保护环402之间具有一定的间距，在后续工艺中产生裂痕时，能够有效的阻止裂痕的扩散，从而起到保护芯片区I上的结构完整性，提升芯片区I质量的作用，具有较广泛的适用范围。

在本实施例中，保护环结构400包括若干通孔401，由于通孔401之间是相互独立的，这样在产生裂痕时，裂痕的传播路径不再是连续的，而是被一个个通孔切断了，从而使得裂痕不易传播，减少了对芯片区I的损伤，提升了芯片的良率，保证最终形成的半导体结构的性能；另外由于相邻的通孔401之间具有一定面积的第一基底，后续通电在通孔内形成导电层时，电流可以选择最小的电阻路径，提升了导电层的形成效率，具有较广泛的适用范围。

请参考图6，在本实施例中，每组保护环402包括若干通孔401，若干通孔401沿着保护环402的周向排布，相邻组保护环402内的通孔401在垂直于保护环402的周向上的中心轴不重合，即图中的第一指向线x与第二指向线y不重合。

图中O点表示所述第一基底200的中心。

在本实施例中，第一指向线x和第二指向线y之间的夹角为30°～50°；第一指向线x和第二指向线y之间的夹角小于30°或者第一指向线x和第二指向线y之间的夹角大于50°，这样第一指向线x和第二指向线y之间的夹角太大或者太小都会使得错位不明显，失去阻挡裂痕扩散的作用。

在本实施例中，第一指向线x和第二指向线y的绘制都是以第一基底200的中心点作为起点，分别找出通孔401的中心点，将第一基底200的中心点和分别通孔401的中心点的进行连接形成不同的指向线，包括第一指向线x和第二指向线y。

在本实施例中，通孔401的深宽比值为20:1至1:2；由于刻蚀除了有各向异性，还有各向同性，也就是如果通孔401刻蚀的很深，那么它的宽度也不能特别小。受刻蚀条件影响，通孔401的深宽比是有限制的。

其中，通孔401投影到第一基底200的表面的形状为圆形或者方形。

在本实施例中，通孔401投影到第一基底200的表面的形状为方形。

在其他实施例中，通孔401投影到第一基底200的表面的形状为圆形。

在本实施例中，相邻保护环402之间具有一定间距d，间距d的大小范围为10um至100um；相邻保护环402之间的最小间距受限于通孔401的尺寸的限制；但是如果相邻保护环402之间的间距太大会比较占面积，影响晶圆的利用效率。此外距离太大(>100um)甚至会失去阻挡裂纹的作用。

请参考图8，在通孔401内填充导电层403。

图8的视图方向与图7的视图方向一致。

在本实施例中，形成导电层403的过程包括在通孔401的侧壁上形成导电层籽层404，在导电层籽层404上形成导电层403，导电层403填充满通孔401。

在本实施例中，形成导电层403的工艺为化学电镀工艺；在其他实施例中，导电层403的形成工艺还可以化学气相沉积工艺。

在本实施例中，由于相邻的通孔401之间具有一定面积的第一基底200，在采用化学电镀工艺形成导电层403时，电流能够选择电阻最小的路径进行传播，有效地提升导电层403的生长效率，既可以保证保护环402的完整性，同时能够避免导电层籽层404侧壁薄、又能保证导电层403的完整性。

请继续参考图8，在形成保护环结构400的同时在第二面上形成通孔互连结构500，通孔互连结构500与第一器件层203形成电互连，具体的通孔互连结构500与第一互连结构204形成电互连。

在本实施例中，通孔互连结构500的形成方法包括：在芯片区I形成贯穿第一基底201的接触孔501，在接触孔501内形成导电插塞502。

在本实施例中，导电插塞502的材料为金属。

在本实施例中，通孔401的尺寸小于或等于接触孔501的尺寸，这样设置的好处在于：对于刻蚀工艺，在一张晶圆内部，图形之间的相似程度越高，其最终的刻蚀均一性越高。这样有利于刻蚀气体在腔室内均匀分布，最终刻蚀出来的图形的形状比较均匀。

在本实施例中，通孔401的形状与接触孔501的形状一致，同时通孔401的尺寸大小与接触孔501的尺寸大小接近，这样设置的优点在于能够提升图形传递的准确性，避免刻蚀的不均匀性，提升形成的半导体结构的性能。

相应的，本发明还提供一种半导体结构，包括第一基底200，第一基底200包括芯片区I以及包围芯片区I的保护环区II；位于保护环区II内的保护环结构400，保护环结构400包括若干通孔401。

形成保护环结构400的目的是一方面防止切割时在芯片边缘产生的应力延伸至半导体芯片上的集成电路内部，减少对半导体集成电路造成破坏；另一方面，为了防止空气中的湿气或污染物从切割后的半导体芯片的侧面进入半导体芯片内部，从而避免对半导体集成电路造成一定影响。

在本实施例中，由于保护环结构400包括若干通孔401，后续再在通孔401内填充导电层，形成围绕芯片区I的保护环结构400，这样独立的若干通孔401组成保护环结构400，在这样在切割产生裂痕时，裂痕的传播路径不再是连续的，而是被一个个通孔401切断了，从而使得裂痕不易传播，减少了对芯片区I的损伤，提升了芯片的良率，保证最终形成的半导体结构的性能；另外由于相邻的通孔401之间具有一定面积的第一基底200，后续通电在通孔401内形成导电层时，电流可以选择最小的电阻路径，提升了导电层的形成效率，具有较广泛的适用范围。

在本实施例中，保护环结构400包括若干组保护环402，若干组保护环402以第一基底200的中心呈同心环分布。

在本实施例中，相邻保护环402之间具有一定间距d，间距d的大小范围为10um至100um；相邻保护环402之间的最小间距受限于通孔401的尺寸的限制；但是如果相邻保护环402之间的间距太大会比较占面积，影响晶圆的利用效率。此外距离太大(>100um)甚至会失去阻挡裂痕的作用。

在本实施例中，每组保护环402包括若干通孔401，若干通孔401沿着保护环402的周向排布，相邻组保护环402内的通孔401在垂直于保护环402的周向上的中心轴不重合。

在其他实施例中，相邻组保护环402内的通孔401在垂直于保护环402的周向上的中心轴还可以重合设计。

具体的，在本实施例中，相邻组的保护环402内的通孔401在垂直于保护环402的周向上的中心轴之间的夹角为30°～50°；相邻组的保护环402内的通孔401在垂直于保护环402的周向上的中心轴之间的夹角太大或者太小都会使得错位不明显，失去阻挡裂痕扩散的作用。

在本实施例中，通孔401的深宽比值为20:1至1:2；由于刻蚀除了有各向异性，还有各向同性，也就是如果通孔401刻蚀的很深，那么它的宽度也不能特别小。受刻蚀条件影响，通孔401的深宽比是有限制的。

在本实施例中，还包括位于通孔401内的导电层403。

在本实施例中，通孔401投影到第一基底200的表面的形状为方形。

在其他实施例中，通孔401投影到第一基底200的表面的形状为圆形。

在本实施例中，还包括位于第一基底200上形成第一器件层203。

在本实施例中，第一器件层203包括：位于第一基底200上的第一器件结构(图中未示出)，位于第一器件结构(图中未示出)上的第一介质层(图中未示出)，位于第一介质层(图中未示出)上的第一互连结构204。

在本实施例中，第一基底200包括相对的第一面201和第二面202，第一器件层203位于第一面201上；在形成保护环结构400之后，在第二面202形成通孔互连结构500，通孔互连结构500与第一器件层203电互连。

在本实施例中，通孔互连结构500的形成方法包括：在芯片区I形成贯穿第一基底201的接触孔501，在接触孔501内形成导电插塞502。

在本实施例中，导电插塞502的材料为金属。

在本实施例中，通孔401的尺寸小于或等于接触孔501的尺寸，这样设置的好处在于：对于刻蚀工艺，在一张晶圆内部，图形之间的相似程度越高，其最终的刻蚀均一性越高。这样有利于刻蚀气体在腔室内均匀分布，最终刻蚀出来的图形的形状比较均匀。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。