屏蔽栅氧化镓MOSFET器件及其制作方法

技术领域

本发明属于半导体器件技术领域，特别涉及一种氧化镓MOSFET器件，即金属氧化物半导体场效应晶体管，可用于功率器件和开关器件。

背景技术

相比于SiC、GaN半导体材料，β-Ga

早期的垂直β-Ga

Yongjian Ma等人在IEEE Electron Device Letters,vol.44,no.3,pp.384-387,March2023)发表的文章"702.3A·cm

发明内容

本发明的目的是在于针对上述现有技术的不足，提出一种屏蔽栅氧化镓MOSFET器件及其制作方法，以提高器件的耐压能力和可靠性，保证器件的导通性能不受影响。

为实现上述目的，本发明的技术方案如下：

1.一种屏蔽栅氧化镓MOSFET器件，自下而上包括：漏极、Ga

进一步，所述氧化层，采用SiO

进一步，所述沟槽的方向自高掺杂n型Ga

进一步，所述Ga

进一步，所述注入有受主离子的Ga

2.一种屏蔽栅氧化镓MOSFET器件的制造方法，其特征在于，包括如下步骤：

S1)利用MBE工艺，在Ga

S2)利用MOCVD与离子注入工艺，在Ga

S3)利用MOCVD工艺，在注入有受主离子的Ga

S4)利用RIE与MOCVD工艺，在所述高掺杂n型Ga

S5)利用RIE和MOCVD工艺，在所述沟槽内使用牺牲层，将侧壁上的氧化层刻蚀至沟槽下部2um-3um处，之后在沟槽内第二次沉积厚度为100nm-300nm的氧化层；

S6)利用RIE和MOCVD工艺，在第二次沉积氧化层后的沟槽下端沉积厚度为1.5um-2.5um的T型多晶硅层，再在该多晶硅层的表面沉积氧化层，以将晶硅层包裹在氧化层内，之后刻蚀氧化层使所其顶表面低于Ga

S7)利用ALD工艺，在所述沟槽内壁及所述高掺杂n型Ga

S8)利用E-Beam与剥离工艺，在绝缘栅介质层上沉积20-60nm/120-250nm的Ni/Au后，再放入丙酮溶液进行剥离，形成栅极；

S9)利用E-Beam工艺，在所述高掺杂n型Ga

S10)利用E-Beam工艺，在所述Ga

本发明具有如下优点：

1.本发明由于在沟槽内设有屏蔽栅结构，使器件的漂移区由一维耗尽调节为二维耗尽，器件漂移区电场分布从传统平行平面结的三角形分布调节为近似矩形布，从而可在器件体内形成两个尖峰电场，极大提高了器件的反向耐压。同时由于沟槽内的屏蔽栅结构可使得栅电极和漏电极的交叠面积大幅减小，优化器件的栅漏电容和栅电荷，因而提高了开关速度，并减小了静态功耗和动态功耗。

2.本发明由于将T型多晶硅层包裹在沟槽内氧化层内形成了二步阶梯式屏蔽栅结构，相较于传统的屏蔽栅结构，提高了器件的RESURF效应，相较于多步阶梯式屏蔽栅结构，极大地简化了工艺难度。

附图说明

图1为现有氧化镓MOSFET器件的结构示意图。

图2为本发明屏蔽栅氧化镓MOSFET的结构示意图。

图3为本发明屏蔽栅氧化镓MOSFET器件的制备流程示意图。

具体实施方式

以下结果附图对本发明的实施例进行详细描述，但不限于此阐述的实施例。

参考图2，本实例的屏蔽栅氧化镓MOSFET器件，包括：漏极1、Ga

所述Ga

所述漏极1位于Ga

所述Ga

所述注入有受主离子的Ga

所述高掺杂n型Ga

所述高掺杂n型Ga

所述绝缘栅介质层8位于沟槽内壁以高掺杂n型Ga

所述源极10位于高掺杂n型Ga

参照图3，本发明制作屏蔽栅氧化镓MOSFET器件方法给出如下三种实施例：

实施例1：制作衬底为Sn掺杂的高掺n

步骤1，利用MBE工艺，在Ga

对β-Ga

将清洗后的高掺n

对Ga元素设置2×10

步骤2，利用MOCVD与离子注入工艺，在Ga

以TEGa、O

然后在1100℃的管式退火炉中退火25min，激活N离子，得到掺N的β-Ga

步骤3利用MOCVD工艺，在注入有受主离子的Ga

以TEGa、O

步骤4，利用RIE与MOCVD工艺，在高掺杂n型Ga

设置RIE腔室压力为5.0Pa，等离子体的功率为150W，使用Bcl

步骤5，利用RIE和MOCVD工艺，刻蚀侧壁上的氧化层，之后在沟槽内第二次沉积氧化层，如图3(e)。

沟槽内使用牺牲层，设置RIE腔室压力为5.0Pa，等离子体的功率为150W，使用Bcl

步骤6，利用RIE和MOCVD工艺，制作T型多晶硅层以及氧化层，如图3(f)。

设置以SiH

再在所述多晶硅层表面沉积氧化层，之后利用RIE法刻蚀氧化层使所述氧化层的顶表面低于所述Ga

步骤7，制作绝缘栅介质层，如图3(g)。

利用ALD工艺，以三甲基铝TMA和H

步骤8，制作栅电极，如图3(h)。

通过E-Beam工艺在绝缘栅介质层上依次淀积厚度为20nm的Ni和厚度为120nm的Au，金属淀积完成后，将其放入丙酮溶液进行剥离，形成栅电极；

将剥离好的样品依次放到丙酮溶液，无水乙醇溶液，去离子水中超声清洗各5min，并用纯N

步骤9，制作源电极，如图3(i)。

通过E-Beam工艺在源极区域依次淀积厚度为20nm的Ti和厚度为120nm的Au；

将淀积完的金属依次放在丙酮和无水乙醇溶液中超声清洗5分钟，并用等离子水清洗5分钟，用高纯N

之后，在温度为470℃，氮气流速为3L/min情况下，热退火1分钟，形成良好的欧姆电阻。

步骤10，制作漏电极，如图3(j)。

通过E-Beam工艺在漏极区域依次淀积厚度为20nm的Ti和厚度为120nm的Au；

将淀积完的金属依次放在丙酮和无水乙醇溶液中超声清洗5分钟，并用等离子水清洗5分钟，用高纯N

之后，在温度为470℃，氮气流速为3L/min情况下，热退火1分钟，形成良好的欧姆电阻，完成器件制作。

实施例2，制作衬底为Si掺杂的高掺n

步骤一，利用MBE工艺，在Ga

1.1)对β-Ga

1.2)将清洗后的高掺n

1.3)对Ga元素设置2×10

步骤二，利用MOCVD与离子注入工艺，在Ga

2.1)以TEGa、O

2.2)将薄膜放入离子注入机中，在注入剂量为5×10

2.3)在1100℃的管式退火炉中退火25min，激活Mg离子，得到掺Mg的β-Ga

步骤三，利用MOCVD工艺，在注入有受主离子的Ga

设置以TEGa、O

步骤四，利用RIE与MOCVD工艺，在高掺杂n型Ga

4.1)设置RIE腔室压力为5.0Pa，等离子体的功率为150W的工艺条件，使用Bcl

4.2)分别以SiH

步骤五，利用RIE和MOCVD工艺，刻蚀侧壁上的氧化层，之后在沟槽内第二次沉积氧化层，如图3(e)。

5.1)在沟槽内使用牺牲层，设置RIE腔室压力为5.0Pa，等离子体的功率为150W，使用Bcl

5.2)分别以SiH

步骤六，利用RIE和MOCVD工艺，制作T型多晶硅层以及氧化层，如图3(f)。

6.1)设置以SiH

6.2)在所述多晶硅层表面沉积氧化层，再利用RIE法刻蚀该氧化层，使其顶部表面低于所述Ga

步骤七，制作绝缘栅介质层，如图3(g)。

利用ALD工艺，设置以三甲基铝TMA和H

步骤八，制作栅电极，如图3(h)。

8.1)通过E-Beam工艺在绝缘栅介质层上依次淀积厚度为60nm的Ni和厚度为250nm的Au，金属淀积完成后，将其放入丙酮溶液进行剥离，形成栅电极；

8.2)将剥离好的样品依次放到丙酮溶液，无水乙醇溶液，去离子水中超声清洗各5min，并用纯N

步骤九，制作源电极，如图3(i)。

9.1)通过E-Beam工艺在源极区域依次淀积厚度为60nm的Ti和厚度为250nm的Au；

9.2)将淀积完的金属依次放在丙酮和无水乙醇溶液中超声清洗5分钟，并用等离子水清洗5分钟，用高纯N

步骤十，制作漏电极，如图3(j)。

10.1)通过E-Beam工艺在漏极区域依次淀积厚度为60nm的Ti和厚度为250nm的Au；

10.2)将淀积完的金属依次放在丙酮和无水乙醇溶液中超声清洗5分钟，并用等离子水清洗5分钟，用高纯N

实施例3，制作衬底为Si掺杂的高掺n

步骤A，利用MBE工艺，在Ga

A1)对β-Ga

A2)将清洗后的高掺n

A3)对Ga元素设置2×10

步骤B，利用MOCVD与离子注入工艺，在Ga

以TEGa、O

步骤C，利用MOCVD工艺，在注入有受主离子的Ga

采用MOCVD法在以TEGa、O

步骤D，利用RIE与MOCVD工艺，在高掺杂n型Ga

D1)设置RIE腔室压力为5.0Pa，等离子体的功率为150W，使用Bcl

D2)然后分别以SiH

步骤E，利用RIE和MOCVD工艺，刻蚀侧壁上的氧化层，之后在沟槽内第二次沉积氧化层，如图3(e)。

E1)在沟槽内使用牺牲层，设RIE腔室压力为5.0Pa，等离子体的功率为150W，使用Bcl

E2)分别以SiH

步骤F，利用RIE和MOCVD工艺，制作T型多晶硅层以及氧化层，如图3(f)。

F1)在以SiH

F2)在所述多晶硅层表面沉积氧化层，并利用RIE法刻蚀该氧化层，使其顶部表面低于所述Ga

步骤G，制作绝缘栅介质层，如图3(g)。

利用ALD工艺，以三甲基铝TMA和H

步骤H，制作栅电极，如图3(h)。

H1)通过E-Beam工艺在绝缘栅介质层上依次淀积厚度为50nm的Ni和厚度为150nm的Au，金属淀积完成后，将其放入丙酮溶液进行剥离，形成栅电极；

H2)将剥离好的样品依次放到丙酮溶液，无水乙醇溶液，去离子水中超声清洗各5min，并用纯N

步骤I，制作源电极，如图3(i)。

I1)通过E-Beam工艺在源极区域依次淀积厚度为50nm的Ti和厚度为150nm的Au；

I2)将淀积完的金属依次放在丙酮和无水乙醇溶液中超声清洗5分钟，并用等离子水清洗5分钟，用高纯N

步骤J，制作漏电极，如图3(j)。

J1)通过E-Beam工艺在漏极区域依次淀积厚度为50nm的Ti和厚度为150nm的Au；

J2)将淀积完的金属依次放在丙酮和无水乙醇溶液中超声清洗5分钟，并用等离子水清洗5分钟，用高纯N

以上描述仅是本发明的三个具体实例，并不构成对本发明的任何限制，显然对于本领域的专业人士来说，在了解了本发明的内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种参数修正和改变，但是这些基于本发明思想修正和改变仍在本发明的权利要求保护范围之内。