超短沟道器件及其制作方法、显示面板

技术领域

本申请涉及显示装置技术领域，具体涉及一种超短沟道器件及其制作方法、显示面板。

背景技术

在高刷新率、低能耗、解复用器(demux)驱动产品中，薄膜晶体管器件需要具有较大的开态电流以满足充电率需求，或降低薄膜晶体管尺寸实现窄边框、高穿透率，短沟道技术可以大幅提升器件开态电流、缩小器件尺寸，若将沟道缩小至1um内，相对传统的薄膜晶体管器件的开态电流可提升5倍以上，但目前的氧化物薄膜晶体管器件沟道长度一般为5.5um以上。G4.5曝光机分辨率一般在1.5um以上，G8.5曝光机分辨率一般在2um以上，难以通过直接曝光的方式实现短沟道，因此目前受到曝光机分辨率的极限限制使得薄膜晶体管器件沟道长度大于1.5um，难以实现沟道长度小于等于1.5um的超短沟道器件的制作。因此需要在曝光机分辨率的极限限制下，提供一种全新的超短沟道器件结构及其制作方法、显示面板来实现沟道长度小于等于1.5um，来提升薄膜晶体管器件性能。

发明内容

本发明的目的是提供一种显示面板及显示装置，其能够解决现有技术中上偏光片厚度很薄导致上偏光片与银浆接触不良，引起显示屏显示异常等问题。

本申请实施例提供一种超短沟道器件及其制作方法、显示面板，可以解决目前受到曝光机分辨率的极限限制使得薄膜晶体管器件沟道长度大于等于1.5um，难以实现沟道长度小于等于1.5um的超短沟道器件的制作，无法进一步提升薄膜晶体管器件性能的技术问题。

本申请实施例提供一种超短沟道器件，包括：基板；有源结构层，设于所述基板上；所述有源结构层设有沟道部和位于所述沟道部两端的第一导体部、第二导体部；栅极绝缘层，设于所述有源结构层上且与所述沟道部对应设置；栅极，设于所述栅极绝缘层上且与所述沟道部对应设置；未变质层，用于形成所述第一导体部和所述第二导体部或者所述未变质层与所述沟道部对应设置；变质层，覆盖于所述未变质层远离所述基板的一侧；所述变质层与所述第一导体部及所述第二导体部中的至少一个对应设置，或者所述变质层与所述沟道部对应设置；在相同刻蚀条件下，所述变质层的刻蚀速率小于所述未变质层的刻蚀速率。

进一步的，所述沟道部的宽度范围为0.1微米-1.5微米。

进一步的，所述未变质层位于所述沟道部与所述栅极绝缘层之间，所述变质层位于所述未变质层与所述栅极绝缘层之间。

进一步的，所述未变质层位于所述栅极远离所述基板的一侧的表面上，所述变质层位于所述未变质层远离所述基板的一侧的表面上。

进一步的，所述栅极绝缘层的宽度大于或等于所述沟道部的宽度。

进一步的，所述第一导体部、所述沟道部以及所述第二导体部沿着第一方向排列设置，所述沟道部沿着与所述第一方向交叉的第二方向延伸，所述沟道部的形状包括直线及折线中的一种。

进一步的，所述超短沟道器件还包括：遮光层，设于所述基板上，且与所述有源结构层对应设置；缓冲层，设于所述遮光层与所述有源结构层之间；层间绝缘层，设于所述栅极上；源漏极层，设于所述层间绝缘层上，所述源漏极层包括相互间隔的源极和漏极；其中，所述源极与所述有源结构层的第一导体部连接并与所述遮光层连接，所述漏极与所述有源结构层的第二导体部连接。

进一步的，所述未变质层的材质包括Al、Mo、Ti、Si、Cu、SiNaOb、非晶金属氧化物、非晶金属单质及非晶金属合金中的一种，所述变质层的材质包括AlOx、MoOx、TiOx或TiNx、SiOx、SiNx、SiNxOy、CuOx、CuNx、结晶金属氧化物、结晶金属单质及结晶金属合金中的一种。

本申请实施例还提供一种前文所述的超短沟道器件的制作方法，其包括步骤：在一基板上制作有源结构层；所述有源结构层设有沟道部和位于所述沟道部两端的第一导体部、第二导体部；在所述有源结构层上制作栅极绝缘层，所述栅极绝缘层与所述沟道部对应设置；在所述栅极绝缘层上制作栅极，所述栅极与所述沟道部对应设置；制备未变质层，所述未变质层用于形成所述第一导体部和第二导体部或者所述未变质层与所述沟道部对应设置；在所述未变质层远离所述基板的一侧覆盖变质层，所述变质层与所述第一导体部及所述第二导体部中的至少一个对应设置，或者所述变质层与所述沟道部对应设置，在相同刻蚀条件下，所述变质层的刻蚀速率小于所述未变质层的刻蚀速率。

进一步的，在所述基板上制作有源结构层的步骤包括：在所述基板上制作可变质材料层，在所述可变质材料层的一端的上表面设置阻挡层，对未被所述阻挡层覆盖的所述可变质材料层的上表面进行变质处理形成变质层，蚀刻所述阻挡层边缘使所述阻挡层的边缘内缩以暴露部分所述可变质材料层，对暴露的所述可变质材料层进行蚀刻，被阻挡层和所述变质层覆盖的所述可变质材料层形成未变质层，所述未变质层形成所述第一导体部和第二导体部，剥离所述阻挡层，在所述第一导体部和第二导体部之间的基板上制备有源结构材料层形成沟道部，所述沟道部、所述第一导体部以及所述第二导体部形成所述有源结构层。

进一步的，在所述基板上制作有源结构层的步骤包括：在所述基板上制作有源结构材料层，在所述有源结构材料层上制作可变质材料层，在所述可变质材料层的一端的上表面设置阻挡层，对未被所述阻挡层覆盖的所述可变质材料层进行刻蚀去除，蚀刻所述阻挡层边缘使所述阻挡层的边缘内缩以裸露所述可变质材料层，对暴露的所述可变质材料层的上表面进行变质处理形成变质层，剥离所述阻挡层并蚀刻去除所述阻挡层下方的可变质材料层，被所述变质层覆盖的所述可变质材料层形成未变质层，对未被所述变质层覆盖的所述有源结构材料层进行掺杂处理形成相互间隔的第一导体部和第二导体部，被所述变质层覆盖的所述有源结构材料层形成沟道部，所述沟道部、所述第一导体部以及所述第二导体部形成所述有源结构层。

进一步的，在所述基板上制作有源结构层的步骤包括：在所述基板上制作有源结构材料层，在所述有源结构材料层上依次制作栅极绝缘层、栅极层以及可变质材料层，在所述可变质材料层的一端的上表面设置阻挡层，对未被所述阻挡层覆盖的所述可变质材料层进行刻蚀去除，蚀刻所述阻挡层边缘使所述阻挡层的边缘内缩以裸露所述可变质材料层，对暴露的所述可变质材料层的上表面进行变质处理形成变质层，剥离所述阻挡层并蚀刻去除所述阻挡层下方的可变质材料层，被所述变质层覆盖的所述可变质材料层形成未变质层，对未被所述变质层覆盖的所述栅极层进行刻蚀去除，被所述变质层覆盖的所述栅极层形成栅极，对未被所述变质层覆盖的所述有源结构材料层进行掺杂处理形成相互间隔的第一导体部和第二导体部，被所述变质层覆盖的所述有源结构材料层形成沟道部，所述沟道部、所述第一导体部以及所述第二导体部形成所述有源结构层。

本申请实施例还提供一种显示面板，其包括前文所述的超短沟道器件。

本发明的优点是：本申请实施例提供的超短沟道器件及其制作方法、显示面板，通过设置未变质层用于形成所述第一导体部和第二导体部或者所述未变质层与所述沟道部对应设置，并设置变质层覆盖于所述未变质层远离所述基板的一侧，所述变质层与所述第一导体部及所述第二导体部中的至少一个对应设置，或者所述变质层与所述沟道部对应设置的超短沟道器件，利用相同刻蚀条件下的所述变质层的刻蚀速率小于所述未变质层的刻蚀速率，即使受到曝光机分辨率的极限限制，也能通过刻蚀速率差异仅蚀刻去除未变质层而保留变质层，从而实现沟道长度小于等于1.5um的超短沟道器件，可在G4.5曝光机或G8.5曝光机上实现纳米或亚微米级短沟道器件的制作。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例1提供的超短沟道器件的截面结构示意图；

图2为本申请实施例1提供的一种超短沟道器件的俯视结构示意图；

图3为本申请实施例1提供的另一种超短沟道器件的俯视结构示意图；

图4为本申请实施例1提供的超短沟道器件的制作方法的流程图；

图5为本申请实施例1提供的在所述基板上制作有源结构层的步骤的结构示意图；

图6为本申请实施例2提供的超短沟道器件的截面结构示意图；

图7为本申请实施例2提供的在所述基板上制作有源结构层的步骤的结构示意图；

图8为本申请实施例3提供的一种超短沟道器件的结构示意图；

图9为本申请实施例3提供的另一种超短沟道器件的结构示意图；

图10为本申请实施例3提供的一种超短沟道器件的俯视结构示意图；

图11为本申请实施例3提供的另一种超短沟道器件的俯视结构示意图；

图12为本申请实施例3提供的在所述基板上制作有源结构层的步骤的结构示意图。

图中：基板1，遮光层2，缓冲层3，有源结构层4，沟道部41，第一导体部42，第二导体部43，栅极绝缘层5，栅极6，未变质层7，变质层8，层间绝缘层9、源漏极层10，源极101，漏极102，钝化层11，阻挡层12，可变质材料层13，有源结构材料层14，栅极层15。

具体实施方式

以下结合说明书附图详细说明本发明的优选实施例，以向本领域中的技术人员完整介绍本发明的技术内容，以举例证明本发明可以实施，使得本发明公开的技术内容更加清楚，使得本领域的技术人员更容易理解如何实施本发明。然而本发明可以通过许多不同形式的实施例来得以体现，本发明的保护范围并非仅限于文中提到的实施例，下文实施例的说明并非用来限制本发明的范围。

本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是附图中的方向，本文所使用的方向用语是用来解释和说明本发明，而不是用来限定本发明的保护范围。

在附图中，结构相同的部件以相同数字标号表示，各处结构或功能相似的组件以相似数字标号表示。此外，为了便于理解和描述，附图所示的每一组件的尺寸和厚度是任意示出的，本发明并没有限定每个组件的尺寸和厚度。

实施例1

请参阅图1，本申请实施例1中提供一种超短沟道器件，所述超短沟道器件包括：基板1、有源结构层4、栅极绝缘层5、栅极6、未变质层7和变质层8。

其中，所述基板1优选为玻璃基板。

其中，所述有源结构层4设于所述基板1上；所述有源结构层4设有沟道部41和位于所述沟道部41两端的第一导体部42、第二导体部43。

其中，所述栅极绝缘层5设于所述有源结构层4上且与所述沟道部41对应设置。

其中，所述栅极6设于所述栅极绝缘层5上且与所述沟道部41对应设置。

其中，所述未变质层7用于形成所述第一导体部42和第二导体部43。换句话而言，本实施例中，未变质层7即为第一导体部42和第二导体部43。本实施例中，所述未变质层7优选为半导体材料，当所述未变质层7用于形成所述第一导体部42和第二导体部43时，需对半导体材料进行掺杂处理形成所述第一导体部42和第二导体部43，而被所述变质层8遮挡的半导体材料形成所述沟道部41。

其中，所述变质层8覆盖于所述未变质层7远离所述基板1的一侧；所述变质层8与所述第一导体部42及所述第二导体部43中的至少一个对应设置。在相同刻蚀条件下，所述变质层8的刻蚀速率小于所述未变质层7的刻蚀速率。

其中，所述沟道部41的宽度范围为0.1微米-1.5微米。其中，所述沟道部41的宽度范围小于等于1.5微米。优选的，所述沟道部41的宽度为0.2微米、0.3微米、0.4微米、0.5微米、0.6微米、0.7微米、0.8微米、0.9微米、1.0微米、1.1微米、1.2微米、1.3微米、1.4微米。可理解的是，参阅图5，所述沟道部41的宽度值与所述变质层8的宽度相等，也就是通过阻挡层12遮挡未变质层7的方式即可控制未被阻挡层12遮挡的所述未变质层7经过变质处理形成所述变质层8的宽度，从而无需依赖曝光机分辨率的精度。

本实施例通过利用相同刻蚀条件下的所述变质层8的刻蚀速率小于所述未变质层7的刻蚀速率，即使受到曝光机分辨率的极限限制，也能通过刻蚀速率差异仅蚀刻去除未变质层7而保留变质层8，从而保留的变质层8及其下方的膜层能够实现构建为沟道部41，从而实现沟道长度小于等于1.5um的超短沟道器件，可在G4.5曝光机或G8.5曝光机上实现纳米或亚微米级短沟道器件的制作。

其中，所述栅极绝缘层5的宽度大于所述沟道部41的宽度。优选的，所述栅极绝缘层5覆盖于所述有源结构层4上。

请参阅图2、图3，所述第一导体部42、所述沟道部41以及所述第二导体部43沿着第一方向排列设置，所述沟道部41沿着与所述第一方向交叉的第二方向延伸，所述沟道部41的形状包括直线及折线中的一种。如图2所示，所述沟道部41的形状为直线。如图3所示，所述沟道部41的形状为折线，沟道部41采用弯折的折线结构可以将单位空间内的沟道长度增加，进一步提升器件开态电流。

请参阅图1，所述超短沟道器件还包括：遮光层2、缓冲层3、层间绝缘层9、源漏极层10。所述遮光层2设于所述基板1上，且与所述有源结构层4对应设置；所述缓冲层3设于所述遮光层2与所述有源结构层4之间；所述层间绝缘层9设于所述栅极6上；所述源漏极层10设于所述层间绝缘层9上，所述源漏极层10包括相互间隔的源极101和漏极102；其中，所述源极101与所述有源结构层4的第一导体部42连接并与所述遮光层2连接，所述漏极102与所述有源结构层4的第二导体部43连接。

请参阅图1，所述超短沟道器件还包括：钝化层11。所述钝化层11设置在所述源漏极层10上。

如图4所示，本实施例还提供一种前文所述的超短沟道器件的制作方法，其包括步骤：S1、在一基板1上制作有源结构层4；所述有源结构层4设有沟道部41和位于所述沟道部41两端的第一导体部42、第二导体部43；S2、在所述有源结构层4上制作栅极绝缘层5，所述栅极绝缘层5与所述沟道部41对应设置；S3、在所述栅极绝缘层5上制作栅极6，所述栅极6与所述沟道部41对应设置。

如图5所示，在所述基板1上制作有源结构层4的步骤包括：在所述基板1上制作可变质材料层13，在所述可变质材料层13的一端的上表面设置阻挡层12，对未被所述阻挡层12覆盖的所述可变质材料层13的上表面进行变质处理形成变质层8，蚀刻所述阻挡层12边缘使所述阻挡层12的边缘内缩以暴露部分所述可变质材料层13，对暴露的所述可变质材料层13进行蚀刻，被阻挡层12和所述变质层8覆盖的所述可变质材料层13形成未变质层7，所述未变质层7形成所述第一导体部42和第二导体部43，剥离所述阻挡层12，在所述第一导体部42和第二导体部43之间的基板1上制备有源结构材料层14形成沟道部41，所述沟道部41、所述第一导体部42以及所述第二导体部43形成所述有源结构层4。

由于在相同刻蚀条件下，所述变质层8的刻蚀速率小于所述未变质层7的刻蚀速率，且所述变质层8通过所述未变质层7经过变质处理形成，因此所述未变质层7的材质包括Al、Mo、Ti、Si、Cu、SiNaOb、非晶金属氧化物、非晶金属单质及非晶金属合金中的一种，所述变质层8的材质包括AlOx、MoOx、TiOx或TiNx、SiOx、SiNx、SiNxOy、CuOx、CuNx、结晶金属氧化物、结晶金属单质及结晶金属合金中的一种。

相应的，所述未变质层7的材质与所述变质层8的材质的对应关系如下：Al(AlOx)、Mo(MoOx)、Ti(TiOx或TiNx)、Si(SiOx或SiNx或SiNxOy)、Cu(CuOx或CuNx)、SiNaOb(SiNxOy)、非晶金属氧化物(结晶金属氧化物)、非晶金属单质或合金(结晶金属单质或合金)。其中，所述未变质层7的材质经过变质处理使得组分变化或相同材料不同相态转化变化为所述变质层8的材质。变质处理可为不同气氛下热烘烤处理、低温或高温等离子处理、激光扫描处理或自然环境下放置、湿法处理等处理方式。所述未变质层7的材质经变质处理形成位于括号内的所述变质层8的材质。

其中，所述沟道部41的材料可以为IGZO、IZO、IGZTO、ITO、InO、ZnO等非晶或结晶金属氧化物，也可以为其他如低温多晶硅、单晶硅等可以自对准导体化处理的半导体材料。

其中，所述阻挡层12优选为光阻层，光阻层经蚀刻可使其边缘内缩，调整对光阻层蚀刻的条件及蚀刻时长可以准确控制光阻层边缘内缩宽度，而光阻层边缘内缩宽度是直接影响未被所述阻挡层12覆盖的所述可变质材料层13的上表面进行变质处理形成的变质层8的宽度值，因此本申请完全无需依赖曝光机分辨率的精度，转换为可控的蚀刻光阻层边缘内缩量即可实现沟道部41的宽度的控制，从而实现沟道长度小于等于1.5um的超短沟道器件，可在G4.5曝光机或G8.5曝光机上实现纳米或亚微米级短沟道器件的制作。

实施例2

请参阅图6，本申请实施例2中提供一种超短沟道器件，所述超短沟道器件包括：基板1、有源结构层4、栅极绝缘层5、栅极6、未变质层7和变质层8。

其中，所述基板1优选为玻璃基板。

其中，所述有源结构层4设于所述基板1上；所述有源结构层4设有沟道部41和位于所述沟道部41两端的第一导体部42、第二导体部43。

其中，所述栅极绝缘层5设于所述有源结构层4上且与所述沟道部41对应设置。

其中，所述栅极6设于所述栅极绝缘层5上且与所述沟道部41对应设置。

其中，所述未变质层7与所述沟道部41对应设置。所述未变质层7位于所述沟道部41与所述栅极绝缘层5之间，所述变质层8位于所述未变质层7与所述栅极绝缘层5之间。其中，所述变质层8覆盖于所述未变质层7远离所述基板1的一侧，所述变质层8与所述沟道部41对应设置。在相同刻蚀条件下，所述变质层8的刻蚀速率小于所述未变质层7的刻蚀速率。

其中，所述沟道部41的宽度范围为0.1微米-1.5微米。其中，所述沟道部41的宽度范围小于等于1.5微米。优选的，所述沟道部41的宽度为0.2微米、0.3微米、0.4微米、0.5微米、0.6微米、0.7微米、0.8微米、0.9微米、1.0微米、1.1微米、1.2微米、1.3微米、1.4微米。可理解的是，参阅图7，所述沟道部41的宽度值与所述变质层8的宽度相等，也就是通过阻挡层12遮挡未变质层7的方式即可控制未被阻挡层12遮挡的所述未变质层7经过变质处理形成所述变质层8的宽度，从而无需依赖曝光机分辨率的精度。

其中，所述栅极绝缘层5的宽度大于所述沟道部41的宽度。优选的，所述栅极绝缘层5覆盖于所述有源结构层4上。

请参阅图2、图3，所述第一导体部42、所述沟道部41以及所述第二导体部43沿着第一方向排列设置，所述沟道部41沿着与所述第一方向交叉的第二方向延伸，所述沟道部41的形状包括直线及折线中的一种。如图2所示，所述沟道部41的形状为直线。如图3所示，所述沟道部41的形状为折线，沟道部41采用弯折的折线结构可以将单位空间内的沟道长度增加，进一步提升器件开态电流。

请参阅图6，所述超短沟道器件还包括：遮光层2、缓冲层3、层间绝缘层9、源漏极层10。所述遮光层2设于所述基板1上，且与所述有源结构层4对应设置；所述缓冲层3设于所述遮光层2与所述有源结构层4之间；所述层间绝缘层9设于所述栅极6上；所述源漏极层10设于所述层间绝缘层9上，所述源漏极层10包括相互间隔的源极101和漏极102；其中，所述源极101与所述有源结构层4的第一导体部42连接并与所述遮光层2连接，所述漏极102与所述有源结构层4的第二导体部43连接。

请参阅图6，所述超短沟道器件还包括：钝化层11。所述钝化层11设置在所述源漏极层10上。

如图4所示，本实施例还提供一种前文所述的超短沟道器件的制作方法，其包括步骤：S1、在一基板1上制作有源结构层4；所述有源结构层4设有沟道部41和位于所述沟道部41两端的第一导体部42、第二导体部43；S2、在所述有源结构层4上制作栅极绝缘层5，所述栅极绝缘层5与所述沟道部41对应设置；S3、在所述栅极绝缘层5上制作栅极6，所述栅极6与所述沟道部41对应设置。

如图7所示，在所述基板1上制作有源结构层4的步骤包括：在所述基板1上制作有源结构材料层14，在所述有源结构材料层14上制作可变质材料层13，在所述可变质材料层13的一端的上表面设置阻挡层12，对未被所述阻挡层12覆盖的所述可变质材料层13进行刻蚀去除，蚀刻所述阻挡层12边缘使所述阻挡层12的边缘内缩以裸露所述可变质材料层13，对暴露的所述可变质材料层13的上表面进行变质处理形成变质层8，剥离所述阻挡层12并蚀刻去除所述阻挡层12下方的可变质材料层13，被所述变质层8覆盖的所述可变质材料层13形成未变质层7，对未被所述变质层8覆盖的所述有源结构材料层14进行掺杂处理形成相互间隔的第一导体部42和第二导体部43，被所述变质层8覆盖的所述有源结构材料层14形成沟道部41，所述沟道部41、所述第一导体部42以及所述第二导体部43形成所述有源结构层4。

由于在相同刻蚀条件下，所述变质层8的刻蚀速率小于所述未变质层7的刻蚀速率，且所述变质层8通过所述未变质层7经过变质处理形成，因此所述未变质层7的材质包括非晶金属氧化物、非晶金属单质或合金中的一种，所述变质层8的材质包括结晶金属氧化物、结晶金属单质或合金中的一种。

相应的，所述未变质层7的材质与所述变质层8的材质的对应关系如下：非晶金属氧化物(结晶金属氧化物)、非晶金属单质或合金(结晶金属单质或合金)。其中，所述未变质层7的材质经过变质处理使得组分变化或相同材料不同相态转化变化为所述变质层8的材质。变质处理可为不同气氛下热烘烤处理、低温或高温等离子处理、激光扫描处理或自然环境下放置、湿法处理等处理方式。所述未变质层7的材质经变质处理形成位于括号内的所述变质层8的材质。

其中，所述沟道部41的材料可以为IGZO、IZO、IGZTO、ITO、InO、ZnO等非晶或结晶金属氧化物，也可以为其他如低温多晶硅、单晶硅等可以自对准导体化处理的半导体材料。

其中，所述阻挡层12优选为光阻层，光阻层经蚀刻可使其边缘内缩，调整对光阻层蚀刻的条件及蚀刻时长可以准确控制光阻层边缘内缩宽度，而光阻层边缘内缩宽度是直接影响未被所述阻挡层12覆盖的所述可变质材料层13的上表面进行变质处理形成的变质层8的宽度值，因此本申请完全无需依赖曝光机分辨率的精度，转换为可控的蚀刻光阻层边缘内缩量即可实现沟道部41的宽度的控制，从而实现沟道长度小于等于1.5um的超短沟道器件，可在G4.5曝光机或G8.5曝光机上实现纳米或亚微米级短沟道器件的制作。

实施例3

请参阅图8、图9，本申请实施例3中提供一种超短沟道器件，所述超短沟道器件包括：基板1、有源结构层4、栅极绝缘层5、栅极6、未变质层7和变质层8；

其中，所述基板1优选为玻璃基板。

其中，所述有源结构层4设于所述基板1上；所述有源结构层4设有沟道部41和位于所述沟道部41两端的第一导体部42、第二导体部43。

其中，所述栅极绝缘层5设于所述有源结构层4上且与所述沟道部41对应设置。

其中，所述栅极6设于所述栅极绝缘层5上且与所述沟道部41对应设置。

其中，所述未变质层7与所述沟道部41对应设置。其中，所述未变质层7位于所述栅极6远离所述基板1的一侧的表面上，所述变质层8位于所述未变质层7远离所述基板1的一侧的表面上。

其中，所述变质层8覆盖于所述未变质层7远离所述基板1的一侧；所述变质层8与所述沟道部41对应设置。在相同刻蚀条件下，所述变质层8的刻蚀速率小于所述未变质层7的刻蚀速率。

本实施例中，所述未变质层7位于所述栅极6上，利用变质层8遮挡形成栅极6，对未被所述变质层8覆盖的所述有源结构材料层14进行掺杂处理形成相互间隔的第一导体部42和第二导体部43，被所述变质层8覆盖的所述有源结构材料层14形成沟道部41。

其中，所述沟道部41的宽度范围为0.1微米-1.5微米。其中，所述沟道部41的宽度范围小于等于1.5微米。优选的，所述沟道部41的宽度为0.2微米、0.3微米、0.4微米、0.5微米、0.6微米、0.7微米、0.8微米、0.9微米、1.0微米、1.1微米、1.2微米、1.3微米、1.4微米。可理解的是，参阅图12，所述沟道部41的宽度值与所述变质层8的宽度相等，也就是通过阻挡层12遮挡未变质层7的方式即可控制未被阻挡层12遮挡的所述未变质层7经过变质处理形成所述变质层8的宽度，从而无需依赖曝光机分辨率的精度。

其中，所述栅极绝缘层5的宽度大于或等于所述沟道部41的宽度。如图7所示，所述栅极绝缘层5的宽度等于所述沟道部41的宽度。如图8所示，所述栅极绝缘层5的宽度大于所述沟道部41的宽度。

请参阅图10、图11，所述第一导体部42、所述沟道部41以及所述第二导体部43沿着第一方向排列设置，所述沟道部41沿着与所述第一方向交叉的第二方向延伸，所述沟道部41的形状包括直线及折线中的一种。如图10所示，所述沟道部41的形状为直线。如图11所示，所述沟道部41的形状为折线，沟道部41采用弯折的折线结构可以将单位空间内的沟道长度增加，进一步提升器件开态电流。

请参阅图8、图9，所述超短沟道器件还包括：遮光层2、缓冲层3、层间绝缘层9、源漏极层10。所述遮光层2设于所述基板1上，且与所述有源结构层4对应设置；所述缓冲层3设于所述遮光层2与所述有源结构层4之间；所述层间绝缘层9设于所述栅极6上；所述源漏极层10设于所述层间绝缘层9上，所述源漏极层10包括相互间隔的源极101和漏极102；其中，所述源极101与所述有源结构层4的第一导体部42连接并与所述遮光层2连接，所述漏极102与所述有源结构层4的第二导体部43连接。

请参阅图8、图9，所述超短沟道器件还包括：钝化层11。所述钝化层11设置在所述源漏极层10上。

如图4所示，本实施例还提供一种前文所述的超短沟道器件的制作方法，其包括步骤：S1、在一基板1上制作有源结构层4；所述有源结构层4设有沟道部41和位于所述沟道部41两端的第一导体部42、第二导体部43；S2、在所述有源结构层4上制作栅极绝缘层5，所述栅极绝缘层5与所述沟道部41对应设置；S3、在所述栅极绝缘层5上制作栅极6，所述栅极6与所述沟道部41对应设置。

如图12所示，在所述基板1上制作有源结构层4的步骤包括：在所述基板1上制作有源结构材料层14，在所述有源结构材料层14上依次制作栅极绝缘层5、栅极层15以及可变质材料层13，在所述可变质材料层13的一端的上表面设置阻挡层12，对未被所述阻挡层12覆盖的所述可变质材料层13进行刻蚀去除，蚀刻所述阻挡层12边缘使所述阻挡层12的边缘内缩以裸露所述可变质材料层13，对暴露的所述可变质材料层13的上表面进行变质处理形成变质层8，剥离所述阻挡层12并蚀刻去除所述阻挡层12下方的可变质材料层13，被所述变质层8覆盖的所述可变质材料层13形成未变质层7，对未被所述变质层8覆盖的所述栅极层15进行刻蚀去除，被所述变质层8覆盖的所述栅极层15形成栅极6，对未被所述变质层8覆盖的所述有源结构材料层14进行掺杂处理形成相互间隔的第一导体部42和第二导体部43，被所述变质层8覆盖的所述有源结构材料层14形成沟道部41，所述沟道部41、所述第一导体部42以及所述第二导体部43形成所述有源结构层4。

应注意的是，对未被所述变质层8覆盖的所述有源结构材料层14进行掺杂处理的导体化工艺可为等离子体处理、还原性气体/液体处理或离子注入，因此栅极绝缘层5可选择刻蚀或不刻蚀。从而所述栅极绝缘层5形成的栅极绝缘层5的宽度大于或等于所述沟道部41的宽度。如图7所示，所述栅极绝缘层5的宽度等于所述沟道部41的宽度。如图8所示，所述栅极绝缘层5的宽度大于所述沟道部41的宽度。

由于在相同刻蚀条件下，所述变质层8的刻蚀速率小于所述未变质层7的刻蚀速率，且所述变质层8通过所述未变质层7经过变质处理形成，因此所述未变质层7的材质包括Al、Mo、Ti、Si、Cu、SiNaOb、非晶金属氧化物、非晶金属单质及非晶金属合金中的一种，所述变质层8的材质包括AlOx、MoOx、TiOx或TiNx、SiOx、SiNx、SiNxOy、CuOx、CuNx、结晶金属氧化物、结晶金属单质及结晶金属合金中的一种。

相应的，所述未变质层7的材质与所述变质层8的材质的对应关系如下：Al(AlOx)、Mo(MoOx)、Ti(TiOx或TiNx)、Si(SiOx或SiNx或SiNxOy)、Cu(CuOx或CuNx)、SiNaOb(SiNxOy)、非晶金属氧化物(结晶金属氧化物)、非晶金属单质或合金(结晶金属单质或合金)。其中，所述未变质层7的材质经过变质处理使得组分变化或相同材料不同相态转化变化为所述变质层8的材质。变质处理可为不同气氛下热烘烤处理、低温或高温等离子处理、激光扫描处理或自然环境下放置、湿法处理等处理方式。所述未变质层7的材质经变质处理形成位于括号内的所述变质层8的材质。

其中，所述沟道部41的材料可以为IGZO、IZO、IGZTO、ITO、InO、ZnO等非晶或结晶金属氧化物，也可以为其他如低温多晶硅、单晶硅等可以自对准导体化处理的半导体材料。

其中，所述阻挡层12优选为光阻层，光阻层经蚀刻可使其边缘内缩，调整对光阻层蚀刻的条件及蚀刻时长可以准确控制光阻层边缘内缩宽度，而光阻层边缘内缩宽度是直接影响未被所述阻挡层12覆盖的所述可变质材料层13的上表面进行变质处理形成的变质层8的宽度值，因此本申请完全无需依赖曝光机分辨率的精度，转换为可控的蚀刻光阻层边缘内缩量即可实现沟道部41的宽度的控制，从而实现沟道长度小于等于1.5um的超短沟道器件，可在G4.5曝光机或G8.5曝光机上实现纳米或亚微米级短沟道器件的制作。而且本实施例能够同步制作与沟道长度相等宽度的栅极6，使得栅极6的宽度也能小于等于1.5um。

本申请实施例还提供一种显示面板，其包括前文所述的超短沟道器件。

本申请实施例提供的超短沟道器件及其制作方法、显示面板，通过设置未变质层用于形成为所述第一导体部和第二导体部或者所述未变质层与所述沟道部对应设置，并设置变质层覆盖于所述未变质层远离所述基板的一侧，所述变质层与所述第一导体部及所述第二导体部中的至少一个对应设置，或者所述变质层与所述沟道部对应设置的超短沟道器件，利用相同刻蚀条件下的所述变质层的刻蚀速率小于所述未变质层的刻蚀速率，即使受到曝光机分辨率的极限限制，也能通过刻蚀速率差异仅蚀刻去除未变质层而保留变质层，从而实现沟道长度小于等于1.5um的超短沟道器件，可在G4.5曝光机或G8.5曝光机上实现纳米或亚微米级短沟道器件的制作。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请所提供的一种超短沟道器件及其制作方法、显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。