一种降低EMI的耦合电感器及其制作方法

技术领域

本发明涉及一种电感器件，尤其涉及一种能有效降低EMI干扰的耦合电感器及其制作方法，属于基本电子元器件技术领域。

背景技术

电感是电子设备中最为常用的一种元器件，被广泛地使用于各类电路中，可以达到滤波、储能、匹配、谐振之功用。在电子产品日趋小型化，便携式，组件高密度装配下，电感组件得以快速发展；且在电磁兼容的考虑下，电子产品的抗电磁干扰能力更成为基本的设计要求，由此加重了电感需求及应用。

目前，市面上常见的电感大多采用冷压工艺制成，其内部所使用的线圈也几乎都为普通的圆形截面线圈。这样的加工工艺搭配这种类型的线圈，所制造出的电感成品可靠性较差、EMI（Electro Magnetic Interference，电磁干扰）较高，而且这种电感在实际使用时还存在着可承受的最大电流较低、交流损耗高、产品能耗大等问题。

在众多种类的传统耦合器中，带有内外引线的和主副线圈之间间隙明显的都会导致产生漏感，从而降低器件的耦合率（耦合系数正向数值较高）。此外，传统耦合电感器的电极结构将导致包含多个耦合电感器的电路难以实施布线，造成电感器件在电路上的占空长期居高不下，为时下各种新应用场合的电路设计增加了难度。

发明内容

鉴于现有技术存在的上述缺陷，本发明的目的是提出一种降低EMI的耦合电感器及其制作方法，通过优化器件的内部结构及成型工艺，以降低电感的EMI影响。

本发明实现上述第一个目的的技术解决方案是，一种降低EMI的耦合电感器，由磁芯和两个线圈组装并充填粉末热压成型，其特征在于：所述磁芯为冷压成型且带十字底盘基座的凸柱体；两个线圈各自独立绕制成相同外形，并互相绕卷成同心双股缠绕状的组合线圈，其中任一线圈的矮脚部承托另一线圈，且高脚部绕过另一线圈顶部向下弯折支撑，与另一线圈的矮脚部并排相隔、同向电流输入，所述组合线圈以十字底盘基座为承载体、套接成型于凸柱体，封装状态下各矮脚部和高脚部的端面外露于电感器底面并成型电极。

进一步地，装配状态下，所述高脚部和矮脚部相容于十字底盘基座的各个缺口。

进一步地，所述凸柱体呈方柱体，任一所述线圈的绕制形状为：自直立状的矮脚部顶端连续且同侧向直角弯折成型为第一段、第二段、第三段、第四段和第五段，且第一段至第五段均等幅向上倾斜成螺旋形，第五段末端朝下弯折成型为与矮脚部平行的高脚部，且在投影方向上第五段主体覆盖第一段，两者间隔与单股线圈的厚度一致。

进一步地，所述凸柱体呈圆柱体或椭圆柱体，任一所述线圈的绕制形状为：自直立状的矮脚部顶端直角弯折延伸一悬置段，并连续同向弯折成型为匝数小于二且投影方向上部分重合的螺旋形，再由末端延伸一补偿段的基础下，朝下弯折成型为与矮脚部平行且靠向所成型圆圈同侧的高脚部，所得的螺旋形与凸柱体的外形一致且螺旋间隔与单股线圈的厚度一致。

进一步地，所述线圈为漆包的圆线、方线或扁平线。

进一步地，在投影方向上，所述凸柱体的外轮廓与组合线圈的内轮廓间隔设置。

进一步地，由磁性粉末热压成型的封装外壳为方形块体，完全包裹所述磁芯、组合线圈及其间缝隙，一对高脚部和一对矮脚部经电镀处理成型为电极。

本发明实现上述第二个目的的技术解决方案是，一种降低EMI的耦合电感器制作方法，其特征在于包括：S1、组装前加工，根据磁芯的预设外形定制第一模具，选配磁性粉末装填并冷压成型为磁芯，根据凸柱体的形状及预设尺寸单独绕制线圈，使线圈成型为螺旋形且具有靠向同一旁侧的高脚部和矮脚部。

S2、取相同外形、规格的两个线圈，以螺旋180°嵌合的方式绕卷成一个同心双股缠绕状的组合线圈，且高脚部、矮脚部间隔排布设置。

S3、将绕卷所得的组合线圈套接于凸柱体上，并使高脚部、矮脚部分别落位于十字底盘基座的各个缺口中，成型为电感预制体。

S4、根据电感器的预设外形定制第二模具，将电感预制体放入第二模具中，并利用注粉热压或塑封的方式对电感预制体实施封装，其中注粉热压过程为先调配热压磁性粉末，并与粘合剂充分混合完成造粒，后将所得的造粒铺陈在第二模具中、完全覆盖磁芯、组合线圈及其间缝隙。

S5、将第二模具转至热压设备，加热造粒使之熔融完全填充第二模具的内腔，并对第二模具在100~200℃下施压30sec~180sec成型封装外壳，所施加的压力介于10T~25T/cm²；或转至塑封设备进行封装。或者将第二模具连同其中的电感预制体一并放入注塑设备的模腔中，并对其高压注射塑封材料，冷却固化成型。

S6、将封装外壳脱模并作滚喷保护油漆和烘干处理，对高脚部、矮脚部所在位置进行激光剥漆使之外露，并分区作电镀处理生成电极。

进一步地，S1中所述磁性粉末为Fe-based、FeSiCr、FeSiAl、FeSi、FeNi、非晶、纳米晶中的一种或两种或者两种以上混合物的软磁粉末材料组成，并混入环氧树脂、硅树脂或丙烯酸树脂中的一种，且冷压成型压力6T~15T/cm²；S4中所述磁性粉末为Fe-based、FeSiCr、FeSiAl、FeSi、FeNi、非晶、纳米晶中的一种或两种或者两种以上混合物的软磁粉末材料组成。

上述降低EMI的耦合电感器，进一步地，所述耦合电感器应用于AI人工智能和基于人工智能的数据中心、自动驾驶、智慧城市、智慧交通的电路设计、电路装配和设备开发中。

与现有技术相比，应用本发明的电感器及其制作方法的优点体现于：

该电感器通过单独绕制的两个线圈进行互绕组装成型为同心双股缠绕状的组合线圈，且通过自身对绕组无干涉的高、矮脚部成型为封装后的电极。在两个线圈同侧的电极输入同向电流的情况下，各自所产生的磁通能相互抵消，经Ansys maxwell仿真所得出的耦合系数K值可降至-0.6以下，从而可以有效降低产品的EMI干扰。

同时，优化了电极的成型布局，有利于减小电感器在电路中的体积占比。

此外，本发明上述制法可知，磁芯及相关模具子制程独立，特别是线圈单独绕制且同外形、规格复用组装，有利于批量规模化制造，集中装配并模压成型，在提升电感器产品性能的同时也提高了生产效率，降低了能耗及生产成本。

附图说明

图1是本发明电感器中磁芯的立体结构示意图。

图2是本发明电感器中独立绕制的一优选实施例线圈的立体外形结构示意图。

图3是本发明电感器中磁芯与组合线圈的装配外形示意图。

图4是本发明电感器在封装状态下的结构透视图。

图5是本发明电感器制作过程的步进变化示意图。

图6是本发明电感器的仿真模型示意简图。

图7是本发明电感器的仿真结果示意界面。

图8是本发明电感器中独立绕制的另一较佳实施例线圈的立体外形结构示意图。

具体实施方式

以下便结合实施例附图，对本发明的具体实施方式作进一步的详述，以使本发明技术方案更易于理解、掌握，从而对本发明的保护范围做出更为清晰的界定。

本发明设计者针对传统耦合电感器成品EMI较高，难以适用于当前人工智能发展中电路设计和设备装配，创新提出了一种可有效降低MEI的耦合电感器及其制作方法，有利于推进电感器的新兴应用及性能发挥，具体方案如下。

如图1至图4所示，该降低EMI的耦合电感器由磁芯和两个线圈组装并充填粉末热压成型。作为结构性的优化来看，该磁芯1为冷压成型且带十字底盘基座11的凸柱体12；两个线圈各自独立绕制成相同外形，并互相绕卷成同心双股缠绕状的组合线圈。特别由图3所示可见其中任一线圈的矮脚部承托另一线圈，且高脚部绕过另一线圈顶部向下弯折支撑，与另一线圈的矮脚部并排相隔、同向电流输入。该组合线圈以十字底盘基座为承载体、套接成型于凸柱体，封装状态下各矮脚部和高脚部的端面外露于电感器底面并成型电极。

以上概述方案需要说明的是，由于本发明耦合电感器中两个线圈独立绕制成螺旋状，并互相绕卷成同心双股缠绕状的组合线圈。由此所形成的双股线圈中的间隙极少，有利于减少漏感发生的可能性。从性能参数角度来看，电感器的耦合系数K与线圈的组装间隙相关联，间隙越小则耦合系数K的数值越小。而当两个通过漆皮绝缘的线圈在同侧输入同向电流时，两者各自所产生的磁通将在投影方向双股绕卷重合的位置相互抵消，从而使耦合系数K大幅下降，从器件的内部核心机理上消除了EMI影响的根源。

从更进一步的细化特征来看，上述优选实施例的装配状态下，所述高脚部和矮脚部相容于十字底盘基座的各个缺口13。而凸柱体12的顶面与套接的组合线圈顶端齐平，亦可略高出组合线圈顶部。

同时优选实施例中，该凸柱体12呈方柱体。为与之相匹配，如图2所示以其中一个线圈2a的绕制形状说明为例。其自直立状的矮脚部21a顶端连续且同侧向直角弯折成型为第一段23a、第二段24a、第三段25a、第四段26a和第五段27a，且第一段至第五段均等幅向上倾斜成螺旋形，第五段27a末端朝下弯折成型为与矮脚部21a平行的高脚部22a，且在投影方向上第五段27a主体覆盖在第一段23a之上，两者间隔S与单股线圈的厚度一致（旨在尽量消除组合线圈的间隙）。由此可以理解的是，上述各段等幅向上倾斜的角度与该单股线圈的厚度相关联。如图3所示，满足绕卷过程中逐段抬升下第一段23a和第五段27a之间可匹配相容另一线圈2b的第三段25b，第一段23a底侧悬空。组合状态下，另一线圈2b的第二段24b底侧悬空且顶侧被线圈2a的第四段26a覆盖。

上述线圈可选为圆线、方线或扁平线，总体为各种截面形状的漆包线。而在投影方向上，该凸柱体12的外轮廓与组合线圈的内轮廓间隔设置，凸柱体的四条立边均成型为圆角状，以防止其与组合线圈装配时划伤线圈的漆皮。而由磁性粉末热压成型的封装外壳形状通常为方形块体，完全包裹磁芯、组合线圈及其间缝隙，一对高脚部和一对矮脚部经电镀处理成型为电极，以便于电路组装并向内部组合线圈输入电流。

除上述优选实施例外，本发明该耦合电感器中的凸柱体也可以呈圆柱体或椭圆柱体。则任一线圈2c的绕制形状如图8所示，也可以是自直立状的矮脚部21c顶端直角弯折延伸一悬置段23c，并连续同向弯折成型为匝数小于二且投影方向上部分重合的螺旋形绕卷24c，再由末端延伸一补偿段25c的基础下，朝下弯折成型为与矮脚部21c平行且靠向所成型圆圈同侧的高脚部22c，所得的螺旋形绕卷24c与凸柱体的外形一致且螺旋间隔与单股线圈的厚度一致。这里，线圈的该悬置段23c和补偿段25c只为满足矮脚部21c和高脚部22c相隔一段距离，以便于成型并排相隔的两个电极，并使矮脚部和高脚部归集于螺旋形绕卷24c的一旁侧。

在上述电感器内部线圈结构优化方案详述的基础上，本发明还提供了对应该电感器的制作方法，以完善的成型工艺带来器件性能改善、保持稳定性并提升生产效率。如图5所示，可通过如下步骤实现成品制造。

S1、组装前加工，根据磁芯的预设外形定制第一模具，选配磁性粉末装填并冷压成型为带十字底盘基座的凸柱体，并且在十字底盘基座的四角成型有对应矮脚部和高脚部相容其中的缺口。另外，根据凸柱体形状及预设尺寸单独绕制线圈，使线圈成型为螺旋形且具有靠向同一旁侧的高脚部和矮脚部，细化结构已在上文优选实施例中描述。由此可见，本发明制法中，无论磁芯及其成型基础的第一模具、还是所绕制线圈，均由独立制程所得。因此一方面可规模化批量制造、保持产品规格上的一致性，另一方面有利于防止复杂制程带来的误差意外增大。

S2、取相同外形、规格的两个线圈2a、2b，以螺旋180°嵌合的方式绕卷成一个同心双股缠绕状的组合线圈，且高脚部、矮脚部间隔排布设置，即两者装配时其中一个线圈需旋转180°以配合另一个线圈完成组合。由此可见，虽然该耦合电感器使用了两个独立绕制的线圈进行装配制造，但该两个线圈在外形、规格上可以默认为是同一个装配零件，其误差完全可以忽略不计。在实际产线中可以通过可编程的机械弯折设备批量制造，较之于外形、规格相差异的两个线圈，其产率和良品率都得到了很大的提升。

S3、将绕卷所得的组合线圈套接于凸柱体上，并使高脚部、矮脚部分别落位于十字底盘基座所设的各个缺口中，成型为图3所示的电感预制体。该部分为基本的组装连接，实际相互之间的定位牢固性略显不足，但不影响将其整体转载至热压成型的工装模具之中。

S4、根据封装外壳的外形定制第二模具，并将电感预制体放入第二模具中，调配热压磁性粉末，并与粘合剂充分混合完成造粒，将所得的造粒铺陈在第二模具中、完全覆盖磁芯、组合线圈及其间缝隙。这部分造粒的实际粒径十分细小，可满足完全填充电感预制体及第二模具的各处细微空间。

S5、将第二模具转至热压设备，加热造粒使之熔融完全填充第二模具的内腔，并对第二模具在100~200℃下施压30sec~180sec成型封装外壳3，以实现完全固化其内部磁芯、组合线圈与外部封装外壳相互间的定位，所施加的压力介于10T~25T/cm²。上述各工艺参数根据封装壳体的尺寸规格、壁厚等技术要求进行试验调整。或者将第二模具连同其中的电感预制体一并放入注塑设备的模腔中，并对其高压注射塑封材料，冷却固化成型。

S6、将封装外壳脱模并作滚喷保护油漆4和烘干处理，对高脚部22a、22b、矮脚部21a、21b所在位置进行激光剥漆使之外露，并分区作电镀处理生成电极5，得到耦合电感器成品。

需要细节性说明的是，上述S1中用于成型制作凸柱体的磁性粉末为Fe-based、FeSiCr、FeSiAl、FeSi、FeNi、非晶、纳米晶中的一种或两种或者两种以上混合物的软磁粉末材料组成，并混入环氧树脂、硅树脂或丙烯酸树脂中的一种，且冷压成型压力可设定为6T~15T/cm²。另外，S4中用于成型封装外壳的热压磁性粉末为Fe-based、FeSiCr、FeSiAl、FeSi、FeNi、非晶、纳米晶中的一种或两种或者两种以上混合物的软磁粉末材料组成，其中粘合剂可选为环氧树脂、硅树脂或丙烯酸树脂中的一种。

当然，该耦合电感器制法中的封装环节，并不仅限于实施例所述的注粉热压工艺，以可以采用热压U壳或注塑等方式实现，即利用参数设定可编辑的注塑机等成熟设备，也具有相当的实用性。

综上关于本发明电感器及其制作方法的介绍及实施例详述可见，与现有技术相比，本方案具备突出的实质性特点和显著的进步性，多方面技术效果分别描述如下。

该电感器通过单独绕制的两个线圈进行互绕组装成型为同心双股缠绕状的组合线圈，且通过自身对绕组无干涉的高、矮脚部成型为封装后的电极。如图6和图7所示，在两个线圈同侧的电极输入同向电流的情况下，各自所产生的磁通能相互抵消，经Ansysmaxwell仿真所得出的耦合系数K值可降至-0.6以下，从而可以有效降低产品的EMI干扰。由此，该耦合电感器可深化应用，满足当前AI人工智能（如ChatGPT）和基于人工智能的数据中心、自动驾驶、智慧城市、智慧交通等行业的电路设计、电路装配和设备开发中。

同时，优化了电极的成型布局，有利于减小电感器在电路中的体积占比。

此外，本发明上述制法可知，磁芯及相关模具子制程独立，特别是线圈单独绕制且同外形、规格复用组装，有利于批量规模化制造，集中装配并模压成型，在提升电感器产品性能的同时也提高了生产效率，降低了能耗及生产成本。

除上述实施例外，本发明还可以有其它实施方式，凡采用等同替换或等效变换形成的技术方案，均落在本发明所要求保护的范围之内。