半导体结构及其制造方法

技术领域

本公开实施例涉及半导体技术领域，特别涉及一种半导体结构及其制造方法。

背景技术

随着动态存储器的集成密度朝着更高的方向发展，在对动态存储器阵列结构中晶体管的排布方式以及如何缩小动态存储器阵列结构中单个功能器件的尺寸进行研究的同时，也需要提高小尺寸的功能器件的电学性能。

然而，随着对电容量大的电容结构的需求增加，难以控制电容结构的尺寸，从而难以在电容结构在动态存储器占用的布局空间与电容结构的电容量之间实现平衡。

发明内容

本公开实施例提供一种半导体结构及其制造方法，至少有利于在提高半导体结构集成密度的同时，提高电容结构的电容量。

根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，包括：沿第一方向依次排布的位线、晶体管结构和电容结构，所述电容结构沿所述第一方向延伸，且所述晶体管结构和所述电容结构中均包括半导体层，所述半导体层沿所述第一方向延伸；其中，所述半导体层包括与所述电容结构正对的电容区，所述电容结构至少包括：依次环绕所述电容区沿所述第一方向延伸的侧壁的下电极层、电容介电层和上电极层，至少部分所述下电极层在环绕所述电容区沿所述第一方向延伸的侧壁的同时，还环绕所述上电极层的底部和沿所述第一方向延伸的侧壁，且所述电容介电层位于所述上电极层和所述下电极层之间。

在一些实施例中，所述下电极层自身围成第一环形槽，所述第一环形槽底部指向槽口的方向为所述第一方向；所述电容介电层覆盖所述第一环形槽的底部和侧壁，且所述电容介电层自身围成第二环形槽，所述第二环形槽底部指向槽口的方向为所述第一方向；所述上电极层填充满所述第二环形槽。

在一些实施例中，在垂直于所述第一方向的剖面上，所述第一环形槽的剖面形状和所述第二环形槽的剖面形状包括圆环形或方形。

在一些实施例中，沿所述第一方向上，所述电容区具有远离所述晶体管结构的端面，所述电容介电层覆盖所述端面，所述上电极层覆盖所述电容介质层远离所述端面的一侧。

在一些实施例中，所述上电极层包括依次堆叠的扩散阻挡层和电连接层，所述扩散阻挡层覆盖所述电容介电层远离所述下电极层的表面，所述电连接层覆盖所述扩散阻挡层远离所述电容介电层的表面。

在一些实施例中，所述晶体管结构包括沿第三方向间隔排布的多个子晶体管结构，所述电容结构包括沿所述第三方向间隔排布的多个子电容结构，所述半导体层包括沿所述第三方向上间隔排布的多个子半导体层，所述子晶体管结构与所述子电容结构一一对应；沿所述第一方向上，所述子半导体层包括第一区以及子电容区，所述第一区远离所述子电容区的端面与所述位线相接触；所述子晶体管结构包括所述第一区以及栅极结构，所述栅极结构环绕部分所述第一区沿所述第一方向延伸的侧壁；所述子电容结构包括所述子电容区和依次堆叠的下电极层、部分电容介电层以及部分上电极层，所述下电极层环绕所述子电容区沿所述第一方向延伸的侧壁，所述下电极层和所述子电容区一一对应。

在一些实施例中，所述下电极层在所述第一方向上的长度小于或者等于所述子电容区在所述第一方向上的长度。

在一些实施例中，同一所述电容结构中沿所述第三方向上间隔排布的多个所述子电容结构共用所述电容介电层。

在一些实施例中，同一所述电容结构中沿所述第三方向上间隔排布的多个所述子电容结构共用所述上电极层。

根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构的制造方法，包括：形成沿第一方向依次排布的位线、晶体管结构和电容结构，所述电容结构沿所述第一方向延伸，且所述晶体管结构和所述电容结构中均包括半导体层，所述半导体层沿所述第一方向延伸；其中，所述半导体层包括与所述电容结构正对的电容区，所述电容结构至少包括：依次环绕所述电容区沿所述第一方向延伸的侧壁的下电极层、电容介电层和上电极层，至少部分所述下电极层在环绕所述电容区沿所述第一方向延伸的侧壁的同时，还环绕所述上电极层的底部和沿所述第一方向延伸的侧壁，且所述电容介电层位于所述上电极层和所述下电极层之间。

在一些实施例中，形成所述位线和所述晶体管结构的步骤包括：沿第二方向上，形成多个间隔排布的所述位线和多个间隔排布的所述晶体管结构，且所述位线与所述晶体管结构一一对应，多个所述晶体管结构均包括部分栅极结构，所述栅极结构沿所述第二方向延伸，所述第一方向和所述第二方向相交。

在一些实施例中，形成所述位线和所述晶体管结构的步骤还包括：沿第三方向上，形成多个间隔排布的子晶体管结构、以及多个间隔排布的子半导体层，其中，至少部分沿所述第三方向排布的所述子晶体管结构构成所述晶体管结构，至少部分沿所述第三方向排布的所述子半导体层构成所述半导体层。

在一些实施例中，沿所述第一方向上，所述子半导体层包括第一区和子电容区，所述第一区与所述子晶体管结构正对；形成所述子电容结构的步骤包括：形成第一介质层，所述第一介质层位于相邻所述子电容区之间，且所述第一介质层和所述子电容区之间具有第三环形槽，所述第三环形槽底部指向槽口的方向为所述第一方向，所述第三环形槽与所述子电容区一一对应；形成下电极层，所述下电极层覆盖所述第三环形槽的底部和侧壁，且所述下电极层自身围成第一环形槽，所述第一环形槽底部指向槽口的方向为所述第一方向，且所述下电极层与所述子电容区一一对应；形成电容介电层，所述电容介电层至少覆盖所述第一环形槽的底部和侧壁，且所述电容介电层自身围成第二环形槽，所述第二环形槽底部指向槽口的方向为所述第一方向；形成上电极层，所述上电极层至少填充满所述第二环形槽；其中，所述子电容区、所述下电极层、部分所述电容介电层以及部分所述上电极层构成所述子电容结构。

在一些实施例中，沿垂直于所述第一方向的剖面上，所述第三环形槽的剖面形状包括圆环形或方形。

在一些实施例中，形成所述下电极层的步骤包括：形成初始下电极层，所述初始下电极层保形覆盖所述第三环形槽露出的所述第一介质层和所述子电容区的表面；刻蚀所述初始下电极层，以去除位于所述子电容区远离所述第一区的端面上的所述初始下电极层，剩余所述初始下电极层作为所述下电极层。

在一些实施例中，形成所述第一介质层和所述第三环形槽的步骤包括：形成第二介质层，所述第二介质层位于所述子电容区沿所述第一方向上延伸的侧壁，且相邻所述第二介质层之间具有间隔；形成第一介质层，所述第一介质层位于所述间隔中，且所述第一介质层露出部分所述第二介质层；以所述第一介质层为掩膜去除所述第二介质层，以形成所述第三环形槽。

在一些实施例中，形成所述第一介质层的步骤还包括：形成初始第一介质层，所述初始第一介质层填充满所述间隔，且所述初始第一介质层覆盖所述第二介质层远离所述第一区的端面；刻蚀所述初始第一介质层，以至少露出所述第二介质层远离所述第一区的端面，剩余所述初始第一介质层作为所述第一介质层。

本公开实施例提供的技术方案至少具有以下优点：

电容结构中，至少部分下电极层在环绕电容区沿第一方向延伸的侧壁的同时，还环绕上电极层的底部和沿第一方向延伸的侧壁，而且，下电极层、电容介电层和上电极层依次环绕电容区沿第一方向延伸的侧壁。可以理解的是，上电极层环绕电容区沿第一方向延伸的侧壁，即在电容区沿垂直于第一方向的方向上的两侧均具有上电极层，在此基础上，下电极层环绕上电极层的侧壁和底部，会使得上电极层垂直于第一方向上的两侧均具有下电极层，即在电容区沿垂直于第一方向的方向上的两侧中的任一侧均具有两层沿第一方向延伸的下电极层，且该两层下电极层相互接触连接，如此，有利于在降低下电极层在第一方向上的布局长度的同时，增大上电极层和下电极层之间的正对面积，从而增大电容结构的电容量。

可以理解的是，电容结构在半导体结构中的布局空间主要取决于下电极层在第一方向上的长度，同样的电容量的条件下，下电极层在第一方向上的长度降低，有利于降低电容结构在第一方向上的布局长度，从而有利于在单位面积的半导体结构中，集成更多的电容结构，以提高半导体结构的集成密度。因此，本公开实施例提供的半导体结构有利于在提高半导体结构的集成密度的同时，提高电容结构的电容量。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开一实施例提供的半导体结构的局部立体结构示意图；

图2为图1所示的半导体结构沿第一截面方向AA1的一种局部剖面示意图；

图3为图1所示的半导体结构沿第二截面方向BB1的一种局部剖面示意图；

图4为图1所示的半导体结构沿第三截面方向CC1的一种局部剖面示意图；

图5为图3所述半导体结构中下电极层和半导体层、下电极层、电容介电层和半导体层的局部剖视示意图；

图6至图14为本公开另一实施例提供的半导体结构的制造方法各步骤对应的局部剖面示意图。

具体实施方式

由背景技术可知，在提高电容结构的电容量的同时，半导体结构的集成密度有待提高。

本公开实施提供一种半导体结构及其制造方法，半导体结构中，下电极层、电容介电层和上电极层依次环绕电容区沿第一方向延伸的侧壁，且至少部分下电极层在环绕电容区沿第一方向延伸的侧壁的同时，还环绕上电极层的底部和沿第一方向延伸的侧壁。可以理解的是，上电极层环绕电容区沿第一方向延伸的侧壁，即在电容区沿垂直于第一方向的方向上的两侧均具有上电极层，在此基础上，下电极层环绕上电极层的侧壁和底部，会使得上电极层垂直于第一方向上的两侧均具有下电极层，即在电容区沿垂直于第一方向的方向上的两侧中的任一侧均具有两层沿第一方向延伸的下电极层，且该两层下电极层相互接触连接，如此，有利于在降低下电极层在第一方向上的布局长度的同时，增大上电极层和下电极层之间的正对面积，从而增大电容结构的电容量。可以理解的是，电容结构在半导体结构中的布局空间主要取决于下电极层在第一方向上的长度，同样的电容量的条件下，下电极层在第一方向上的长度降低，有利于降低电容结构在第一方向上的布局长度，从而有利于在单位面积的半导体结构中，集成更多的电容结构，以提高半导体结构的集成密度。因此，本公开实施例提供的半导体结构有利于在提高半导体结构的集成密度的同时，提高电容结构的电容量。

下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开实施例而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开实施例所要求保护的技术方案。

本公开一实施例提供一种半导体结构的制造方法，以下将结合附图对本公开一实施例提供的半导体结构的制造方法进行详细说明。图1为本公开一实施例提供的半导体结构的局部立体结构示意图；图2为图1所示的半导体结构沿第一截面方向AA1的一种局部剖面示意图；

图3为图1所示的半导体结构沿第二截面方向BB1的一种局部剖面示意图；图4为图1所示的半导体结构沿第三截面方向CC1的一种局部剖面示意图；图5为图3所述半导体结构中下电极层和半导体层、下电极层、电容介电层和半导体层的局部剖视示意图。

参考图1至图4，半导体结构包括：沿第一方向X依次排布的位线100、晶体管结构101和电容结构102，电容结构102沿第一方向X延伸，且晶体管结构101和电容结构102中均包括部分半导体层103，半导体层103沿所第一方向X延伸；其中，半导体层103包括与电容结构102正对的电容区113，电容结构102至少包括：依次环绕电容区113沿第一方向X延伸的侧壁的下电极层112、电容介电层122和上电极层132，至少部分下电极层112在环绕电容区113沿第一方向X延伸的侧壁的同时，还环绕上电极层132的底部和沿第一方向X延伸的侧壁，且电容介电层122位于上电极层132和下电极层112之间。

可以理解的是，上电极层132环绕电容区113沿第一方向X延伸的侧壁，即在电容区113沿垂直于第一方向X的方向上的两侧均具有上电极层132，在此基础上，下电极层112环绕上电极层132的侧壁和底部，会使得上电极层132垂直于第一方向X的方向上的两侧均具有下电极层112，即在电容区113沿垂直于第一方向X的方向上的两侧中的任一侧均具有两层沿第一方向X延伸的下电极层112，且该两层下电极层112相互接触连接，如此，有利于在降低下电极层112在第一方向X上的布局长度的同时，增大上电极层132和下电极层112之间的正对面积，从而增大电容结构102的电容量。

在一个例子中，参考图2和图3，沿垂直于第一方向X的任一方向上，环绕电容区113沿第一方向X延伸的侧壁的电容结构102可以依次包括：一部分沿第一方向X延伸的下电极层112、一部分沿第一方向X延伸的电容介电层122、上电极层132、另一部分沿第一方向X延伸的电容介电层122和另一部分沿第一方向X延伸的下电极层112。

可以理解的是，上电极层132具有朝向电容区113的内侧和远离电容区113的外侧，内侧和外侧均覆盖有电容介电层122，且沿第一方向X上，上电极层132具有靠近晶体管结构101的第一端面，该第一端面上也覆盖有电容介电层122，位于该第一端面的电容介电层122将位于内侧和外侧的电容介电层122连接在一起；电容介电层122和电容区113间隔有下电极层112，下电极层112还位于电容介电层122远离上电极层132的一侧，且沿第一方向X上，电容介电层122具有靠近晶体管结构101的第二端面，该第二端面上也覆盖有下电极层112，位于该第二端面的下电极层112将与电容区113接触连接和位于电容介电层122远离上电极层132的一侧的下电极层112连接在一起。如此，上电极层132的内侧、外侧以及第一端面均与下电极层112正对，即上电极层132的多个侧面均与下电极层112正对，有利于增大上电极层132和下电极层112之间的正对面积，从而增大电容结构102的电容量。

此外，电容结构102在半导体结构中的布局空间主要取决于下电极层112在第一方向X上的长度，相较于现有技术，同样的电容量的条件下，本公开一实施例中提高的电容结构102中的下电极层112在第一方向X上的长度降低，有利于降低电容结构102在第一方向X上的布局长度，从而有利于在单位面积的半导体结构中，集成更多的电容结构102，以提高半导体结构的集成密度。

因此，本公开一实施例提供的半导体结构有利于在提高半导体结构的集成密度的同时，提高电容结构102的电容量。

而且，位线100，晶体管结构101以及电容结构102均沿第一方向X排布，且晶体管结构101和电容结构102中均包括半导体层103。可以理解的是，晶体管结构101和电容结构102中共用半导体层103，晶体管结构101中的半导体层103与电容结构102中的半导体层103电连接，从而实现晶体管结构101与电容结构102的电连接，如此有利于构建一种位线100，晶体管结构101以及电容结构102三者之间的新布局方式。

以下结合图2至图5对电容结构102进行详细说明。

在一些实施例中，结合参考图2至图5，下电极层112自身围成第一环形槽114，第一环形槽114底部指向槽口的方向为第一方向X；电容介电层122覆盖第一环形槽114的底部和侧壁，且电容介电层122自身围成第二环形槽124，第二环形槽124底部指向槽口的方向为第一方向X；上电极层132填充满第二环形槽124。如此，有利于实现上电极层132的多个侧面均与下电极层112正对，以增大上电极层132和下电极层112之间的正对面积，从而增大电容结构102的电容量。

在一些实施例中，结合参考图2至图5，在垂直于第一方向X的剖面上，第一环形槽114的剖面形状和第二环形槽124的剖面形状可以为方形。在其他实施例中，第一环形槽114的剖面形状和第二环形槽124的剖面形状也可以为圆环形。实际应用中，对第一环形槽114的剖面形状和第二环形槽124的剖面形状不做限制，只需满足为环形槽以用于增大上电极层132和下电极层112之间的正对面积即可。

在一些实施例中，沿第一方向X上，参考图2，电容区113具有远离晶体管结构101的端面，电容介电层122还壳体覆盖端面，上电极层132还可以覆盖电容介电层122远离端面的一侧。

在一些实施例中，上电极层132包括依次堆叠的扩散阻挡层(图中未示出)和电连接层(图中未示出)，扩散阻挡层覆盖电容介电层122远离下电极层112的表面，电连接层覆盖扩散阻挡层远离电容介电层122的表面。其中，扩散阻挡层有利于阻挡电连接层中的导电材料向电容介电层122中的扩散，以保证电容介电层122良好的绝缘性能和电连接层良好的导电性能。

在一个例子中，扩散阻挡层的材料可以为氮化钛，电连接层的材料和下电极层112的材料均可以为氮化钛、多晶硅、钨或铜等导电材料中的至少一者，电容介电层122的材料可以为钛酸锶、氧化铪、氧化铬或者氧化锆等高介电常数的介电材料。

在一些实施例中，多个位线100、多个晶体管结构101以及多个电容结构102均沿第二方向Y排布，且位线100与晶体管结构101一一对应，晶体管结构101与电容结构102一一对应，多个晶体管结构101均包括部分栅极结构111，栅极结构111沿第二方向Y延伸，第一方向X和第二方向Y相交。

可以理解的是，栅极结构111用于对晶体管结构101起控制作用，多个晶体管结构101均包括部分栅极结构111，则一栅极结构111可以控制沿第二方向Y排布的多个晶体管结构101，如此，有利于在提高半导体结构中晶体管结构101、位线100和电容结构102的集成密度的同时，降低半导体结构中对多个器件的控制复杂度。

需要说明的是，图1至图4中以半导体结构包括沿第二方向Y排布的4条位线100为示例，实际应用中，对半导体结构包括的位线100的数量不做限制，只需满足位线100的数量与晶体管结构101的数量相等即可。

在一些实施例中，参考图1至图4，晶体管结构101可以包括沿第三方向Z间隔排布的多个子晶体管结构121，电容结构102包括沿第三方向Z间隔排布的多个子电容结构142，半导体层103包括沿第三方向Z上间隔排布的多个子半导体层123，子晶体管结构121与子电容结构142一一对应，且子晶体管结构121与相对应的子电容结构142均包括子半导体层123；并且，位线100沿第三方向Z延伸，位线100与同一晶体管结构101中的多个子晶体管结构121电连接。

其中，第一方向X、第二方向Y以及第三方向Z两两相交。在一个例子中，第一方向X、第二方向Y以及第三方向Z两两互相垂直。

可以理解的是，沿第三方向Z可以布局多个子晶体管结构121以及多个子电容结构142，一个子晶体管结构121可以独立作为一个晶体管单元，一个子电容结构142可以独立作为一个电容单元，一个晶体管单元和一个电容单元可以构成一存储单元，如此，有利于通过沿第三方向Z上堆叠子晶体管结构121和子电容结构142提高半导体结构中存储单元的布局密度，从而提高半导体结构的集成密度。

需要说明的是，图2至图4中以一晶体管结构101中沿第三方向Z上堆叠的子晶体管结构121的数量为4个为示例，在实际应用中，对一晶体管结构101中沿第三方向Z上堆叠的子晶体管结构121的数量不做限制，可根据实际需求进行设计，只需满足子晶体管结构121的数量、子电容结构142和子半导体层123三者的数量一致即可。

在一个例子中，一晶体管结构101中沿第三方向Z上堆叠的子晶体管结构121的数量可以为1个，则该子晶体管结构121即为晶体管结构101，一电容结构102中沿第三方向Z上堆叠的子电容结构142的数量为1个，则该子电容结构142即为电容结构102，一半导体层103中沿第三方向Z上堆叠的子半导体层123的数量为1个，则该子半导体层123即为半导体层103。

需要说明的是，图2至图4中，沿第三方向Z上，位于最顶层的子电容结构142中，位于子半导体层123顶面的下电极层112、电容介电层122和上电极层132可以仅为一层，即位于顶面的上电极层132可以不被电容介电层122和下电极层112覆盖，便于后续导电层通过此处暴露在外的上电极层132将电信号传输给上电极层132或者将上电极层132中的电信号传递给其他电学器件。在实际应用中，沿第三方向Z上，位于最顶层的子电容结构142中，子半导体层123顶面上也可以依次堆叠下电极层112、电容介电层122、上电极层132、电容介电层122和下电极层112，后续导电层可以通过上电极层132其他暴露在外的区域将电信号传输给上电极层132或者将上电极层132中的电信号传递给其他电学器件。

在一些实施例中，参考图2至图4，沿第一方向X上，位线100可以包括相对的第一侧110和第二侧120，第一侧110和第二侧120与不同的晶体管结构101电连接。如此，两个晶体管结构101共用一位线100，有利于在进一步提高半导体结构中晶体管结构101、位线100和电容结构102的集成密度的同时，进一步降低半导体结构中对多个器件的控制复杂度。

需要说明的是，图2仅示意出了与第二侧120电连接的晶体管结构101，实际应用中，第一侧110还可以电连接另一晶体管结构101。

在一些实施例中，继续参考图2至图4，沿第一方向X上，子半导体层123可以包括第一区133以及子电容区143，第一区133远离子电容区143的端面与位线100相接触；子晶体管结构121可以包括第一区133以及栅极结构111，栅极结构111环绕部分第一区133沿第一方向X延伸的侧壁；子电容结构142包括子电容区143和依次堆叠的下电极层112、部分电容介电层122以及部分上电极层132，下电极层112环绕子电容区143沿第一方向X延伸的侧壁，下电极层112和子电容区143一一对应。

可以理解的是，电容区113包括沿第三方向Z上间隔排布的多个子电容区143。

在一些实施例中，参考图2和图4，晶体体管结构101中的第一区133沿第一方向X上依次包括：与位线100接触的第二区、与栅极结构111正对的沟道区以及与电容区113接触连接的第三区，其中，第二区可以为晶体管结构101中源极或漏极中的一者，第三区可以是源极或漏极中的另一者，其中，第三区与电容区113接触连接，以实现晶体管结构101与电容结构102之间的电连接。具体的，第三区与子电容区143接触连接，以实现子晶体管结构121与子电容结构142之间的电连接。

需要说明的是，垂直于第三方向Z的平面为参考面，栅极结构111与沟道区正对指的是：栅极结构111在参考面上的正投影于沟道区在参考面上的正投影重合。

在一些实施例中，继续参考图2和图4，栅极结构111可以包括栅介质层131和栅导电层141，其中，栅介质层131环绕沟道区沿第一方向X延伸的侧壁，栅导电层141环绕栅介质层131远离沟道区且沿第一方向X延伸的侧壁，且栅导电层141沿第二方向Y延伸，使得一栅导电层141与沿第二方向Y间隔排布的多个子晶体管结构121中的栅介质层131接触连接。可以理解的是，栅导电层141的材料可以为氮化钛、钨或者银等导电材料中的至少一者，栅介质层131的材料可以为氧化硅、氮化硅或氮氧化硅等绝缘材料中的至少一者。

在一些实施例中，半导体结构还可以包括：介质层105，介质层105包括多个区域，部分介质层105位于位线100与晶体管结构101之间，以实现位线100与晶体管结构101之间的电隔离；部分介质层105位于晶体管结构101与电容结构102之间，以实现晶体管结构101与电容结构102之间的电隔离；部分介质层105位于沿第二方向Y和/或沿第三方向Z相邻的子晶体管结构121之间，以实现相邻子晶体管结构121之间的电隔离；部分介质层105位于沿第二方向Y和/或沿第三方向Z相邻的子电容结构142之间，以实现相邻子电容结构142之间的电隔离。

需要说明的是，本公开一实施例对介质层105是单层结构还是叠层结构不做限制，实际应用中，可根据实际需求设定。在一些实施例中，介质层105的材料可以包括氧化硅、氮化硅或氮氧化硅等绝缘材料中的至少一者。

在一些实施例中，参考图2和图4，下电极层112在第一方向X上的长度小于子电容区143在第一方向X上的长度。在实际应用中，下电极层112在第一方向X上的长度也可以等于子电容区143在第一方向X上的长度。

在一些实施例中，参考图2，同一电容结构102中沿第三方向Z上间隔排布的多个子电容结构142共用电容介电层122。如此，有利于简化制备电容介电层122的工艺步骤。

在一些实施例中，继续参考图2，同一电容结构102中沿第三方向Z上间隔排布的多个子电容结构140共用上电极层132。如此，有利于简化制备上电极层132的工艺步骤。

以下通过三种具体的实施例对下电极层112、电容介电层122和上电极层132的的具体情况进行详细说明。

在一个例子中，同一电容结构102中沿第三方向Z上间隔排布的多个子电容结构142可以仅共用电容介电层122，不同的子电容结构142中的上电极层132不互相接触连接，即不同的子电容结构142具有不同的上电极层132。具体的，位于相邻子电容结构142之间的介质层105具有远离晶体管结构101的第三端面，上电极层132不位于第三端面上，且电容介电层122位于子电容区143远离第一区133的端面上以及位于介质层105远离晶体管结构101的端面上，以实现同一电容结构102中沿第三方向Z上间隔排布的多个子电容结构142共用电容介电层122，而不共用上电极层132。

在另一个例子中，同一电容结构102中沿第三方向Z上间隔排布的多个子电容结构142可以仅共用上电极层132，不同的子电容结构142中的电容介电层122不互相接触连接，即不同的子电容结构142具有不同的电容介电层122。具体的，下电极层112在第一方向X上的长度小于子电容区143在第一方向X上的长度，且下电极层112在第一方向X上的长度小于位于相邻子电容结构142之间的介质层105在第一方向X上的长度，电容介电层122仅覆盖剩余子电容区143沿第一方向X延伸的侧壁以及仅覆盖剩余介质层105沿第一方向X延伸的侧壁，不位于子电容区143远离第一区133的端面以及不位于介质层105远离晶体管结构101的端面，而上电极层132覆盖子电容区143远离第一区133的端面和介质层105远离晶体管结构101的端面，以实现同一电容结构102中沿第三方向Z上间隔排布的多个子电容结构142共用上电极层132，而不共用电容介电层122。

在又一个例子中，沿第一方向X上，参考图2，电容介电层122位于子电容区143远离第一区133的端面和介质层105远离晶体管结构101的端面，且上电极层132覆盖电容介电层122暴露出的所有表面，以实现同一电容结构102中沿第三方向Z上间隔排布的多个子电容结构142共用上电极层132，且共用电容介电层122。

需要说明的是，在实际应用中，同一电容结构102中沿第三方向Z上间隔排布的多个子电容结构142还可以共用上电极层132。

综上所述，上电极层132环绕电容区113沿第一方向X延伸的侧壁，即在电容区113沿垂直于第一方向X的方向上的两侧均具有上电极层132，在此基础上，下电极层112环绕上电极层132的侧壁和底部，会使得上电极层132垂直于第一方向X的方向上的两侧均具有下电极层112，即在电容区113沿垂直于第一方向X的方向上的两侧中的任一侧均具有两层沿第一方向X延伸的下电极层112，且该两层下电极层112相互接触连接，如此，有利于在降低下电极层112在第一方向X上的布局长度以提高半导体结构的集成密度的同时，增大上电极层132和下电极层112之间的正对面积，从而增大电容结构102的电容量。

本公开另一实施例还提供一种半导体结构的制造方法，用于制备前述实施例提供的半导体结构。以下将结合图1至图14对本公开另一实施例提供的半导体结构的制造方法进行详细说明。图6至图14为本公开另一实施例提供的半导体结构的制造方法各步骤对应的局部剖面示意图。需要说明的是，与前述实施例相同或相应的部分在此不再赘述。

需要说明的是，图2为图1所示的半导体结构沿第一截面方向AA1的一种局部剖面示意图；图3为图1所示的半导体结构沿第二截面方向BB1的一种局部剖面示意图；图4为图1所示的半导体结构沿第三截面方向CC1的一种局部剖面示意图，后续将根据表述需要设置沿第一截面方向AA1的剖面示意图、沿第二截面方向BB1的剖面示意图或者沿第三截面方向CC1的一种局部剖面示意图中的一者、两者或三者。

参考图6至图14，半导体结构的制造方法包括：形成沿第一方向X依次排布的位线100、晶体管结构101和电容结构102，电容结构102沿第一方向X延伸，且晶体管结构101和电容结构102中均包括半导体层103，半导体层103沿第一方向X延伸；其中，半导体层103包括与电容结构102正对的电容区113，电容结构102至少包括：依次环绕电容区113沿第一方向X延伸的侧壁的下电极层112、电容介电层122和上电极层132，至少部分下电极层112在环绕电容区113沿第一方向X延伸的侧壁的同时，还环绕上电极层132的底部和沿第一方向X延伸的侧壁，且电容介电层122位于上电极层132和下电极层112之间。

在一些实施例中，参考图6和图7，形成位线100和晶体管结构101的步骤可以包括：沿第二方向Y上，形成多个间隔排布的位线100和多个间隔排布的晶体管结构101，且位线100与晶体管结构101一一对应，多个晶体管结构101均包括部分栅极结构111，栅极结构111沿第二方向Y延伸，第一方向X和第二方向Y相交。

在一些实施例中，继续参考图6和图7，形成位线100和晶体管结构101的步骤还可以包括：沿第三方向Z上，形成多个间隔排布的子晶体管结构121、以及多个间隔排布的子半导体层123，其中，至少部分沿第三方向Z排布的子晶体管结构121构成晶体管结构101，至少部分沿第三方向Z排布的子半导体层123构成半导体层103。

如此，有利于形成沿第二方向X和/或第三方向Y间隔排布的子晶体管结构121和子半导体层123，进一便于后续形成沿第二方向X和/或第三方向Y间隔排布的子电容结构，以提高半导体结构中晶体管结构101、位线100和子电容结构的集成密度。

需要说明的是，本公开另一实施例对位线100、子晶体管结构121和子半导体层123的具体形成方法以及形成顺序不做限制。此外，关于位线100、子晶体管结构121和子半导体层123的具体也请参考前述实施例，在此不再赘述。

在一些实施例中，继续参考图6和图7，在形成晶体管结构101的步骤中，还可以包括：形成第三介质层145，第三介质层145位于沿第二方向Y和/或沿第三方向Z相邻的子晶体管结构121之间。

在一些实施例中，参考图6至图14，沿第一方向X上，子半导体层123可以包括第一区133和子电容区143，第一区133与子晶体管结构121正对；形成子电容结构142可以包括如下步骤：

参考图6至图11，形成第一介质层115，第一介质层115位于相邻子电容区143之间，且第一介质层115和子电容区143之间具有第三环形槽134，第三环形槽134底部指向槽口的方向为第一方向X，第三环形槽134与子电容区143一一对应。其中，第三环形槽134用于后续形成依次环绕子电容区143沿第一方向X延伸的侧壁的下电极层112、电容介电层122和上电极层132，可以理解的是，由于需要形成的电容结构102中，至少部分下电极层112在环绕电容区113沿第一方向X延伸的侧壁的同时，还环绕上电极层132的底部和沿第一方向X延伸的侧壁，且电容介电层122位于上电极层132和下电极层112之间，则此时，沿垂直于第一方向X的方向上，形成的第三环形槽134侧壁与子电容区143之间的距离大于或等于后续设计的下电极层112的厚度的2倍、电容介电层122的厚度的2倍以及上电极层132的厚度之和。

实际应用中，可以根据设计的下电极层112、电容介电层122以及上电极层132在垂直于第一方向X的方向上的厚度，设计第三环形槽134侧壁与子电容区143之间的距离。

在一些实施例中，参考图11，沿垂直于第一方向X的剖面上，第三环形槽134的剖面形状可以为方形。在其他实施例中，第三环形槽134的剖面形状也可以为圆环形。实际应用中，对第三环形槽134的剖面形状不做限制，只需满足为第三环形槽134侧壁与子电容区143之间的距离与下电极层112、电容介电层122以及上电极层132的厚度之间的关系即可。

在一些实施例中，形成第一介质层115和第三环形槽134的步骤可以包括：参考图6和图7，形成第二介质层125，第二介质层125位于子电容区143沿第一方向X上延伸的侧壁，且相邻第二介质层125之间具有间隔104；参考图8至图9，形成第一介质层115，第一介质层115位于间隔104中，且第一介质层115露出部分第二介质层125；参考图9至图11，以第一介质层115为掩膜去除第二介质层125，以形成第三环形槽134。

可以理解的是，在同样的刻蚀条件下，第一介质层115的材料和第二介质层125的材料之间刻蚀选择比较大。在一个例子中，第一介质层115的材料可以为与氮化硅，第二介质层125的材料可以为氧化硅。

需要说明的是，图8至图11中，沿第三方向Z上，以形成的第一介质层115没有覆盖位于最顶层的第二介质层125的顶面，使得位于最顶层的子电容区143的顶面上不具有间隔104为示例，在实际应用中，形成的第一介质层115也可以覆盖位于最顶层的第二介质层125的顶面，使得位于最顶层的子电容区143的顶面与第一介质层115之间也具有间隔104，后续在最顶层的子电容区143也可以形成沿第三方向Z依次堆叠的一部分沿第一方向X延伸的下电极层112、一部分沿第一方向X延伸的电容介电层122、上电极层132、另一部分沿第一方向X延伸的电容介电层122和另一部分沿第一方向X延伸的下电极层112。

需要说明的是，图9中以第一介质层115填充间隔104的大部分区域为示例，在实际应用中，第一介质层115也可以填充满间隔104且露出第二介质层125，即第一介质层115远离子晶体管结构121的端面与第二介质层125远离子晶体管结构121的端面齐平，以露出第二介质层125远离子晶体管结构121的端面。

在一些实施例中，形成第一介质层115的步骤还可以包括：结合参考图7和图8，形成初始第一介质层135，初始第一介质层135填充满间隔104，且初始第一介质层135覆盖第二介质层125远离第一区133的端面；结合参考图8和图9，刻蚀初始第一介质层135，以至少露出第二介质层125远离第一区133的端面，剩余初始第一介质层135作为第一介质层115。

可以理解的是，由于间隔104的底面与开口之间的距离较大，即间隔104在第一方向X上的长度较大，间隔104的深宽比较大。在需要形成填充间隔104的大部分区域的第一介质层115时，由于间隔104较大的深宽比，用于形成第一介质层115的材料容易覆盖第二介质层125远离第一区133的端面以及覆盖第二介质层125远离第一区133的端面，因此，先形成填充满间隔104的初始第一介质层135，然后对初始第一介质层135进行刻蚀，有利于形成符合要求的第一介质层115，从而有利于后续基于第一介质层115和第二介质层125形成第三环形槽134。

参考图12至图14，形成下电极层112，下电极层112覆盖第三环形槽134的底部和侧壁，且下电极层112自身围成第一环形槽114，第一环形槽114底部指向槽口的方向为第一方向X，且下电极层112与子电容区143一一对应。

需要说明的是，图8至图14中，沿第三方向Z上，以形成的第一介质层115没有覆盖位于最顶层的第二介质层125的顶面，使得位于最顶层的子电容区143的顶面上不具有间隔104为示例，在实际应用中，形成的第一介质层115也可以覆盖位于最顶层的第二介质层125的顶面，使得位于最顶层的子电容区143的顶面与第一介质层115之间也具有间隔104，后续在最顶层的子电容区143也可以形成沿第三方向Z依次堆叠的一部分沿第一方向X延伸的下电极层112、一部分沿第一方向X延伸的电容介电层122、上电极层132、另一部分沿第一方向X延伸的电容介电层122和另一部分沿第一方向X延伸的下电极层112。

在一些实施例中，形成下电极层112的步骤可以包括：参考图12，形成初始下电极层152，初始下电极层152保形覆盖第三环形槽134露出的第一介质层115和子电容区143的表面；结合参考图12和图13，刻蚀初始下电极层152，以去除位于子电容区143远离第一区133的端面上的初始下电极层152，剩余初始下电极层152作为下电极层112。

可以理解的是，由于第三环形槽134的底面与开口之间的距离较大，即第三环形槽134在第一方向X上的长度较大，第三环形槽134的深宽比较大。在需要形成覆盖第三环形槽134的底部和侧壁的下电极层112时，由于第三环形槽134较大的深宽比，用于形成下电极层112的材料容易覆盖第一介质层115远离第一区133的端面以及覆盖子电容区143远离第一区133的端面，因此，先形成保形覆盖第三环形槽134露出的第一介质层115和子电容区143的表面的初始下电极层152，然后对初始下电极层152进行刻蚀，有利于形成符合要求的下电极层112，从而有利于后续基于下电极层112形成电容介电层122和上电极层132。

参考图2至图5，形成电容介电层122，电容介电层122至少覆盖第一环形槽114的底部和侧壁，且电容介电层122自身围成第二环形槽124，第二环形槽124底部指向槽口的方向为第一方向X。

继续参考图2至图5，形成上电极层132，上电极层132至少填充满第二环形槽124。其中，子电容区143、下电极层112、部分电容介电层122以及部分上电极层132构成子电容结构142。

需要说明的是，下电极层112、电容介电层122以及上电极层132之间的具体描述请参考前述实施例，在此不再赘述。此外，第一介质层115和第三介质层145共同构成介质层105。

综上所述，利用本公开另一实施例提高的制造方法形成的半导体结构中，上电极层132环绕电容区113沿第一方向X延伸的侧壁，即在电容区113沿垂直于第一方向X的方向上的两侧均具有上电极层132，在此基础上，下电极层112环绕上电极层132的侧壁和底部，会使得上电极层132垂直于第一方向X的方向上的两侧均具有下电极层112，即在电容区113沿垂直于第一方向X的方向上的两侧中的任一侧均具有两层沿第一方向X延伸的下电极层112，且该两层下电极层112相互接触连接，如此，有利于在降低下电极层112在第一方向X上的布局长度以提高半导体结构的集成密度的同时，增大上电极层132和下电极层112之间的正对面积，从而增大电容结构102的电容量。

本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开实施例的精神和范围。任何本领域技术人员，在不脱离本公开实施例的精神和范围内，均可作各自更动与修改，因此本公开实施例的保护范围应当以权利要求限定的范围为准。