封装结构及其制备方法

技术领域

本申请涉及半导体封装技术领域，特别是涉及一种封装结构及其制备方法。

背景技术

随着半导体技术的发展，传统的封装结构中形成有无源器件（例如电容），无源器件经过研磨、切割、编带、贴片等工艺组装在封装结构中。

然而，由于无源器件的尺寸很小，传统的封装结构中，对无源器件的封装流程过多，且存在封装成本过高的问题。

发明内容

基于此，有必要针对传统技术中的无源器件封装流程过多、封装成本过高的问题提供一种封装结构及其制备方法。

为了实现上述目的，一方面，本申请提供了一种封装结构，包括：

第一布线结构层，包括电容以及第一电感条；

电感导电柱，位于所述第一电感条上；

绝缘层，覆盖所述第一布线结构层以及所述电感导电柱，且暴露所述电感导电柱的顶端；

第二布线结构层，覆盖所述绝缘层以及所述电感导电柱的顶端，且包括第二电感条，所述第二电感条位于所述电感导电柱的顶端，所述第二电感条、电感导电柱以及第一电感条形成电感；

芯片，贴装于所述第二布线结构层上；

第一塑封层，覆盖所述芯片。

在其中一个实施例中，所述第一布线结构层包括上层布线层和位于所述上层子布线层下方的下层布线层，所述上层布线层包括所述第一电感条，所述下层布线层包括所述电容；所述下层布线层还包括子布线层，电容下极板位于所述子布线层内，电容上极板位于所述子布线层上方。

在其中一个实施例中，所述电容还包括电容介电层，所述电容介电层位于所述电容上极板与所述电容下极板之间，所述电容介电层位于所述子布线层上方。

在其中一个实施例中，所述封装结构还包括：

焊球，位于所述第一布线结构层的远离所述电感导电柱的一侧。

在其中一个实施例中，所述绝缘层包括第二塑封层。

本申请还提供了一种封装结构的制备方法，包括：

提供基底；

于所述基底上形成第一布线结构层，且于形成所述第一布线结构层的过程中形成电容以及第一电感条；

于所述第一电感条上形成电感导电柱；

形成覆盖所述第一布线结构层以及所述电感导电柱，且暴露电感导电柱顶端的绝缘层；

形成覆盖绝缘层以及所述电感导电柱顶端的第二布线结构层，且与形成所述第二布线结构层的过程中形成第二电感条，所述第二电感条位于所述电感导电柱的顶端，所述第二电感条、所述电感导电柱以及所述第一电感条形成电感；

于所述第二布线结构层上贴装芯片；

形成覆盖所述芯片的第一塑封层。

上述封装结构的制备方法，形成第一布线结构层的同时形成电容，二者均位于前道工艺过程中，有效缩短工艺步骤，并以晶圆级工艺进行集成，显著降低工艺成本。同时，将立体电感的第一电感条与第一布线结构层共同形成，且将电感导电柱形成在后道封装工艺中，使形成有电容的第一布线结构层以及形成有电感的绝缘层共同作为衬底，进行二次集成，有效缩短工艺步骤。

此外，本实施例的封装结构避免了对电容以及电感的进行单独封装，从而减小了封装成本。

在其中一个实施例中，所述于所述基底上形成第一布线结构层，且于形成所述第一布线结构层的过程中形成电容，包括：

形成下层布线层，所述下层布线层包括子布线层，电容下极板形成于所述子布线层内，所述电容上极板形成于所述子布线层上方；于所述下层布线层上形成上层布线层，所述第一电感条形成于所述上层布线层；所述上层布线层和所述下层布线层构成所述第一布线结构层。

在其中一个实施例中，所述于所述基底上形成第一布线结构层，且于形成所述第一布线结构层的过程中形成电容以及第一电感条，还包括：

于所述电容上极板与所述电容下极板之间形成电容介电层，所述电容介电层位于所述子布线层上方。

在其中一个实施例中，所述形成覆盖所述芯片的第一塑封层之后，包括：

去除所述基底；

于所述第一布线结构层的远离所述电感导电柱的一侧形成焊球。

在其中一个实施例中，

所述形成覆盖所述第一布线结构层以及所述电感导电柱，且暴露电感导电柱顶端的绝缘层，包括：

形成覆盖所述第一布线结构层以及所述电感导电柱，且暴露电感导电柱顶端的第二塑封层。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一实施例中提供的封装结构的制备方法的流程图；

图2至图5为一实施例中提供的封装结构的制备方法中所得结构的截面结构示意图。

附图标记说明：100-基底，200-第一布线结构层，201-上层布线层，202-下层布线层，220-子布线层，300-电容，310-电容下极板，320-电容介电层，330-电容上极板，410-第一塑封层，420-第二塑封层，500-第二布线结构层，600-芯片，710-第一电感条，720-电感导电柱，730-第二电感条，800-焊球。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、 第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。

在一个实施例中，请参阅图1，提供一种封装结构的制备方法，包括：

步骤S100，提供基底100；

步骤S200，于基底100上形成第一布线结构层200，且于形成第一布线结构层200的过程中形成电容300以及第一电感条710；

步骤S300，于第一电感条710上形成电感导电柱720；

步骤S400，形成覆盖第一布线结构层以及电感导电柱720，且暴露电感导电柱720顶端的绝缘层；

步骤S500，形成覆盖绝缘层以电感导电柱720顶端的第二布线结构层，且与形成第二布线结构层的过程中形成第二电感条730，第二电感条730位于电感导电柱720的顶端，第二电感条730、电感导电柱720以及第一电感条710形成电感；

步骤S600，于第二布线结构层500上贴装芯片600；

步骤S700，形成覆盖芯片600的第一塑封层410。

在步骤S100中，例如，基底100可以是诸如硅（Si）基底、硅锗（SiGe）基底、硅锗碳（SiGeC）基底、碳化硅（SiC）基底、砷化镓（GaAs）基底、砷化铟（InAs）基底、磷化铟（InP）基底或其它的III/V半导体基底或II/VI半导体基底。或者，还例如，基底可以是包括诸如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状基底。因此基底100的类型不应限制本公开的保护范围。

在步骤S200中，请参阅图2，在基底100上形成第一布线结构层200，同时，在形成第一布线结构层200的过程中形成电容300以及第一电感条710。

作为示例，第一布线结构层200包括上层布线层201和下层布线层202，上层布线层201位于下层布线层202上方，上层布线层201和下层布线层202可以均包括多层布线和多层介质层。

可以首先在基底100上形成介质层，然后对介质层进行刻蚀形成通孔，通孔暴露基底100表面，最后在通孔内填充金属材料形成布线。或者，也可以首先在基底100上形成布线材料层，对布线材料层进行刻蚀形成布线，然后在布线上沉积介质层，从而形成布线层。上述均以最下层布线层作为示例进行说明。

此外，在形成第一布线结构层200的过程中还可以形成有电阻。

在步骤S300中，请参阅图3，作为示例，在第一电感条710上形成电感导电柱720，此时，第一电感条710可以位于上层布线层201的最上层布线层内，第一电感条710直接与电感导电柱720连接。或者，第一电感条710也可以位于上层布线层201的其他布线层内，此时第一电感条710与电感导电柱720进行连接时，可以对位于第一电感条710所在的布线层上的其他布线层进行刻蚀。

在此并不限制电感导电柱720的数量，具体可以根据实际需要进行设置。

在步骤S400中，请参阅图3，作为示例，绝缘层包括第二塑封层420。在第一布线结构层200上形成第二塑封层420。具体地，可以在第一布线结构层200上填充第二塑封材料层，然后对其进行加热使其固化变硬，从而形成第二塑封层420。

或者，在其他示例中，绝缘层还包括介质层。可以首先采用沉积的方式形成介质层，介质层覆盖第一布线结构层200以及电感导电柱720。然后，对介质层表面进行平坦化并使得电感导电柱720的顶端被暴露。

在步骤S500中，请参阅图4，在绝缘层上形成第二布线结构层500。

作为示例，第二布线结构层500可以包括多个布线层，每个布线层均包括布线以及介质层。可以首先在基底100上形成介质层，然后对介质层进行刻蚀形成通孔，通孔暴露第二塑封层420表面，最后在通孔内填充金属材料形成布线。或者，也可以首先在第二塑封层420上形成布线材料层，对布线材料层进行刻蚀形成布线，然后在布线上沉积介质层，从而形成布线层。上述均以最下层布线层作为示例进行说明。

第二电感条730可以位于第二布线结构层500的最下层布线层内，同时也位于电感导电柱720的顶端，第二电感条730、电感导电柱720以及第一电感条710共同形成了立体电感。

此外，第一布线结构层200的上层布线层201内还可以形成有平面电感。

在步骤S600中，在第二布线结构层500上贴装芯片600，具体地，可以采用高速表面贴装技术（Surface Mounted Technology，SMT）将芯片600快速而准确地贴装到第二布线结构层500的预设位置上。预设位置可以根据实际需要进行选取。芯片600包括开关、低噪声放大器、声表面波滤波器、功率放大器等多种芯片。

在步骤S700中，请参阅图4，形成覆盖芯片600的第一塑封层410。具体地，可以在第一布线结构层200上填充覆盖芯片600的第一塑封材料层，然后对其进行加热使其固化变硬，从而形成第一塑封层410。

在本实施例中，形成第一布线结构层200的同时形成电容300，二者均位于前道工艺过程中，有效缩短工艺步骤，并以晶圆级工艺进行集成，显著降低工艺成本。同时，将立体电感的第一电感条710与第一布线结构层200共同形成，且将电感导电柱720形成在后道封装工艺中，使形成有电容300的第一布线结构层200以及形成有电感的绝缘层共同作为衬底，进行二次集成，有效缩短工艺步骤。

此外，本实施例的封装结构避免了对电容300以及电感的进行单独封装，从而减小了封装成本。

在一个实施例中，请参阅图2，步骤S200包括：

步骤S210，形成下层布线层202，下层布线层202包括子布线层220，电容下极板310形成于子布线层220内，电容上极板330形成于子布线层220上方；

步骤S220，于下层布线层202上形成上层布线层201，第一电感条710形成于上层布线层202。

上层布线层201和下层布线层202构成第一布线结构层200。

在步骤S210中，形成下层布线层202，下层布线层202包括子布线层220，在此并不限制下层布线层202包括的布线层的数量。

在步骤S220中，在下层布线层202上形成上层布线层201，第一电感条710形成在上层布线层201。在此并不限制上层布线层202包括的布线层的数量。作为示例，电容下极板310与电容上极板330之间形成有电容介电层320，三者共同形成电容300。此外，电容下极板310与电容介电层320之间以及电容介电层320与电容上极板330之间还可以形成有阻挡层，阻挡层将电容300极板与电容介电层320之间进行隔离，进而提升电容器件的性能，阻挡层的材料包括但是不限于为氮化钛。

作为示例，将位于电容下极板310与电容介电层320之间的阻挡层称为第一阻挡层，将位于电容介电层320与电容上极板330之间的阻挡层称为第二阻挡层。在形成电容300时，可以依次沉积子布线材料层、第一阻挡材料层、介电材料层、第二阻挡材料层以及上极板材料层，然后依次对上极板材料层、第二阻挡材料层、介电材料层、第一阻挡材料层以及子布线材料层进行刻蚀，形成电容上极板330、第二阻挡层、电容介电层320、第一阻挡层以及电容下极板310，共同构成电容300。其中，介电材料层被刻蚀可以形成电容介电层320，子布线材料层被刻蚀可以形成电容下极板310以及子布线层220。

电容上极板330的材料与电容下极板310材料可以相同，例如，二者均可以采用金属铝（Al）或者金属铜（Cu）。电容上极板330的材料与电容下极板310的材料可以不同，具体地，当电容下极板310采用金属铜（Cu）制作时，电容上极板330可以采用金属铝（Al）进行制作，金属铜（Cu）相较于金属铝（Al）更容易产生电迁移，可以提高电容300器件的性能。

在一个实施例中，请参阅图5，步骤S700之后，包括：

步骤S800，去除基底100；

步骤S900，于第一布线结构层200的远离电感导电柱720的一侧形成焊球800。

在步骤S800中，将起到支撑作用的基底100进行去除，暴露第一布线结构层200最下层的布线层，可以理解的，该布线层为焊盘。

在步骤S900中，在第一布线结构层200远离电感导电柱720的一侧形成焊球800，具体地，在最下层的布线层下方形成焊球800，焊球800与焊盘进行电性连接。同时，焊球800将焊盘覆盖，进而防止焊盘氧化。焊球800可以采用锡材料制作而成。

在本实施例中，将基底100去除并形成焊球800，焊球800可以将封装结构与外界器件进行连接。

应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

在一个实施例中，请继续参阅图5，还提供一种封装结构，包括：第一布线结构层200、电容300、第一电感条710、电感导电柱720、绝缘层、第二布线结构层500、芯片600以及第一塑封层410。

第一布线结构层200包括电容300以及第一电感条710。

作为示例，第一布线结构层200包括上层布线层201和下层布线层202，上层布线层201和下层布线层202可以均包括多层布线和多层介质层；上层布线层201位于下层布线层202上方；上层布线层201可以包括第一电感条710；下层布线层202还包括子布线层220；电容下极板310位于子布线层220内，电容上极板320位于子布线层220上方。

同时，电容300还包括电容介电层320，电容介电层320位于电容上极板330与电容下极板310之间，电容介电层320位于子布线层220上方。

电容上极板330的材料与电容下极板310材料可以相同，例如，二者均可以采用金属铝（Al）或者金属铜（Cu）；电容上极板330的材料与电容下极板310的材料可以不同，具体地，当电容下极板310采用金属铜（Cu）制作时，电容上极板330可以采用金属铝（Al）进行制作，金属铜（Cu）相较于金属铝（Al）更容易产生电迁移，可以提高电容300器件的性能。

上层布线层201包括子布线层220，在此并不限制子布线层220包括的布线层的数量。

电感导电柱720位于第一电感条710上，与第一电感条710进行电连接。在此并不限制电感导电柱720的数量，具体可以根据实际需要进行设置。

绝缘层覆盖第一布线结构层以及电感导电柱720且暴露电感导电柱720的顶端。作为示例，绝缘层包括第二塑封层420。

第二布线结构层500覆盖绝缘层以及电感导电柱720的顶端，且包括第二电感条730，第二电感条730位于电感导电柱720的顶端，第二电感条730、电感导电柱720以及第一电感条710形成电感。

作为示例，第二布线结构层500可以包括多个布线层，每个布线层均包括布线以及介质层，第二布线结构层500最下层布线层的布线可以形成第二电感条730。

芯片600贴装于第二布线结构层500上。芯片600包括开关、低噪声放大器、声表面波滤波器、功率放大器等多种芯片600。

第一塑封层410将芯片600进行覆盖，其可以对芯片600起到保护作用。在一个实施例中，第一布线结构层200包括：第一子布线层、第二子布线层220以及第三子布线层230。

在一个实施例中，封装结构还包括焊球800。

焊球800可以位于第一布线结构层200远离电感导电柱720的一侧。具体地，焊球800可以位于第一布线结构层200的最下层布线层下方，焊球800与焊盘进行电性连接。同时，焊球800将焊盘覆盖，进而防止焊盘氧化。焊球800可以采用锡材料制作而成。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

上述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。