一种阵列基板、显示面板及显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。

背景技术

COP(Chip on Pannel，or，Chip on Pi，简称COP)工艺通过将驱动芯片(Chip)封装在柔性显示面板的非显示区域，然后直接将柔性显示面板的非显示区域弯折至显示面板的背侧，可以有效地降低显示装置的边框宽度，实现窄边框和高屏占比。

COP封装工艺中，需要将驱动芯片与位于显示面板的非显示区域的焊盘(COPBump，or，COP Pad)绑定。在一些显示产品中，焊盘在制作过程中非常容易产生结构损伤，导致后续驱动芯片绑定不良。

发明内容

本公开提供一种阵列基板、显示面板和显示装置，用以避免阵列基板制作过程中的焊盘损伤，提高后续驱动芯片的绑定效率和良率。

本公开的第一方面，提供一种阵列基板，阵列基板包括显示区和位于显示区一侧的绑定区，绑定区设有第一焊盘，还包括：

衬底；

第一导电层，位于衬底上；第一导电层包括第一驱动信号线；

介质层，位于第一驱动信号线背离衬底的一侧；介质层开设有暴露至少部分第一驱动信号线的第一开口；第一焊盘的至少部分位于第一开口内，且通过第一开口直接与第一驱动信号线连接；第一焊盘的其余部分搭接在围绕第一开口四周的介质层的表面；

第二导电层，位于介质层背离第一导电层的一侧；

至少一层第三导电层，位于介质层与第二导电层之间；

第一焊盘至少包括第二导电层，且第二导电层位于第一焊盘的最远离介质层的一侧；至少部分第一焊盘不包括第三导电层中的至少一层。有利于降低焊盘的高度，以避免阵列基板制作过程中的焊盘损伤，提高后续驱动芯片的绑定效率和良率。

在本公开提供的阵列基板中，至少一层第三导电层包括沿介质层背离第一导电层的方向依次设置的第一源漏金属层和第二源漏金属层；第二导电层为第三源漏金属层；第一焊盘至少包括第三源漏金属层，且至少部分第一焊盘不包括第一源漏金属层和第二源漏金属层中的至少一层。

在本公开提供的阵列基板中，第一焊盘还包括第二源漏金属层，且不包括第一源漏金属层。

在本公开提供的阵列基板中，第一导电层包括栅极金属层。

本公开的第二方面，提供一种阵列基板，包括显示区和位于显示区一侧的绑定区，绑定区设有第二焊盘，还包括：

衬底；

第一导电层，位于所述衬底之上；第一导电层包括第一驱动信号线；

介质层，位于第一驱动信号线背离所述衬底的一侧；介质层开设有暴露至少部分第一驱动信号线的第二开口；第二焊盘位于介质层背离第一导电层的一侧；

连接部，连接部的一端位于第二开口中，且与第一驱动信号线直接接触连接；连接部的另一端与位于介质层表面的第二焊盘连接；第二焊盘在介质层上的正投影不与第二开口交叠。有利于提高焊盘的设置区域的平坦度，以避免阵列基板制作过程中的焊盘损伤，提高后续驱动芯片的绑定效率和良率。

在本公开提供的阵列基板中，阵列基板还包括：

第二导电层，位于介质层背离第一导电层的一侧；

至少一层第三导电层，位于介质层与第二导电层之间；

连接部包括第二导电层和第三导电层中的至少一层；第二焊盘至少包括第二导电层，且第二导电层位于第二焊盘的最远离介质层的一侧。

在本公开提供的阵列基板中，连接部中的至少一层膜层与该连接部连接的第二焊盘中的至少一层膜层位于同一层，且连接部的膜层中与该连接部连接的第二焊盘的膜层中位于同一层的膜层相互连通。

在本公开提供的阵列基板中，至少一层第三导电层包括沿介质层背离第一导电层的方向依次设置的第一源漏金属层和第二源漏金属层；第二导电层为第三源漏金属层。

在本公开提供的阵列基板中，连接部包括第一源漏金属层；第二焊盘还包括第一源漏金属层。

在本公开提供的阵列基板中，第二焊盘还包括第二源漏金属层。

在本公开提供的阵列基板中，连接部还包括第二源漏金属层和第三源漏金属层。

在本公开提供的阵列基板中，第二焊盘还包括第二源漏金属层，且不包括第一源漏金属层；连接部包括第二源漏金属层。

在本公开提供的阵列基板中，连接部还包括第一源漏金属层和第三源漏金属层。

在本公开提供的阵列基板中，阵列基板还包括：

钝化层，位于第一源漏金属层与第二源漏金属层之间；钝化层开设有暴露第一源漏金属层的第三开口。

在本公开提供的阵列基板中，第一导电层包括栅极金属层。

本公开的第三方面，提供一种显示面板，显示面板包括驱动芯片和上述任一项的阵列基板；驱动芯片与阵列基板上的焊盘电连接。

本公开的第四方面，提供一种显示装置，包括上述任一项的显示面板。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍，显而易见地，下面所介绍的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中焊盘的微观形貌结构图；

图2为本公开实施例提供的阵列基板的俯视结构示意图；

图3为本公开实施例提供的阵列基板的截面结构示意图之一；

图4为相关技术中焊盘制作过程示意图；

图5为本公开实施例提供的阵列基板的制作过程示意图之一；

图6为一些技术路线中阵列基板的制作过程示意图；

图7为本公开实施例提供的阵列基板的俯视结构放大示意图；

图8为本公开实施例提供的截面结构示意图之二；

图9为本公开实施例提供阵列基板的制作过程示意图之二；

图10为本公开实施例提供阵列基板的截面结构示意图之三；

图11为本公开实施例提供的阵列基板的制作过程示意图之三。

具体实施方式

为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本发明做进一步说明。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明更全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。本发明中所描述的表达位置与方向的词，均是以附图为例进行的说明，但根据需要也可以做出改变，所做改变均包含在本发明保护范围内。本发明的附图仅用于示意相对位置关系不代表真实比例。

图1为相关技术中焊盘的微观形貌结构图。

COP(Chip on Pannel，or，Chip on Pi，简称COP)工艺通过将驱动芯片(Chip)封装在柔性显示面板的非显示区域，然后直接将柔性显示面板的非显示区域弯折至显示面板的背侧，可以有效地降低显示装置的边框宽度，实现窄边框和高屏占比。

COP封装工艺中，需要将驱动芯片与位于显示面板的非显示区域的焊盘(COPBump，or，COP Pad)绑定。如图1所示，以3SD结构(包括第一源漏金属层SD1、第二源漏金属层SD2和第三源漏金属层SD3)的阵列基板为例，焊盘在制作过程中非常容易出现缺口等结构损伤，导致后续驱动芯片与焊盘绑定困难，生产效率和良率较低。

有鉴于此，本公开提供一种阵列基板，用于减少焊盘制作过程中产生的结构损伤，进而提高后续驱动芯片绑定过程中的效率和良率。

图2为本公开实施例提供的阵列基板的俯视结构示意图；图3为本公开实施例提供的阵列基板的截面结构示意图之一。

本公开实施例中，如图2和图3所示，阵列基板包括多个焊盘B。焊盘B用于绑定驱动芯片，以通过驱动芯片向阵列基板提供驱动信号。

具体实施时，阵列基板可以包括显示区AA和非显示区FA。

阵列基板的显示区AA用于设置发光器件，以形成显示面板。阵列基板的显示区AA内设置有像素电路，在形成显示面板时，使发光器件与阵列基板的像素电路电连接，发光器件在像素电路的驱动下发光以进行图像显示。举例来说，阵列基板可以用于形成有机发光二极管(Organic Light Emitting Diode，简称OLED)显示面板，其中像素电路可以为薄膜晶体管(Thin Film Transistor，简称TFT)像素电路。如图3所示，一个TFT像素电路中可以包括一个薄膜晶体管T和一个电容，以形成1T1C的像素电路。具体实施时，一个TFT像素电路中可以包括多个薄膜晶体管T以构成2T1C、4T1C、6T1C或7T1C等像素电路的结构，在此不做限定。

阵列基板的非显示区FA之内设置有绑定区FA2，焊盘B设置在绑定区FA2中，驱动芯片通过焊盘B绑定在阵列基板的非显示区FA，避免占用显示区面积，提高显示区的完整性。如图2所示，应用于柔性显示面板时，例如应用于柔性OLED显示面板时，非显示区FA还包括为弯折区FA1，弯折区FA1位于显示区AA与绑定区FA2之间，其中焊盘B设置在绑定区FA2之内，通过弯折区FA1弯折可以将绑定区FA2折叠至显示面板的背侧，以降低边框尺寸，提高显示装置的屏占比。

从阵列基板的截面结构上来说，如图3所示，阵列基板包括：衬底SUB、第一导电层1、介质层4、第二导电层2和第三导电层3。

衬底SUB位于阵列基板的底部，用于支撑和承载设置在衬底SUB上的膜层。在一些实施例中，衬底SUB可以为柔性材料。阵列基板可以用于制作柔性显示面板，实现曲面显示、折叠显示或者滑卷显示等功能。衬底SUB可以为单层结构或者多层结构。举例来说，衬底SUB为单层结构时，衬底SUB的材料可以为聚酰亚胺(Polyimide，简称PI)、聚碳酸酯Polycarbonate，简称PC)或者聚氯乙烯(Polyvinyl Chloride，简称PVC)中的任意一种。衬底SUB为多层结构时，可以包括交叉堆叠的至少一层PI层和至少一层阻挡(Barrier)层，其中Barrier层的材料可以采用薄层的氧化硅(SiO)、氮化硅(SiN)或氮氧化硅(SiON)等，在此不做限定。在一些实施例中，衬底SUB的材料也可以为硬性材料，从而可以用于制作刚性显示面板，在此不做限定。

第一导电层1位于衬底SUB上。第一导电层1采用金属等导电材料进行制作。第一导电层1中设置有第一驱动信号线10。如图2和图3所示，第一驱动信号线10设置在阵列基板的非显示区FA内，第一驱动信号线10的一端与焊盘B电连接，用于传输焊盘B绑定的驱动芯片所提供的驱动信号。在阵列基板的显示区AA还设置有多条第二驱动信号线20。第一驱动信号线10的另一端与设置在显示区AA内的第二驱动信号线20电连接，第二驱动信号线20还电连接至设置在显示区AA内的像素电路(图中未示出)。在显示面板中，驱动芯片提供的驱动信号通过第一驱动信号线10和第二驱动信号线20传输至像素电路，进而驱动设置在阵列基板的显示区AA的发光器件发光以进行图像显示。具体实施时，第一驱动信号线10可以与第二驱动信号线20直接连接，或者通过其他线路转接，在此不做限定。在一些实施例中，第一导电层1直接设置在衬底SUB上。在一些实施例中，第一导电层1与衬底SUB之间还可以设置缓冲层(Buffer)，在此不做限定。

介质层4位于第一驱动信号线10背离衬底SUB的一侧。介质层4采用绝缘材料进行制作，对阵列基板中的导电层具有绝缘和保护的作用。介质层4可以为一个绝缘层形成的单层结构，或者可以为多个绝缘层堆叠形成的叠层结构，在此不做限定。

如图3所示，在阵列基板的非显示区FA，介质层4开设有暴露至少部分第一驱动信号线10的第一开口K1。多个焊盘B包括第一焊盘B1，第一焊盘B1的至少部分位于第一开口K1内，第一焊盘B1位于第一开口K1内的部分通过第一开口K1，直接与第一开口K1暴露出来的第一驱动信号线10接触连接。第一焊盘B的其余部分搭接在围绕第一开口K1四周的介质层4的表面上。

第二导电层2位于介质层4背离第一导电层1的一侧。第三导电层3位于介质层4与第二导电层2之间。本公开实施例提供的阵列基板中可以包括一层或多层第三导电层3。

在阵列基板的显示区AA，第二导电层2和第三导电层3用于形成第二驱动信号线20和/或像素电路等结构。在阵列基板的显示区AA，通过多个导电层分散设置第二驱动信号线和/或像素电路的走线，可以使位于不同导电层的第二驱动信号线和/或像素电路的走线在衬底SUB上的正投影交叠，从而有利于缩小单个像素电路的设置区域的面积，提高单位面积设置的像素电路的数量，进一步提高显示面板的分辨率。

在阵列基板的非显示区FA，第二导电层2和第三导电层3的所有膜层中，至少部分数量的膜层用于形成焊盘B。本公开实施例中，第一焊盘B1至少包括第二导电层2，且第二导电层2位于第一焊盘B1的最远离介质层4的一侧，即第二导电层2位于焊盘B的沿远离衬底SUB的方向的最外层。至少部分第一焊盘B1不包括位于第一导电层1和第二导电层2之间的所有第三导电层3中的至少一层。例如部分第一焊盘只包括第二导电层2，而不包括第三导电层3，从而有利于降低该部分第一焊盘的高度。

图4为相关技术中焊盘制作过程示意图。

本公开实施例中，通过降低第一焊盘的高度，可以降低焊盘表面发生结构损伤的概率，从而提高后续绑定驱动芯片过程中的良率。

举例来说，在3SD结构(包括依次叠层设置的第一源漏金属层、第二源漏金属层和第三源漏金属层)的TFT阵列基板中，包括第一导电层1和第二导电层2，其中第一导电层为栅极金属层，第二导电层为第三源漏金属层，在第一导电层1和第二导电层2之间设置有两个第三导电层3，两个第三导电层3分别为第一源漏金属层和第二源漏金属层。

在相关技术的3SD结构TFT阵列基板中，焊盘通常由第一源漏金属层、第二源漏金属层和第三源漏金属层构成，具体制作时如图4所示，通过对介质层4开设暴露第一驱动信号线10开口，然后在开口中依次沉积两个第三导电层3和一个第二导电层2制作焊盘B，两个第三导电层3和一个第二导电层2均用于形成焊盘B的结构。对每个导电层均需要进行刻蚀以形成焊盘B的图案。在刻蚀第二导电层2时，如图4所示，需要在第二导电层2的表面涂覆光刻胶层PR，然后通过曝光、显影、刻蚀等工艺对第二导电层2进行图案化处理，最终形成焊盘B的图案。

本公开的发明人在研究过程中发现，由于第二导电层2形成在图案化后的两个第三导电层3之上，两个第三导电层3在焊盘B的边缘形成较高的段差，如图4所示，在焊盘B的边缘附近区域，位于焊盘B所在区域内的第二导电层2的高度明显高于位于非焊盘B所在区域内的第二导电层2的高度，并且在焊盘B的中间区域，由于开口的存在，导致该区域的第二导电层2的高度较低，从而在涂覆光刻胶层PR时，光刻胶向第二导电层2的高度较低的位置流动，导致在第二导电层2的高度较高的位置，光刻胶层PR的厚度较薄。例如，光刻胶层PR的设计厚度a(虚线所位置的厚度)为1.5μm时，第二导电层2的高度较高的位置，实际形成的光刻胶层PR的厚度相较于设计厚度明显减薄，减薄的厚度b约为0.2μm～0.3μm。从而在刻蚀第二导电层2时，在第二导电层2的高度较高的位置，由于光刻胶层PR的厚度较薄，刻蚀过程中位于该位置正上方的光刻胶被完全消耗，暴露出本不需要被刻蚀的第二导电层2(焊盘B的表面)，对焊盘B的表面产生过刻，从而破坏了焊盘B的表面结构，影响后续驱动芯片的绑定。

本公开实施例中，如图3所示，至少部分第一焊盘B1不包括位于第一导电层1和第二导电层2之间的所有第三导电层3中的至少一层，例如在制作第一焊盘B1时，可以刻蚀掉至少一层第三导电层3的位于第一焊盘B1的设置区域内的部分，从而在形成第二导电层时，在第一焊盘B1的边缘位置可以降低位于第一焊盘B1所在区域内的第二导电层的高度与位于非第一焊盘B1所在区域内的第二导电层的高度之间的差异。在后续刻蚀第二导电层2以形成第一焊盘B1的过程中，可以避免光刻胶在第一焊盘B1的边缘位置向侧面流动造成光刻胶层厚度过薄的问题，进而确保在第二导电层2的整个刻蚀过程中，光刻胶层均可以对第一焊盘B1的设置区域内的第二导电层2进行保护，避免对第二导电层2过刻造成第一焊盘B1结构损伤。其中，第一焊盘B1的设置区域具体指第一焊盘B1的正投影覆盖的区域，后续内容中不再赘述。

在一些实施例中，可以将全部第一焊盘B1设置为包括第二导电层，且不包括第三导电层中的至少一层，或者将部分第一焊盘设置为包括第二导电层，且不包括第三导电层中的至少一层，只要可以降低焊盘损伤问题的发生概率，提高驱动芯片绑定的效率和良率的效果即可，在此不做限定。

在一些实施例中，可以设置阵列基板上的所有焊盘B均为第一焊盘B1。在一些实施例中，可以设置阵列基板上的所有焊盘B中仅部分焊盘为第一焊盘B1，在此不做限定。

在一些实施例中，阵列基板可以为薄膜晶体管(TFT)阵列基板。TFT阵列基板中采用TFT和电容构成像素电路。其中第二导电层2和第三导电层3均为源漏金属层，第一导电层1为栅极金属层。在阵列基板的非显示区FA，源漏金属层可以用于形成焊盘B的结构。在阵列基板的显示区AA，源漏金属层可以用于形成TFT的源极和漏极，以及设置部分第二驱动信号线20的走线，例如设置于源漏金属层中的第二驱动信号线20的走线可以包括电源信号线、数据信号线、初始化信号线等。通过将部分第二驱动信号线20分散设置在第二导电层和第三导电层中，可以使位于不同导电层的电源信号线、数据信号线、初始化信号线等的走线在衬底SUB上的正投影交叠，从而有利于缩小单个像素电路的设置区域的面积，提高单位面积设置的像素电路的数量，进一步提高显示面板的分辨率。在阵列基板的非显示区FA，栅极金属层可以用于形成第一驱动信号线10。在阵列基板的显示区AA，栅极金属层可以用于形成薄膜晶体管的栅极，以及部分第二驱动信号线，如扫描信号线等结构，在此不做限定。具体实施时，第一导电层1可以包括一层栅极金属层，或者多层栅极金属层。举例来说，如图3所示，第一导电层1包括第一栅极金属层G1和第二栅极金属层G2，其中第一驱动信号线10设置在第一栅极金属层G1中，介质层4包括第二栅极绝缘层GI2和层间介质层ILD。具体实施时，第一驱动信号线10可以单独设置在第一栅极金属层G1或第二栅极金属层G2中，或者同时设置在第一栅极金属层G1和第二栅极金属层G2中，在此不做限定。

在一些实施例中，本公开实施例提供的阵列基板可以用于制作OLED显示面板，从而解决OLED显示面板上驱动芯片绑定不良的问题。如图3所示，以第一导电层包括第一栅极金属层G1和第二栅极金属层G2，第二导电层2为第三源漏金属层SD3，多个第三导电层3为第一源漏金属层SD1和第二源漏金属层SD2的顶栅型TFT阵列基板为例，阵列基板还包括：

有源层A，位于第一导电层1与衬底SUB之间，用于形成薄膜晶体管T的有源区；

第一栅极绝缘层GI1，位于有源层A与第一栅极金属层G1之间；

第二栅极绝缘层GI2，位于第一栅极金属层G1与第二栅极金属层G2之间；

层间介质层ILD，位于第二栅极绝缘层GI2与第一源漏金属层SD1之间；其中图案化的第一源漏金属层SD1中的部分图案，通过贯穿层间介质层ILD、第二栅极绝缘层GI2和第一栅极绝缘层GI1且暴露有源层A的过孔，与有源层A连接，以形成薄膜晶体管T的源极和漏极；

钝化层，位于第一源漏金属层SD1与第二源漏金属层SD2之间；其中图案化的第二源漏金属层SD2中的部分图案，通过贯穿钝化层的过孔与薄膜晶体管T的漏极连接，用于后续连接OLED发光器件的阳极与薄膜晶体管T之间的连接；

第一绝缘层，位于第二源漏金属层SD2与第三源漏金属层SD3之间；其中图案化的第三源漏金属层SD3中的部分图案，通过贯穿第一绝缘层的过孔与第二源漏金属层SD2中的部分图案连接，用于后续连接OLED发光器件的阳极与薄膜晶体管T之间的连接；

第二绝缘层，位于第三源漏金属层SD3背离第一绝缘层的一侧；

阳极层AND，位于第二绝缘层背离第三源漏金属层SD3的一侧；阳极层AND设置有OLED发光器件的阳极，OLED发光器件的阳极通过贯穿第二绝缘层的过孔与图案化的第三源漏金属层SD3的部分图案连接，进而连接至薄膜晶体管T；

像素定义层PDL，位于阳极层AND背离第二绝缘层的一侧；像素定义层PDL开设有暴露OLED发光器件的阳极的开口，用于形成完整的OLED发光管器件。

需要注意的是，本公开实施例提供的阵列基板的并不限定于图3所示的结构。具体实施时，根据OLED显示面板的具体结构，可以对本公开实施例提供的阵列基板的具体结构进行适应性调整。例如在一些实施例中，阵列基板中可以只设置第一栅极金属层G1而不设置第二栅极金属层G2。在一些实施例中，阵列基板中可以只设置两层源漏金属层，其中一层源漏金属层为第二导电层2，另一层源漏金属层为第三导电层3。在一些实施例中，阵列基板中的TFT也可以采用底栅结构，在此不做限定。本公开实施例对阵列基板的改进主要涉及位于阵列基板的非显示区域FA内的焊盘的结构，在没有特别说明的情况下，本公开实施例提供的阵列基板相较于相关技术中的阵列基板，在其他结构上不做变化，因而本公开实施例提供的OLED阵列基板的具体结构可以参考相关技术中的OLED显示面板，在此不做赘述。

在一些实施例中，如图3所示，TFT阵列基板采用3SD结构，在3SD结构的阵列基板中设置有三个源漏金属层，分别为第一源漏金属层SD1、第二源漏金属层SD2和第三源漏金属层SD3。其中，第三导电层3包括沿介质层4背离第一导电层1的方向依次设置的第一源漏金属层SD1和第二源漏金属层SD2。第二导电层2为第三源漏金属层SD3。第一焊盘B1至少包括第三源漏金属层SD3，且至少部分第一焊盘B1不包括第一源漏金属层SD1和第二源漏金属层SD2中的至少一层。例如在一些实施例中，如图3所示，第一焊盘B1只包括第三源漏金属层SD3而不包括第一源漏金属层SD1和第二源漏金属层SD2。例如，在一些实施例中，第一焊盘B1同时包括第三源漏金属层SD3和第二源漏金属层SD2，但不包括第一源漏金属层SD1。

在本公开实施例中，TFT阵列基板可以为低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)TFT阵列基板、氧化物TFT阵列基板或者低温多晶氧化物(LowTemperature Polycrystalline Oxide，简称LTPO)阵列基板，在此不做限定。

图5为本公开实施例提供的阵列基板的制作过程示意图之一。

在一些实施例中，阵列基板为LTPS TFT阵列基板。LTPS TFT阵列基板中采用低温多晶硅制作有源层，低温多晶硅比较稳定，受光照的影响较小，制作TFT时通常不需要在TFT的有源区下方制作遮光层金属(Back shield Metal，简称BSM)。

在一些实施例中，LTPS TFT阵列基板上的第一焊盘B1包括第二源漏金属层SD2和第三源漏金属层SD3，且不包括第一源漏金属层SD1，如图5所示，LTPS TFT阵列基板在制作过程中可以包括以下步骤：

1、对介质层4开设暴露有源层A的第一过孔H1，然后在介质层4的表面和第一过孔H1中沉积第一源漏金属层SD1，对第一源漏金属层SD1进行图案化处理，以形成薄膜晶体管的源极S、漏极D以及部分第二驱动信号线，同时去除覆盖在第一焊盘的设置区域的第一源漏金属层SD1；

2、对介质层4开设暴露第一驱动信号线10的第一开口K1；在一些实施例中，如图5所示，在开设第一开口K1之前，可以先沉积覆盖介质层4以及第一金属层SD1的钝化层PVX，然后对钝化层PVX进行刻蚀，形成暴露漏极D的第二过孔H2，同时去除覆盖在第一焊盘的设置区域的钝化层PVX，钝化层PVX刻蚀之后，再进行第一开口K1的制作；在一些实施例中，在对第一源漏金属层SD1进行图案化处理之后，也可以先开设第一开口K1，然后进行钝化层PVX的制作和刻蚀，在此不做限定；

3、在形成第一开口K1之后，依次沉积第二源漏金属层SD2，对第二源漏金属层SD2进行图案化处理，形成与薄膜晶体管的漏极D连接的部分、部分第二驱动信号线以及第一焊盘的第一个导电膜层B11；在第二源漏金属层SD2背离衬底SUB的一侧沉积第一绝缘层，刻蚀第一绝缘层形成暴露第二源漏金属层SD2的多个第三过孔H3，同时去除第一绝缘层位于第一焊盘的设置区域的部分；在第一绝缘层背离第二源漏金属层SD2的一侧沉积第三源漏金属层SD3，对第三源漏金属层SD3进图案化处理，形成与第二源漏金属层SD2连接的部分、部分第二驱动信号线以及第一焊盘的第二个导电膜层B12，从而形成第一焊盘B1。

4、形成第一焊盘B1之后，阵列基板的后续膜层的制作工艺可以参考相关技术中阵列基板的制作过程，在此不做赘述。

在图5示的实施例中，在对第一绝缘层进行开设第三过孔H3的工艺的同时去除第一绝缘层位于第一焊盘B1的设置区域内的部分，可以节省后续单独刻蚀位于第一焊盘B1的设置区域内的第一绝缘层的工艺。在第一焊盘B1的设置区域内，第三源漏金属层SD3在沉积时直接覆盖在第二源漏金属层SD2的表面上，在对第三源漏金属层SD3进行图案化处理时，并未刻蚀掉覆盖在第一焊盘B1的第一个导电膜层B11表面上的第三源漏金属层SD3，从而使第一焊盘B1同时包括第二源漏金属层SD2和第三源漏金属层SD3。这是因为目前阵列基板在制作时，第一源漏金属层SD1、第二源漏金属层SD2和第三源漏金属层SD3通常采用相同或者相近的材料进行制作，例如第一源漏金属层SD1、第二源漏金属层SD2与第三源漏金属层SD3通常均采用Ti/Al/Ti的三叠层结构，在刻蚀工艺时的刻蚀选择比较低，因而在制作过程中保留覆盖在第一个导电膜层B11表面上的第三源漏金属层SD3，避免对第一个导电膜层B11造成过刻，从而保护第一焊盘B1的结构。

结合图3和图4，相关技术中采用3SD结构的阵列基板在制作时，通常在沉积第一源漏金属层SD1之前开设贯穿层间绝缘层ILD和第二栅极绝缘层GI2、且暴露第一信号线10的第一开口，然后在第一开口中依次沉积第一源漏金属层SD1、第二源漏金属层SD2和第三源漏金属层SD3。而在图5所示的实施例中，只是将第一开口K1的制作步骤设置在第一源漏金属层SD1的图案化步骤之后，在减少第一焊盘B1包含的导电膜层的数量从而降低第一焊盘B1的高度的同时，并不会增加制作工艺中使用的掩膜板(Mask)的数量，有利于控制制作成本。并且将第一开口K1的制作步骤设置在第一源漏金属层SD1的图案化步骤之后，相较于在沉积第一源漏金属层SD1之前开设暴露第一驱动信号线10的开口，在沉积第一源漏金属层SD1时，第一源漏金属层SD1不会与第一驱动信号线10接触，可以避免在对第一源漏金属层SD1进行图案化工艺时，对第一驱动信号线10产生刻蚀，避免影响焊盘的表面结构。

图6为一种技术路线中阵列基板的制作过程示意图。

举例来说，在本公开提供的3SD结构阵列基板的开发过程中，发明人还开发了其他技术路线来降低第一焊盘的高度，例如设置第一焊盘只包括第一源漏金属层SD1和第二源漏金属层SD2，而不包括第三源漏金属层SD3，具体实施时在形成第三源漏金属层SD3的导电膜层后，通过刻蚀工艺将与第一焊盘的设置区域重合部分的第三源漏金属层SD3去除，从而使第一焊盘的最远离介质层的一侧为第二源漏金属层SD2。具体制作过程中，如图6所示，可以在沉积第一源漏金属层SD1之前开设贯穿层间绝缘层ILD和第二栅极绝缘层GI2、且暴露第一信号线10的第一开口K1，然后依次形成第一源漏金属层SD1、钝化层、第二源漏金属层SD2和第一绝缘层IS，其中第一源漏金属层SD1的部分与第二源漏金属层SD2的部分构成第一焊盘B1。在刻蚀第一绝缘层IS以形成暴露第二源漏金属层SD2的第三过孔H3时，保留覆盖在第一焊盘B1表面的部分第一绝缘层IS，以在第一焊盘B1表面将第三源漏金属层SD3与第二源漏金属层SD2绝缘，避免后续沉积第三源漏金属层SD3时，第三源漏金属层SD3与第二源漏金属层SD2直接接触，由于第三源漏金属层SD3与第二源漏金属层SD2的刻蚀选择比低而不便于刻蚀。形成第三过孔H3之后，沉积第三源漏金属层SD3，然后对第三源漏金属层SD3进行图案化处理，形成在第三过孔H3中的与第二源漏金属层SD2连接的部分以及部分第二驱动信号线，同时去除覆盖在第一焊盘B1的设置区域内的第三源漏金属层SD3，从而使第一焊盘B1仅包括第一源漏金属层SD1和第二源漏金属层SD2。第三源漏金属层SD3进行团案化工艺之后，还需要增加一道掩模版对位于第一焊盘B1的设置区域内的第一绝缘层IS进行去除，以暴露出第一焊盘B1。由此可见，采用图6所示的阵列基板结构，相较于图5所示的实施例在制作时还需要增加一道掩模版工艺，不利于成本的控制。

可以理解的是，本公开实施例中，第二导电层与第三导电层通常采用相同或者相近的材料进行制作，因而本公开实施例中通过减少位于第二导电层与第一导电层之间的第三导电层的数量来降低焊盘的高度，相较于刻蚀第二导电层来降低焊盘的高度，有利于确保焊盘的结构完整和控制成本。

在一些实施例中，第一焊盘B1只包括第三源漏金属层SD3。阵列基板在具体制作时可以将第一开口K1的制作步骤设置在第二源漏金属层SD2的图案化步骤之后。在对第一源漏金属层SD1进行图案化处理时，同时去除覆盖在第一焊盘B1的设置区域内的第一源漏金属层SD1；在对第二源漏金属层SD2进行图案化处理时，同时去除覆盖在第一焊盘B1的设置区域内的第二源漏金属层SD2；然后对介质层4开设暴露第一驱动信号线10的第一开口K1。在对第三源漏金属层SD3进行图案化处理时，保留位于第一焊盘B1的设置区域内的部分第三源漏金属层SD3，从而如图3所示，使第一焊盘B1只包括第三源漏金属层SD3，进一步降低第一焊盘B1的厚度。图3所示的实施例中，阵列基板在制作时仅将第一开口K1的制作步骤设置在第二源漏金属层SD2的图案化步骤之后，制作过程中不会增加掩模版的数量，有利于控制成本。

本公开实施例中，第一焊盘为至少部分设置在第一开口中，且通过第一开口直接与第一驱动信号线连接的焊盘，根据实际情况，阵列基板上的焊盘可以全部设置为第一焊盘，也可以部分设置为第一焊盘，在此不做限定。阵列基板上可以包括多个第一焊盘，每个第一焊盘之间的膜层结构可以相同，也可以不同。例如，在一些实施例中，可以设置全部第一焊盘只包括第三源漏金属层。在一些实施例中，可以设置部分第一焊盘包括第二源漏金属层和第三源漏金属层，且不包括第一源漏金属层，其余部分第一焊盘只包括第三源漏金属层。在一些实施例中，可以设置部分第一焊盘包括第一源漏金属层、第二源漏金属层和第三源漏金属层，部分第一焊盘包括第二源漏金属层和第三源漏金属层，且不包括第一源漏金属层，其余部分第一焊盘只包括第三源漏金属层。第一焊盘的具体设置只要满足降低焊盘损伤问题的发生概率，提高驱动芯片绑定的效率和良率的效果即可，在此不做限定。

在一些实施例中，阵列基板为氧化物TFT阵列基板或者LTPO TFT阵列基板。氧化物TFT阵列基板或者LTPO TFT阵列基板中包括氧化物TFT，氧化物TFT通常采用氧化物半导体形成TFT的有源层，氧化物半导体在光照条件下不稳定，因而氧化物TFT在制作时通常需要在TFT有源区的下方设置BSM。具体实施时，本公开实施例提供的氧化物TFT阵列基板或者LTPO TFT阵列基板在具体制作时，可以参考相关技术中氧化物TFT阵列基板或者LTPO TFT阵列基板的制作工艺，并结合前述的本公开实施例中LTPS TFT阵列基板的制作过程，对氧化物TFT阵列基板或者LTPO TFT阵列基板的制作步骤进行适应性调整，在此不做赘述。

在本公开图3和图5所示的实施例中，以阵列基板用于形成OLED显示面板为例，对阵列基板的结构进行了说明。具体实施时，本公开实施例提供的阵列基板还可以用于形成其他类型的显示面板。例如，在一些实施例中，本公开实施例提供的阵列基板还可以用于形成量子点发光二极管(Quantum Dot Light EmittingDiode，简称QD LED)显示面板或者Micro LED(Micro Light Emitinng Diode，简称Micro LED)显示面板等。量子点发光二极管显示面板采用的阵列基板的结构与OLED显示面板中阵列基板的结构类似，在此不做赘述。Micro LED显示面板通常通过将Micro LED芯片与阵列基板键合的方式进行制作，因而需要在阵列基板上设置用于键合Micro LED芯片的阴极和阳极，具体实施时可以参考相关技术中的Micro LED显示面板的阵列基板结构进行调整，在此不做赘述。

在本公开图3和图5所示的实施例中，以阵列基板为TFT阵列基板为例进行了举例说明。具体实施时，本公开实施例提供的阵列基板还可以为其他类型的阵列基板，以采用本公开实施例提供的阵列基板的结构，降低焊盘损伤问题的发生概率，进而提高驱动芯片绑定的效率和良率，在此不做限定。

图7为本公开实施例提供的阵列基板的俯视结构放大示意图；图8为本公开实施例提供的截面结构示意图之二。

本公开还提供另一种阵列基板。本公开实施例中，如图2所示，阵列基板包括多个焊盘B。焊盘B用于绑定驱动芯片，以通过驱动芯片向阵列基板提供驱动信号。

具体实施时，阵列基板可以包括显示区AA和非显示区FA。

阵列基板的显示区AA用于设置发光器件，以形成显示面板。阵列基板的显示区AA内设置有像素电路，在形成显示面板时，使发光器件与阵列基板的像素电路电连接，发光器件在像素电路的驱动下发光以进行图像显示。举例来说，阵列基板可以用于形成有机发光二极管(Organic Light Emitting Diode，简称OLED)显示面板，其中像素电路可以为薄膜晶体管(Thin Film Transistor，简称TFT)像素电路。如图8所示，一个TFT像素电路中可以包括一个薄膜晶体管T和一个电容，以形成1T1C的像素电路。具体实施时，一个TFT像素电路中可以包括多个薄膜晶体管T以构成2T1C、4T1C、6T1C或7T1C等像素电路的结构，在此不做限定。

阵列基板的非显示区FA之内设置有绑定区FA2，焊盘B设置在绑定区FA2中，驱动芯片通过焊盘B绑定在阵列基板的非显示区FA，避免占用显示区面积，提高显示区的完整性。如图2所示，应用于柔性显示面板时，例如应用于柔性OLED显示面板时，非显示区FA还包括弯折区FA1，弯折区FA1位于显示区AA与绑定区FA2之间，其中焊盘B设置在绑定区FA2之内，通过弯折区FA1弯折可以将绑定区FA2折叠至显示面板的背侧，以降低边框尺寸，提高显示装置的屏占比。

从阵列基板的截面结构上来说，如图7和图8所示，其中图8为图7沿剖面线A-A的剖面图，阵列基板包括：衬底SUB、第一导电层1、介质层4、连接部C和第二焊盘B2。

衬底SUB位于阵列基板的底部，用于支撑和承载设置在衬底SUB上的膜层。在一些实施例中，衬底SUB可以为柔性材料。阵列基板可以用于制作柔性显示面板，实现曲面显示、折叠显示或者滑卷显示等功能。衬底SUB可以为单层结构或者多层结构。举例来说，衬底SUB为单层结构时，衬底SUB的材料可以为聚酰亚胺(Polyimide，简称PI)、聚碳酸酯Polycarbonate，简称PC)或者聚氯乙烯(Polyvinyl Chloride，简称PVC)中的任意一种。衬底SUB为多层结构时，可以包括交叉堆叠的至少一层PI层和至少一层阻挡(Barrier)层，其中Barrier层的材料可以采用薄层的氧化硅(SiO)、氮化硅(SiN)或氮氧化硅(SiON)等，在此不做限定。在一些实施例中，衬底SUB的材料也可以为硬性材料，从而可以用于制作刚性显示面板，在此不做限定。

第一导电层1位于衬底SUB上。第一导电层1采用金属等导电材料进行制作。第一导电层1中设置有第一驱动信号线10。如图2和图8所示，第一驱动信号线10设置在阵列基板的非显示区FA内，第一驱动信号线10的一端与焊盘B电连接，用于传输焊盘B绑定的驱动芯片所提供的驱动信号。在阵列基板的显示区AA还设置有多条第二驱动信号线20。第一驱动信号线10的另一端与设置在显示区AA内的第二驱动信号线20电连接，第二驱动信号线20还电连接至设置在显示区AA内的像素电路(图中未示出)。在显示面板中，驱动芯片提供的驱动信号通过第一驱动信号线10和第二驱动信号线20传输至像素电路，进而驱动设置在阵列基板的显示区AA的发光器件发光以进行图像显示。具体实施时，第一驱动信号线10可以与第二驱动信号线20直接连接，或者通过其他线路转接，在此不做限定。在一些实施例中，第一导电层1直接设置在衬底SUB上。在一些实施例中，第一导电层1与衬底SUB之间还可以设置缓冲层(Buffer)，在此不做限定。

介质层4位于第一驱动信号线10背离衬底SUB的一侧。介质层4采用绝缘材料进行制作，对阵列基板中的导电层具有绝缘和保护的作用。介质层4可以为一个绝缘层形成的单层结构，或者可以为多个绝缘层堆叠形成的叠层结构，在此不做限定。

如图8所示，在阵列基板的非显示区FA，介质层4开设有暴露至少部分第一驱动信号线10的第二开口K2。多个焊盘B中包括第二焊盘B2，第二焊盘B2位于介质层4背离衬底SUB一侧的表面之上，且第二焊盘B2在介质层4上的正投影不与第二开口K2交叠。

连接部C的一端位于第二开口K2中，且与第一驱动信号线10直接接触连接。连接部C的另一端与位于介质层4表面的第二焊盘B2连接。如图8所示，可以设置多个第二开口K2用于暴露同一个第一驱动信号线10，以提高连接部C与第一驱动信号线10之间的连接效果，具体实施时，对同一驱动信号线10，介质层4开设的第二开口K2的数量不设限制，例如可以为两个。在一些实施例中，对同一驱动信号线10也可以只设置一个第二开口K2，可以通过扩大第二开口K2的开口面积，以提高连接部C与第一驱动信号线10的连接效果，在此不做限定。

在本公开实施例中，如图8所示，在第二焊盘B2的正下方不对介质层4进行开孔，从而可以使第二焊盘B2形成在相对平坦的表面上。制作第二焊盘B2时，在对第二焊盘B2的最远离介质层4的一侧的导电膜层进行图案化处理时，由于该导电膜层相对平坦，光刻胶的流动几乎不会导致第二焊盘B2的设置区域内光刻胶层过薄，从而制作第二焊盘B2时几乎不会对第二焊盘B2的表面产生过刻，有利于避免对第二焊盘B2的结构造成损坏，提高后续绑定驱动芯片的效率和良率。

在一些实施例中，如图8所示，阵列基板还包括第二导电层2和至少一层第三导电层3。其中第二导电层2位于介质层4背离第一导电层1的一侧，第三导电层3位于介质层4与第二导电层2之间。具体实施时，若非特别说明，第二导电层2和第三导电层3的设置方式可以参考图3的相关描述，在此不做赘述。其中，连接部C包括第二导电层2和第三导电层3中的至少一层。第二焊盘B2至少包括第二导电层2，且第二导电层2位于第二焊盘B2的最远离介质层4的一侧。具体实施时，第二导电层2与第三导电层3通常采用相同或相近的材料制作，例如第二导电层2和第三导电层3可以均采用Ti/Al/Ti的叠层结构，第二导电层2和第三导电层3之间的刻蚀选择比较低。采用第二导电层2作为第二焊盘B2的最表面的一层导电层，在刻蚀时不需要对第二焊盘B2的设置区域内的第二导电层2进行刻蚀，避免过刻对焊盘结构造成损伤。

在一些实施例中，连接部C包括的所有膜层可以与焊盘B2包括的所有膜层均位于不同的膜层之中，连接部C和焊盘B2可以通过不同膜层之间搭接的方式进行连接。例如连接部C包括多个第三导电层3中的至少一层膜层，焊盘B2仅包括第二导电层2，那么在具体制作时，可以将第二焊盘B2包括的第二导电层2通过过孔搭接或者直接搭接的方式形成在连接部C包括的第三导电层3之上，在此不做限定。

在一些实施例中，连接部C中的至少一层膜层与该连接部C连接的第二焊盘B2中的至少一层膜层位于同一层，且连接部C的膜层中与该连接部C连接的第二焊盘B2的膜层中位于同一层的膜层相互连通。举例来说，如图8所示，连接部C至少包括第二导电层2，第二焊盘B2至少包括第二导电层2，连接部C和第二焊盘B2具有位于同一层的膜层，即第二导电层2，在刻蚀第二导电层2形成连接部C和第二焊盘B2时，可以使第二导电层2位于连接部C中的部分与第二导电层2位于第二焊盘B2中的部分保持连通，从而直接通过第二导电层2进行连接部C与第二焊盘B2之间的连接。

在一些实施例中，阵列基板可以为薄膜晶体管(TFT)阵列基板。TFT阵列基板中采用TFT和电容构成像素电路。其中第二导电层2和第三导电层3均为源漏金属层，第一导电层1为栅极金属层。在阵列基板的非显示区FA，源漏金属层可以用于形成焊盘B的结构。在阵列基板的显示区AA，源漏金属层可以用于形成TFT的源极和漏极，以及设置部分第二驱动信号线20的走线。例如设置于源漏金属层中的第二驱动信号线20的走线可以包括电源信号线、数据信号线、初始化信号线等。通过将部分第二驱动信号线20分散设置在第二导电层和第三导电层中，可以使位于不同导电层的电源信号线、数据信号线、初始化信号线等的走线在衬底SUB上的正投影交叠，从而有利于缩小单个像素电路的设置区域的面积，提高单位面积设置的像素电路的数量，进一步提高显示面板的分辨率。在阵列基板的非显示区FA，栅极金属层可以用于形成第一驱动信号线10。在阵列基板的显示区AA，栅极金属层可以用于形成薄膜晶体管的栅极，以及部分第二驱动信号线，如扫描信号线等结构，在此不做限定。具体实施时，第一导电层1可以包括一层栅极金属层，或者多层栅极金属层。举例来说，如图3所示，第一导电层1包括第一栅极金属层G1和第二栅极金属层G2，其中第一驱动信号线10设置在第一栅极金属层G1中，介质层4包括第二栅极绝缘层GI2和层间介质层ILD。具体实施时，第一驱动信号线10可以单独设置在第一栅极金属层G1或第二栅极金属层G2中，或者同时设置在第一栅极金属层G1和第二栅极金属层G2中，在此不做限定。

在一些实施例中，本公开实施例提供的阵列基板可以用于制作OLED显示面板，从而解决OLED显示面板上驱动芯片绑定不良的问题。除特别说明，阵列基板的具体结构可以参考图3中以第一导电层包括第一栅极金属层G1和第二栅极金属层G2，第二导电层2为第三源漏金属层SD3，多个第三导电层3为第一源漏金属层SD1和第二源漏金属层SD2的顶栅型TFT阵列基板为例的相关描述，在此不做赘述。

本公开实施例对阵列基板的改进主要涉及位于阵列基板的非显示区域FA内的焊盘结构以及第二焊盘与第一驱动信号线之间的连接结构，在没有特别说明的情况下，本公开实施例提供的阵列基板相较于相关技术中的阵列基板，在其他结构上不做变化。因而本公开实施例提供的OLED阵列基板的具体结构还可以参考相关技术中的OLED显示面板，在此不做赘述。

在一些实施例中，如图8所示，TFT阵列基板采用3SD结构，在3SD结构的阵列基板中设置有三个源漏金属层，分别为第一源漏金属层SD1、第二源漏金属层SD2和第三源漏金属层SD3。其中，第三导电层3包括沿介质层4背离第一导电层1的方向依次设置的第一源漏金属层SD1和第二源漏金属层SD2。第二导电层2为第三源漏金属层。具体实施时，连接部C包括第一源漏金属层SD1、第二源漏金属层SD2和第三源漏金属层SD3中的至少一层，第二焊盘B2至少包括第三源漏金属层SD3。

在一些实施例中，连接部C包括第一源漏金属层SD1。第二焊盘B2还包括第一源漏金属层SD1。连接部C位于第一源漏金属层SD1中的部分与第二焊盘B2位于第一源漏金属层SD1中的部分相互连通，从而使连接部C和第二焊盘B2至少通过第一源漏金属层SD1连接。

图9为本公开实施例提供阵列基板的制作过程示意图之二。

在一些实施例中，第二焊盘B2还包括第二源漏金属层SD2。具体实施时，如图9所示，阵列基板的制作过程包括以下步骤：

1、在沉积第一源漏金属层之前，对介质层4开设暴露有源层A的第一过孔H1，以及对介质层4开设暴露第一驱动信号线10的第二开口K2；

2、沉积第一源漏金属层SD1，对第一源漏金属层SD1进行图案化处理，形成与有源层A连接的薄膜晶体管的源极S和漏极D，与第一驱动信号线10连接的连接部C，以及第二焊盘B2的第一个导电膜层B21；如图9所示，连接部C与第二焊盘B2的第一个导电膜层B21位于同一层，且相互连通；

3、依次沉积第二源漏金属层SD2，对第二源漏金属层SD2进行图案化处理，形成第二焊盘B2的第二个导电膜层B22，沉积第三源漏金属层SD3，对第三源漏金属层SD3进行图案化处理，形成第二焊盘B2的第三个导电膜层B23，从而形成第二焊盘B2；在一些实施例中，在第一源漏金属层SD1和第二源漏金属层SD2之间形成有钝化层，如图9所示，钝化层覆盖连接部C，在第二焊盘B2的设置区域，钝化层开设有用于暴露第二焊盘B2的第一个导电膜层B21的第三开口，以便于后续第二焊盘B2的第二个导电膜层B22与第一个导电膜层B21之间的连接；

4、形成第二焊盘B2之后，阵列基板的后续膜层的制作工艺可以参考相关技术中阵列基板的制作过程，在此不做赘述。

图10为本公开实施例提供阵列基板的截面结构示意图之三。

在一些实施例中，连接部C还包括第二源漏金属层SD2和第三源漏金属层SD3。举例来说，如图10所示，连接部C同时包括第一源漏金属层SD1、第二源漏金属层SD2和第三源漏金属层SD3，第二焊盘B2同时包括第一源漏金属层SD1、第二源漏金属层SD2和第三源漏金属层SD3。具体实施时，在对第二源漏金属层SD2进行图案化处理时，可以保留第二源漏金属层SD2位于连接部C的部分和位于第二焊盘B2的部分，且第二源漏金属层SD2位于连接部C的部分和位于第二焊盘B2的部分相互连通。在对第三源漏金属层SD3进行图案化处理时，可以保留第三源漏金属层SD3位于连接部C的部分和位于第二焊盘B2的部分，且第三源漏金属层SD3位于连接部C的部分和位于第二焊盘B2的部分相互连通。在此不做限定。具体实施时，在连接部C的设置区域，对位于第一源漏金属层SD1与第二源漏金属层SD2之间的钝化层还开设有用于暴露第一源漏金属层SD1的第三开口，以便于连接部C位于第一源漏金属层SD1中的部分与位于第二源漏金属层SD2中的部分的连接。连接部C包括的导电膜层的数量较多，有利于降低连接部C的电阻，降低功耗和提高驱动信号的传输效率。

在一些实施例中，第二焊盘B2包括第三源漏金属层SD3和第二源漏金属层SD2，但不包括第一源漏金属层SD1。连接部C包括第二源漏金属层SD2。连接部C位于第二源漏金属层SD2中的部分与第二焊盘B2位于第二源漏金属层SD2中的部分相互连通，从而使连接部C和第二焊盘B2至少通过第二源漏金属层SD2连接。

图11为本公开实施例提供的阵列基板的制作过程示意图之三。

在一些实施例中，第二焊盘B2包括第三源漏金属层SD3和第二源漏金属层SD2，但不包括第一源漏金属层SD1。连接部C包括第一源漏金属层SD1、第二源漏金属层SD2、和第三源漏金属层SD3。第二源漏金属层SD2位于连接部C的部分和位于第二焊盘B2的部分相互连通，第三源漏金属层SD3位于连接部C的部分和位于第二焊盘B2的部分相互连通。具体实施时，如图11所示，阵列基板的制作过程可以包括以下步骤：

1、在沉积第一源漏金属层之前，对介质层4开设贯穿介质层4、且暴露有源层A的第一过孔H1，以及对介质层4开设贯穿介质层4、且暴露第一驱动信号线10的第二开口K2；

2、沉积第一源漏金属层SD1，对第一源漏金属层SD1进行图案化处理，形成与有源层A连接的薄膜晶体管的源极S和漏极D，以及保留与第一驱动信号线10连接的部分等，同时去除第一源漏金属层SD1位于第二焊盘B2的设置区域内的部分；

3、依次沉积第二源漏金属层SD2，对第二源漏金属层SD2进行图案化处理，保留第二源漏金属层SD2位于连接部C的设置区域的部分和位于第二焊盘B2的设置区域的部分，使第二源漏金属层SD2位于连接部C的设置区域的部分和位于第二焊盘B2的设置区域的部分相互连通；沉积第三源漏金属层SD3，对第二源漏金属层SD2进行图案化处理，保留第三源漏金属层SD3位于连接部C的设置区域的部分和位于第二焊盘B2的设置区域的部分，使第三源漏金属层SD3位于连接部C的设置区域的部分和位于第二焊盘B2的设置区域的部分相互连通；在一些实施例中，在第一源漏金属层SD1和第二源漏金属层SD2之间形成有钝化层，具体实施时，在连接部C设置的区域，对钝化层开设暴露第一源漏金属层SD1的第三开口，从而使连接部C中的第一源漏金属层SD1、第二源漏金属层SD2和第三源漏金属层SD3相互连接，形成连接部C；

4、形成第二焊盘B2之后，阵列基板的后续膜层的制作工艺可以参考相关技术中阵列基板的制作过程，在此不做赘述。

在本公开图7～图11所示的实施例中，以阵列基板用于形成OLED显示面板为例，对阵列基板的结构进行了说明。具体实施时，本公开实施例提供的阵列基板还可以用于形成其他类型的显示面板。例如，在一些实施例中，本公开实施例提供的阵列基板还可以用于形成量子点发光二极管(Quantum Dot Light Emitting Diode，简称QD LED)显示面板或者Micro LED(Micro Light Emitinng Diode，简称Micro LED)显示面板等。量子点发光二极管显示面板采用的阵列基板的结构与OLED显示面板中阵列基板的结构类似，在此不做赘述。Micro LED显示面板通常通过将Micro LED芯片与阵列基板键合的方式进行制作，因而需要在阵列基板上设置用于键合Micro LED芯片的阴极和阳极，具体实施时可以参考相关技术中的Micro LED显示面板的阵列基板结构进行调整，在此不做赘述。

在本公开图7～图11所示的实施例中，以阵列基板为TFT阵列基板为例进行了举例说明。具体实施时，本公开实施例提供的阵列基板还可以为其他类型的阵列基板，以采用本公开实施例提供的阵列基板的结构，降低焊盘损伤问题的发生概率，进而提高驱动芯片绑定的效率和良率，在此不做限定。

在本公开实施例中，根据实际情况，阵列基板上的焊盘可以全部设置为第二焊盘，也可以部分设置为第二焊盘。具体实施时，阵列基板上可以包括多个第二焊盘，每个第二焊盘包含的膜层可以相同，也可以不同。例如在一些实施例中，部分第二焊盘只包括第三源漏金属层，部分第二焊盘包括第三源漏金属层和第二源漏金属层，而不包括第一源漏金属层，剩余部分第二焊盘同时包括第一源漏金属层、第二源漏金属层和第三源漏金属层，只要可以降低焊盘损伤问题的发生概率，提高驱动芯片绑定的效率和良率的效果即可，在此不做限定。

根据实际情况，每个连接部包含的膜层可以相同，也可以不同，在此不做限定。

本公开还提供另一种阵列基板，该阵列基板上的焊盘部分设置为前述实施例中的第一焊盘，部分设置为前述实施例中的第二焊盘。其中第一焊盘和第二焊盘的数量可以根据实际需求设置，只要可以降低焊盘损伤问题的发生概率，提高驱动芯片绑定的效率和良率的效果即可，在此不做限定。

本公开还提供一种显示面板。显示面板包括驱动芯片和前述任一实施例提供的阵列基板。驱动芯片绑定在阵列基板上，与阵列基板上的焊盘电连接。本公开实施例提供的显示面板具有与本公开实施例提供的阵列基板相同或者相近的技术效果，在此不做赘述。具体实施时，本公开实施例提供的显示面板可以为OLED显示面板、量子点发光二极管显示面板或者Micro LED显示面板等，在此不做限定。

本公开还提供一种显示装置。显示装置包括前述任一实施例提供的显示面板。本公开实施例提供的显示装置具有与本公开实施例提供的显示面板相同或者相近的技术效果，在此不做赘述。具体实施时，本公开实施例提供的显示装置可以为手机、笔记本电脑、显示器、监视器等，在此不做限定。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。