芯片堆叠结构及其制作方法

技术领域

本公开涉及半导体技术领域，尤其涉及一种芯片堆叠结构及其制作方法。

背景技术

由于HBM(High Bandwidth Memory，高带宽存储器)的结构为多个半导体芯片堆叠形成，在HBM生产完成后，需要对穿透多个半导体芯片的信号路径阵列进行测试。当某个信号路径处于不良导通状态时，需记录该信号路径在信号路径阵列中的位置并调整信号导通路径。

为了记录信号路径的缺陷，目前，通常是在HBM厚度方向上最下层的接口芯片上设置集成熔丝阵列，集成熔丝阵列中的每个熔丝与信号路径阵列中的每个信号路径对应，以将处于不良导通状态的信号路径的位置记录在集成熔丝阵列中。通过读取集成熔丝阵列，确定该信号路径在信号路径阵列中的位置并对其修复。然而，如此设置使得集成熔丝阵列的逻辑电路的面积占比较大，且时序控制困难、运行操作复杂，信息传递路径较长。

发明内容

以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本公开提供一种芯片堆叠结构及其制作方法。

根据本公开实施例的第一方面，提供了一种芯片堆叠结构，包括：

第一半导体芯片、第二半导体芯片、连接所述第一半导体芯片和所述第二半导体芯片的信号传输结构、设置在所述第一半导体芯片上的第一控制电路和第一选择电路；

其中，所述信号传输结构包括第一传输结构和第二传输结构，所述第一传输结构和所述第二传输结构均包括设置在所述第二半导体芯片中的硅通孔；

所述第一控制电路包括第一编程器件，所述第一编程器件为一次性可编程器件，所述第一编程器件被配置为存储所述第一传输结构的状态信息，所述第一控制电路与所述第一选择电路的控制端耦接；

所述第一选择电路的两个输出端分别与所述第一传输结构和所述第二传输结构耦接，所述第一选择电路被配置为根据所述第一编程器件存储的所述状态信息，将信号传输至所述第一传输结构和所述第二传输结构之一。

根据本公开的一些实施例，所述芯片堆叠结构还包括：设置在所述第二半导体芯片上的第二控制电路和第二选择电路；

所述第二控制电路包括第二编程器件，所述第二编程器件为一次性可编程器件，所述第二编程器件被配置为存储所述第一传输结构的状态信息，所述第二控制电路与所述第二选择电路的控制端耦接；

所述第二选择电路的两个输入端分别与所述第一传输结构和所述第二传输结构耦接，所述第二选择电路被配置为根据所述第二编程器件存储的所述状态信息，输出所述第一传输结构和所述第二传输结构之一上的所述信号。

根据本公开的一些实施例，所述芯片堆叠结构还包括：连接所述第一半导体芯片和所述第二半导体芯片的第三传输结构以及设置在所述第二半导体芯片上的第二选择电路；

所述第三传输结构被配置为将所述第一控制电路耦接至所述第二选择电路的控制端；

所述第二选择电路的两个输出端分别与所述第一传输结构和所述第二传输结构耦接，所述第二选择电路被配置为根据所述第一编程器件存储的所述状态信息，输出所述第一传输结构和所述第二传输结构之一上的所述信号。

根据本公开的一些实施例，所述第一传输结构的所述状态信息包括第一状态信息和第二状态信息之一，其中，所述第一状态信息表征所述第一传输结构有效且未被占用，所述第二状态信息表征所述第一传输结构失效或被占用。

根据本公开的一些实施例，所述一次性可编程器件包括熔丝器件和反熔丝器件之一。

根据本公开的一些实施例，所述第一控制电路还包括状态信息传输子电路和感应放大子电路；

所述状态信息传输子电路与所述第一编程器件耦接，所述状态信息传输子电路被配置为将所述第一编程器件存储的所述状态信息传输至所述感应放大子电路；

所述感应放大子电路与所述状态信息传输子电路耦接，所述感应放大子电路被配置为感测所述状态信息，并将所述状态信息对应的控制信号输出至所述第一选择电路。

根据本公开的一些实施例，所述第一控制电路还包括编程控制子电路，所述编程控制子电路与所述状态信息传输子电路耦接，所述编程控制子电路被配置为与所述状态信息传输子电路共同控制所述第一编程器件的编程操作。

根据本公开的一些实施例，所述状态信息传输子电路包括第一晶体管；所述第一晶体管的第一端与所述第一编程器件的第二端耦接，所述第一晶体管的第二端与第一节点耦接，所述第一编程器件的第一端与读写信号端耦接，所述读写信号端被配置为提供读取信号或编程信号。

根据本公开的一些实施例，所述感应放大子电路包括第二晶体管、第三晶体管和锁存器；

所述第二晶体管的第一端与所述第一节点耦接，所述第二晶体管的第二端与第二节点耦接，

所述第三晶体管的第一端与第一电源端耦接，所述第三晶体管的第二端与所述第二节点耦接，

所述锁存器的输入端与所述第二节点耦接，所述锁存器的输出端作为所述第一控制电路的输出端。

根据本公开的一些实施例，所述编程控制子电路包括第四晶体管；所述第四晶体管的第一端与所述第一节点耦接，所述第四晶体管的第二端与第二电源端耦接。

根据本公开的一些实施例，所述读取信号的电压为零电压。

根据本公开的一些实施例，所述第二控制电路的结构与所述第一控制电路的结构相同。

根据本公开的一些实施例，所述第一传输结构还包括设置在所述第一半导体芯片上的第一接触垫和设置在所述第二半导体芯片上的第二接触垫，所述第一接触垫和所述第二接触垫电连接；

所述第二传输结构还包括设置在所述第一半导体芯片上的第三接触垫和设置在所述第二半导体芯片上的第四接触垫，所述第三接触垫和所述第四接触垫电连接；

所述第一选择电路的两个输出端分别与所述第一接触垫和所述第三接触垫耦接，所述第二选择电路的两个输入端分别与所述第二接触垫和所述第四接触垫耦接。

根据本公开的一些实施例，所述第三传输结构包括设置在所述第二半导体芯片上的硅通孔，所述第三传输结构的所述硅通孔的平面尺寸大于所述第一传输结构和所述第二传输结构任一的所述硅通孔的平面尺寸。

根据本公开的一些实施例，所述第三传输结构还包括设置在所述第一半导体芯片上的第五接触垫以及设置在所述第二半导体芯片上的第六接触垫；所述第一控制电路与所述第五接触垫耦接，第二选择电路的控制端与所述第六接触垫耦接。

根据本公开实施例的第二方面，提供了一种芯片堆叠结构的制作方法，包括：

提供第一半导体芯片，所述第一半导体芯片包括第一控制电路和第一选择电路；

提供第二半导体芯片，所述第二半导体芯片包括硅通孔；

将所述第二半导体芯片与所述第一半导体芯片键合，以形成信号传输结构；

其中，所述信号传输结构包括第一传输结构和第二传输结构，所述第一传输结构和所述第二传输结构均包括设置在所述第二半导体芯片中的硅通孔；

所述第一控制电路包括第一编程器件，所述第一编程器件为一次性可编程器件，所述第一编程器件被配置为存储所述第一传输结构的状态信息，所述第一控制电路与所述第一选择电路的控制端耦接；

所述第一选择电路的两个输出端分别与所述第一传输结构和所述第二传输结构耦接，所述第一选择电路被配置为根据所述第一编程器件存储的所述状态信息，将信号传输至所述第一传输结构和所述第二传输结构之一。

本公开实施例所提供的芯片堆叠结构及其制作方法中，通过在第一半导体芯片上均设置与每个第一传输结构位置对应的第一控制电路和第一选择电路，降低在第一半导体芯片上的面积占比，同时使得芯片堆叠结构在初始化过程的上电瞬间第一选择电路即可通过读取第一控制电路中存储的第一传输结构的状态信息，缩短信息传递路径，降低修复操作的复杂性，省去复杂的逻辑控制且不需要分时传输，精简走线资源和降低面积成本。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图说明

并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。

图1是本公开一示例性实施例示出的芯片堆叠结构的示意图。

图2是本公开一示例性实施例示出的第一控制电路的示意图。

图3是本公开一示例性实施例示出的芯片堆叠结构的示意图。

图4是本公开一示例性实施例示出的芯片堆叠结构的示意图。

图5是本公开一示例性实施例示出的芯片堆叠结构的示意图。

图6是本公开一示例性实施例示出的芯片堆叠结构的示意图。

图7是本公开一示例性实施例示出的芯片堆叠结构的示意图。

图8是本公开一示例性实施例示出的芯片堆叠结构的制作方法的流程图。

附图标记：100、芯片堆叠结构；10、第一半导体芯片；20、第二半导体芯片；21、第一芯片；22、第二芯片；30a、第一信号传输结构；30b、第二信号传输结构；31、第一传输结构；311、第一接触垫；312、第二接触垫；313、第一焊料部；32、第二传输结构；321、第三接触垫；322、第四接触垫；323、第二焊料部；33、硅通孔；33a、第一硅通孔；33b、第二硅通孔；34、第四传输结构；35、第五传输结构；40、第一控制电路；41、第一编程器件；42、状态信息传输子电路；421、第一晶体管；43、感应放大子电路；431、第二晶体管；432、第三晶体管；433、锁存器；433a、第一器件；433b、第二器件；44、编程控制子电路；441、第四晶体管；45、第一节点；46、读写信号端；47、第二节点；48、第一电源端；49、第二电源端；50、第一选择电路；60、第二控制电路；70、第二选择电路；70’、第二选择电路；80a、第三传输结构；80b、第六传输结构；81、第五接触垫；82、第六接触垫、83、第三焊料部。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。

在HBM生产完成后，需要对穿透多个半导体芯片的信号路径阵列进行测试，当某个信号路径处于不良导通状态时，需记录该信号路径在信号路径阵列中的位置。为了记录信号路径的缺陷，目前，通常是在HBM厚度方向上的最下层的接口芯片上设置集成熔丝阵列，集成熔丝阵列中的每个熔丝与信号路径阵列中的每个信号路径对应，以将处于不良导通状态的信号路径的位置记录在集成熔丝阵列中。

然而，集成熔丝阵列的逻辑电路的面积占比较大，且在读取集成熔丝阵列以确定该信号路径在信号路径阵列中的位置时，需要逐一对集成熔丝阵列中的每个熔丝进行遍历，信息传递路径较长；且需要设置时钟产生电路、控制电路、等多个控制电路，运行操作较为复杂。

有鉴于此，本公开提供了一种芯片堆叠结构，包括：第一半导体芯片、第二半导体芯片、连接第一半导体芯片和第二半导体芯片的信号传输结构、设置在第一半导体芯片上的第一控制电路和第一选择电路；其中，信号传输结构包括第一传输结构和第二传输结构，第一传输结构和第二传输结构均包括设置在第二半导体芯片中的硅通孔；第一控制电路包括第一编程器件，第一编程器件为一次性可编程器件，第一编程器件被配置为存储第一传输结构的状态信息，第一控制电路与第一选择电路的控制端耦接；第一选择电路的两个输出端分别与第一传输结构和第二传输结构耦接，第一选择电路被配置为根据第一编程器件存储的状态信息，将信号传输至第一传输结构和第二传输结构之一。通过在第一半导体芯片上均设置与每个第一传输结构位置对应的第一控制电路和第一选择电路，降低在第一半导体芯片上的面积占比，同时使得芯片堆叠结构的上电瞬间第一选择电路即可通过读取第一控制电路中存储的第一传输结构的状态信息，缩短信息传递路径，降低修复操作的复杂性，省去复杂的逻辑控制且不需要分时传输，精简走线资源和降低面积成本。

本公开一示例性实施例中，如图1所示，提供了一种芯片堆叠结构100，芯片堆叠结构100可以应用于HBM存储器等由多个半导体芯片堆叠形成的结构。芯片堆叠结构100包括第一半导体芯片10、第二半导体芯片20、连接第一半导体芯片10和第二半导体芯片20的信号传输结构、设置在第一半导体芯片10上的第一控制电路40和第一选择电路50。其中，信号传输结构包括第一传输结构31和第二传输结构32，第一传输结构31和第二传输结构32均包括设置在第二半导体芯片20中的第一硅通孔33a；第一控制电路40包括第一编程器件41，第一编程器件41为一次性可编程器件，第一编程器件41被配置为存储第一传输结构31的状态信息，第一控制电路40与第一选择电路50的控制端耦接；第一选择电路50的两个输出端分别与第一传输结构31和第二传输结构32耦接，第一选择电路50被配置为根据第一编程器件41存储的状态信息，将信号传输至第一传输结构31和第二传输结构32之一。

在本公开示例性的实施例中，第一半导体芯片10和第二半导体芯片20可以为任意可以堆叠在一起实现相应功能的芯片。参考图1，第一半导体芯片10可以是连接第二半导体芯片20和封装基板(Substrate)的控制芯片，例如可以是基底芯片(base die)或者逻辑芯片(logic die)等。第一半导体芯片10中包含大量的用于实现各种控制逻辑的电路，例如包含大量的与门、与非门、非门、异或门等数字电路和其他模拟电路，通过第一半导体芯片10，可以对堆叠在第一半导体芯片10上方的一个或多个第二半导体芯片20进行控制。第二半导体芯片20可以是以半导体材料制作而成未经封装的小块集成电路的本体，称为裸晶或裸片(Die)，即是晶圆经过切割测试后没有经过封装的芯片。每个第二半导体芯片20上集成各自包含存储器单元阵列的存储器核心。

信号传输结构可以包括连接第一半导体芯片10和第二半导体芯片20的第一信号传输结构30a，第一半导体芯片10通过第一信号传输结构30a对第二半导体芯片20进行控制，以及实现沟通电路、数据存储、数据读取等功能。第一信号传输结构30a例如可以包括第一传输结构31和第二传输结构32，第一传输结构31和第二传输结构32的结构相同且相互相邻设置。第一传输结构31和第二传输结构32中，其一是备用的传输结构，例如，第二传输结构32可以是第一传输结构31的备用传输结构，当第一传输结构31失效(例如存在缺陷)或被占用时，使用第二传输结构32进行信号传输。可以理解的是，第一传输结构31也可以是其它第一信号传输结构30a中的备用传输结构。

第一传输结构31和第二传输结构32均可以包括设置在第二半导体芯片20中的第一硅通孔33a(Through-Silicon-Via，TSV)，第一硅通孔33a可以是先采用激光钻孔(1aserdrilling)、湿法刻蚀或者干法刻蚀等技术在第二半导体芯片20上形成穿通第二半导体芯片20的过孔后，在过孔的侧壁沉积或涂布绝缘材料，并在设置有绝缘材料的过孔中填充导电材料，导电材料例如可以是铜、钨、多晶硅(poly silicon)等材料，过孔中的导电材料形成第一硅通孔33a。

在一些可能的实施方式中，参考图1所示，第一传输结构31还包括设置在第一半导体芯片10上的第一接触垫311和设置在第二半导体芯片20上的第二接触垫312，第一接触垫311和第二接触垫312电连接；第二传输结构32还包括设置在第一半导体芯片10上的第三接触垫321和设置在第二半导体芯片20上的第四接触垫322，第三接触垫321和第四接触垫322电连接。

第一接触垫311和第三接触垫321是分别设置在第一半导体芯片10上与第二半导体芯片20相对的接触面上的接垫、焊点、凸块或由第一半导体芯片10中露出的线路层。第二接触垫312、以及第四接触垫322是分别设置在第二半导体芯片20上与第一半导体芯片10相对的接触面上的接垫、焊点、凸块或由第二半导体芯片20中露出的线路层。第一接触垫311与第二接触垫312的位置对应且相互电连接，例如可以是通过第一焊料部313相互电连接，第一焊料部313例如可以是焊球(solder ball)、导通孔(conductive via)或凸块(bump)。第二接触垫312与第一传输结构31中的第一硅通孔33a连接，使得信号可以由第一半导体芯片10中依次通过第一接触垫311、第一焊料部313、第二接触垫312、第一硅通孔33a(即第一传输结构31)传递至第二半导体芯片20中。

可以理解的是，第三接触垫321与第四接触垫322的位置对应且相互电连接，例如可以是通过第二焊料部323相互电连接，第二焊料部323例如可以是焊球(solder ball)、导通孔(conductive via)或凸块(bump)。第四接触垫322与第二传输结构32中的第一硅通孔33a连接，使得信号可以由第一半导体芯片10中依次通过第三接触垫321、第二焊料部323、第四接触垫322、第一硅通孔33a(即第二传输结构32)传递至第二半导体芯片20中。

示例性地，第一半导体芯片10上设置有第一控制电路40和第一选择电路50，第一控制电路40用于存储第一传输结构31的状态信息。第一传输结构31的状态信息可以在制造测试阶段通过测试确定。例如，将芯片堆叠结构100外接测试逻辑电路，通过测试信号对芯片堆叠结构100中的第一信号传输结构30a进行功能性扫描，以确定第一信号传输结构30a的状态信息。以第一传输结构31为例进行说明，第一传输结构31的状态信息包括第一状态信息和第二状态信息之一，例如，当第一传输结构31处于有效状态，且未被其它信号传输路线占用(即第一传输结构31作为其他第一信号传输结构30a中的备用传输结构，但未被启用)时，第一控制电路40存储第一传输结构31的状态信息为第一状态信息。当第一传输结构31处于不良状态时，例如是第一硅通孔33a处于不良导通状态或者连接上下两个第一硅通孔33a的垫片或者焊球的连接处于不良导通状态，或者第一传输结构31被占用(即第一传输结构31作为其他第一信号传输结构30a中的备用传输结构，且被启用)时，第一控制电路40存储第一传输结构31的状态信息为第二状态信息。

参考图2所示，第一控制电路40包括第一编程器件41，例如可以通过第一编程器件41对第一传输结构31的状态信息进行存储，第一编程器件41为一次性可编程器件，即，第一编程器件41对第一传输结构31的状态信息进行存储后，第一传输结构31的状态信息一直有效，不可对其进行更改或再次编程，但可以被多次读取。第一编程器件41例如可以是熔丝器件(fuse)或者反熔丝器件(anti-fuse)。其中，熔丝器件包括多晶硅栅极或者金属栅极，当熔丝器件未编程时，熔丝与多晶硅栅极或金属栅极连接；当熔丝器件编程后，熔丝与多晶硅栅极或金属栅极熔断。反熔丝器件包括两层电极和两层电极之间的反熔丝介质层，当反熔丝器件未编程时，两层电极相互不连接；当反熔丝器件编程后，反熔丝介质在强电场作用下被击穿形成导电通路，使得两层电极相互连接。在一些实施例中，第一编程器件41选用反熔丝器件，反熔丝器件的安全性和可靠性较高，可读次数较多，且功耗较低。

示例性地，当第一传输结构31的状态信息为第一状态信息，即第一传输结构31处于有效状态，且未被其它传输结构信号传输路线占用(即第一传输结构31作为其他第一信号传输结构30a中的备用传输结构，但未被启用)时，第一编程器件41不进行编程。当第一编程器件41为熔丝器件时，即熔丝与多晶硅栅极或金属栅极连接；当第一编程器件41为反熔丝器件时，两层电极相互不连接。当第一传输结构31的状态信息为第二状态信息，即第一传输结构31失效，或者被信号传输路线占用(即第一传输结构31作为其他第一信号传输结构30a中的备用传输结构，且被启用)时，第一编程器件41进行编程。当第一编程器件41为熔丝器件时，即熔丝与多晶硅栅极或金属栅极熔断；当第一编程器件41为反熔丝器件时，反熔丝介质在强电场作用下形成导电通路，使得两层电极相互连接。利用第一编程器件41编程前后的连通状态的不同，以存储第一传输结构31的第一状态信息或者第二状态信息。

耦接是指两个对象间的多个对应端口形成有机连接，可以是二者物理连接，也可以是二者电磁耦合。第一选择电路50可以是根据与其耦接的第一控制电路40的存储的状态信息不同而确定信号路径的电路，第一选择电路50例如可以是数据分配器(Demultiplexer，DeMUX)，数据分配器设置为单路输入，多路输出，通过数据分配器，可以决定信号从哪一路输出。示例性地，通过设置第一选择电路50的控制端，根据控制端接收到的第一控制电路40传输的逻辑信号的不同，表征第一传输结构31的状态信息的不同，进而使得第一选择电路50选择第一传输结构31或者第二传输结构32对信号进行传输。本实施例中的信号可以是控制信号，也可以是数据信号。由于第一控制电路40与第一选择电路50的控制端耦接，且第一选择电路50的两个输出端分别与第一传输结构31和第二传输结构32耦接，使得第一选择电路50的控制端可以通过读取第一控制电路40中的第一编程器件41输出的逻辑状态，控制信号通过与第一传输结构31连接的输出端输出，或者与第二传输结构32连接的输出端输出。例如，对第一控制电路40施加读取信号，当第一控制电路40输出低电平时，表征第一传输结构31的状态信息为第一状态信息，第一选择电路50将信号传输至第一传输结构31；当第一控制电路40输出高电平时，表征第一传输结构31的状态信息为第二状态信息，第一选择电路50将信号传输至第二传输结构32。

在一些可能的实施方式中，第一选择电路50的两个输出端分别与第一接触垫311和第三接触垫321耦接。由于第一选择电路50设置在第一半导体芯片10的内部，且第一接触垫311和第三接触垫321设置于第一半导体芯片10上，将第一选择电路50的两个输出端分别与第一接触垫311和第三接触垫321耦接，使得第一选择电路50可以根据第一控制电路40中存储的第一传输结构31的状态信息，将信号通过第一接触垫311或者第三接触垫321传输至第一传输结构31或者第二传输结构32。

示例性地，第一控制电路40和第一选择电路50均设置在第一半导体芯片10上，且位于第一传输结构31和第二传输结构32之间，参考图1所示，相邻的第一传输结构31和第二传输结构32之间均设置第一控制电路40和第一选择电路50，且第一选择电路50的输出端均与位置对应的第一传输结构31和第二传输结构32耦接，通过充分利用第一传输结构31和第二传输结构32之间的面积，降低第一控制电路40和第一选择电路50组成的修复电路在第一半导体芯片10上的面积占比，降低芯片成本；同时使得芯片堆叠结构100在初始化过程中的上电瞬间，第一选择电路50即可通过读取第一控制电路40中存储的第一传输结构31的状态信息，缩短第一传输结构31的状态信息的传递路径，降低修复操作的复杂性，省去复杂的逻辑控制且不需要分时传输，精简走线资源和降低面积成本。

在一些可能的实施方式中，芯片堆叠结构100中可以设置多个第二半导体芯片20，多个第二半导体芯片20可以以堆叠的方式堆设在第一半导体芯片10的上方，形成芯片堆叠结构100。如图3所示，图3中包括了一个第一半导体芯片10和多个第二半导体芯片20，多个第二半导体芯片20堆叠在第一半导体芯片10之上。对于相邻的两个第二半导体芯片20，靠近第一半导体芯片10的芯片可以是第一芯片21，远离第一半导体芯片10的芯片可以是第二芯片22。

信号传输结构还包括连接任意两个相邻的第二半导体芯片20的第二信号传输结构30b，例如，第二信号传输结构30b用于连接第一芯片21和第二芯片22。第二信号传输结构30b与第一信号传输结构30a的结构相同，且位置相互对应，参考图3，第二信号传输结构30b包括第四传输结构34和第五传输结构35，第四传输结构34与第一传输结构31位置对应，第五传输结构35与第二传输结构32位置对应，使得当信号传输至第一传输结构31时，信号可以进一步传输至第四传输结构34，或者，当信号传输至第二传输结构32时，信号可以进一步传输至第五传输结构35，以实现第一半导体芯片10对远离第一半导体芯片10的其它第二半导体芯片20进行控制。

在一些可能的实施方式中，参考图4所示，芯片堆叠结构100还包括设置在第二半导体芯片20上的第二控制电路60和第二选择电路70；第二控制电路60包括第二编程器件，第二编程器件为一次性可编程器件，第二编程器件被配置为存储第一传输结构31的状态信息，第二控制电路60与第二选择电路70的控制端耦接；第二选择电路70的两个输入端分别与第一传输结构31和第二传输结构32耦接，第二选择电路70被配置为根据第二编程器件存储的状态信息，输出第一传输结构31和第二传输结构32之一上的信号。

本实施例中，由于芯片堆叠结构100中设置有多个第二半导体芯片20，在芯片堆叠结构100的使用过程中，第二控制电路60和第二选择电路70用于选择信号是否需要传输至远离第一半导体芯片10的下一个第二半导体芯片20中。也就是说，在一些情况下，信号只需要从第一半导体芯片10传输至与其相邻的第二半导体芯片20，此时仅需要启用第一半导体芯片10上的第一控制电路40和第一选择电路50，将信号传输至连接第一半导体芯片10和第二半导体芯片20的第一传输结构31或第二传输结构32。在另一些情况下，信号需要从第一半导体芯片10传输至远离第一半导体芯片20的第二半导体芯片20时，需要同时启用第一半导体芯片10上的第一控制电路40和第一选择电路50，以及第二半导体芯片20上的第二控制电路60和第二选择电路70，输出连接第一半导体芯片10和第二半导体芯片20的第一传输结构31或第二传输结构32上的信号，将信号传输至连接相邻两个第二半导体芯片20的第一传输结构31或第二传输结构32。

第二控制电路60的配置与第一控制电路40的配置类似，第二控制电路60包括第二编程器件，第二编程器件与第一编程器件41类似，第二编程器件为一次性可编程器件，第二编程器件例如可以是熔丝器件(fuse)或者反熔丝器件(anti-fuse)。第二编程器件被配置为存储第一传输结构31的状态信息，第二控制电路60与第二选择电路70的控制端耦接。第二选择电路70例如可以是数据选择器(Multiplexer，MUX)，数据选择器为多路输入，单路输出，通过数据选择器，可以决定输入的哪一路信号从能够被输出。示例性地，通过设置第二选择电路70的控制端，根据控制端接收到的第二控制电路60传输的逻辑信号的不同，表征第一传输结构31的状态信息的不同，进而使得第二选择电路70选择连接第一半导体芯片10和第二半导体芯片20的第一传输结构31或第二传输结构32上的信号进行进一步传输。由于第二控制电路60与第二选择电路70的控制端耦接，且第二选择电路70的两个输入端分别与第一传输结构31和第二传输结构32耦接，使得第二选择电路70的控制端可以通过读取第二控制电路60中的第二编程器件输出的逻辑状态，控制第一传输结构31上的信号输出，或者控制第二传输结构32上的信号输出。

示例性地，对第二控制电路60施加读取信号，当第二控制电路60输出低电平时，表征第一传输结构31的状态信息为第一状态信息，即第一传输结构31有效且未被占用，此时第一传输结构31传输原本应由第一传输结构31传输的信号，且第二传输结构32传输原本应由第二传输结构32传输的信号，第二选择电路70根据第一传输结构31的状态信息，输出第一传输结构31上的信号。当第二控制电路60输出高电平时，表征第一传输结构31的状态信息为第二状态信息，即第一传输结构31失效或者被占用。当第一传输结构31失效时，原本应由第一传输结构31传输的信号由第二传输结构32传输，第一传输结构31不传输信号，因此，第二选择电路70选择输出第二传输结构32上的信号；当第一传输结构31被占用时，即第一传输结构31作为其它第一信号传输结构30a的备用传输结构且被启用，第一传输结构31传输其它信号，原本应由第一传输结构31传输的信号由第二传输结构32传输，因此，第二选择电路70选择输出第二传输结构32上的信号。

在一些可能的实施方式中，第二选择电路70的两个输入端分别与第二接触垫312和第四接触垫322耦接。由于第二选择电路70设置在第二半导体芯片20的内部，且第二接触垫312和第四接触垫322设置于第二半导体芯片20上，将第二选择电路70的两个输入端分别与第二接触垫312和第四接触垫322耦接，使得第一传输结构31或者第二传输结构32上传输的信号传递至第二选择电路70，且第二选择电路70可以根据第二控制电路60中存储的第一传输结构31的状态信息，选择将第一传输结构31或者第二传输结构32上传输的信号进行输出。

示例性地，第二控制电路60和第二选择电路70均设置在第二半导体芯片20上，且位于第一传输结构31和第二传输结构32之间，参考图4所示，在第二半导体芯片20中，相邻的第一传输结构31和第二传输结构32之间均设置第二控制电路60和第二选择电路70，且第二选择电路70的输入端均与位置对应的第一传输结构31和第二传输结构32耦接，使得芯片堆叠结构100在初始化过程中的上电瞬间，第二选择电路70即可通过读取第二控制电路60中存储的第一传输结构31的状态信息，缩短第一传输结构31的状态信息的传递路径，降低修复操作的复杂性。

在一些可能的实施方式中，芯片堆叠结构100中可以设置多个第二半导体芯片20，多个第二半导体芯片20可以以堆叠的方式堆设在第一半导体芯片10的上方，形成芯片堆叠结构100。如图5所示，图5中包括了一个第一半导体芯片10和多个第二半导体芯片20，多个第二半导体芯片20堆叠在第一半导体芯片10之上。多个第二半导体芯片20中均设置有第二控制电路60和第二选择电路70，对于相邻的两个第二半导体芯片20，靠近第一半导体芯片10的芯片可以是第一芯片21，远离第一半导体芯片10的芯片可以是第二芯片22。第二芯片22中的第二控制电路60与第二芯片22中的第二选择电路70的控制端耦接，第二芯片22中的第二选择电路70的输入端分别与第四传输结构34和第五传输结构35耦接。

示例性地，可以对第二芯片22中的第二控制电路60施加读取信号，当第二控制电路60输出的信号表征第一传输结构31的状态信息为第一状态信息，即第一传输结构31未被占用，且有效，此时第一传输结构31传输原本应由第一传输结构31传输的信号并进一步传输至第四传输结构34，且第二传输结构32传输原本应由第二传输结构32传输的信号并进一步传输至第五传输结构35，第二芯片22中的第二选择电路70根据第一传输结构31的状态信息，选择输出与第一传输结构31位置对应的第四传输结构34上的信号。

当第二芯片22中的第二控制电路60输出的信号表征第一传输结构31的状态信息为第二状态信息，即第一传输结构31失效或者被占用时，第二芯片22中的第二选择电路70选择输出与第二传输结构32位置对应的第五传输结构35上的信号。在一些实施例中，当第一传输结构31失效时，原本应由第一传输结构31传输的信号由第二传输结构32传输并进一步传输至第五传输结构35，第一传输结构31不传输信号，因此第四传输结构34也不传输信号，因此，第二芯片22中的第二选择电路70选择输出第五传输结构35上的信号。在另一些实施例中，当第一传输结构31被占用时，即第一传输结构31作为其它第一信号传输结构30a的备用传输结构且被启用，第一传输结构31传输其它信号，第四传输结构34也作为其它第二信号传输结构30b的备用传输结构且也被启用，第四传输结构34也传输其它信号。而原本应由第一传输结构31传输的信号由第二传输结构32传输，第二传输结构32进而将信号进一步传输至第五传输结构35，因此，第二芯片22中的第二选择电路70选择输出第五传输结构35上的信号。

通过在多个第二半导体芯片20中设置第二控制电路60和第二选择电路70，使得第一半导体芯片10可以对远离第一半导体芯片10的其它第二半导体芯片20进行控制，并根据存储的第一传输结构31的状态信息，快速且准确地选择信号的传输路径。

在一些可能的实施方式中，参考图6所示，芯片堆叠结构100还包括：连接第一半导体芯片10和第二半导体芯片20的第三传输结构80a以及设置在第二半导体芯片20上的第二选择电路70’；第三传输结构80a被配置为将第一控制电路40耦接至第二选择电路70’的控制端；第二选择电路70’的两个输入端分别与第一传输结构31和第二传输结构32耦接，第二选择电路70’被配置为根据第一编程器件41存储的状态信息，输出第一传输结构31和第二传输结构32之一上的信号。

本实施例中，第三传输结构80a用于连接第一半导体芯片10和第二半导体芯片20，具体的，第三传输结构80a将第一控制电路40耦接至第二选择电路70’的控制端。第二选择电路70’的结构和实施方式可以与上述实施例中的第二选择电路70’的结构和实施方式相同，第二选择电路70’的两个输入端分别与第一传输结构31和第二传输结构32耦接。第三传输结构80a用于将第一控制电路40中的第一编程器件41中存储的第一传输结构31的状态信息传输至第二选择电路70的控制端，使得第二选择电路70’可以根据第一控制电路40中的第一编程器件41中存储的第一传输结构31的状态信息，选择输出第一传输结构31的信号，或者，选择输出第二传输结构32上的信号。

示例性地，参考图6所示，第三传输结构80a包括设置在第二半导体芯片20上的第二硅通孔33b，第三传输结构80a的第二硅通孔33b的平面尺寸大于第一传输结构31和第二传输结构32任一的第一硅通孔33a的平面尺寸。

第三传输结构80a中的第二硅通孔33b的形成方式与第一传输结构31和第二传输结构32中的第一硅通孔33a的形成方式相同。由于第三传输结构80a用于传输第一控制电路40中存储的第一传输结构31的状态信息，设置第二硅通孔33b的平面尺寸大于第一传输结构31和第二传输结构32任一的第一硅通孔33a的平面尺寸，使得第三传输结构80a的结构可靠性加强，确保第一控制电路40中存储的状态信息可以稳定传输至第二选择电路70’。

通过设置第二选择电路70’的控制端，根据控制端接收到的第一控制电路40传输的逻辑信号的不同，表征第一传输结构31的状态信息的不同，进而使得第二选择电路70’选择连接第一半导体芯片10和第二半导体芯片20的第一传输结构31或第二传输结构32上的信号进行进一步传输。由于第一控制电路40与第二选择电路70’的控制端耦接，且第二选择电路70’的两个输入端分别与第一传输结构31和第二传输结构32耦接，使得第二选择电路70’的控制端可以通过读取第一控制电路40中的第一编程器件41输出的逻辑状态，控制第一传输结构31上的信号输出，或者控制第二传输结构32上的信号输出。

在一些可能的实施方式中，参考图6，第三传输结构80a还包括设置在第一半导体芯片10上的第五接触垫81以及设置在第二半导体芯片20上的第六接触垫82；第一控制电路40与第五接触垫81耦接，第二选择电路70’的控制端与第六接触垫82耦接。

第三传输结构80a中的第五接触垫81和第六接触垫82与第一传输结构31中的第一接触垫311和第二接触垫312，以及第二传输结构32中的第三接触垫321和第四接触垫322类似，在此不作赘述。第五接触垫81和第六接触垫82电连接，例如可以通过第三焊料部83电连接。第一控制电路40与第五接触垫81耦接，使得第一控制电路40中存储的第一传输结构31的状态信息可以传递至第五接触垫81，并经由第三焊料部83传递至第六接触垫82。第二选择电路70’的控制端与第六接触垫82耦接，使得第二选择电路70’可以根据第一控制电路40中存储的第一传输结构31的状态信息，选择将第一传输结构31或者第二传输结构32上传输的信号进行输出。

在一些可能的实施方式中，芯片堆叠结构100中可以设置多个第二半导体芯片20，如图7所示，图7中包括了一个第一半导体芯片10和多个第二半导体芯片20，多个第二半导体芯片20堆叠在第一半导体芯片10之上，任意相邻两个第二半导体芯片20还通过第六传输结构80b连接，第六传输结构80b与第三传输结构80a的结构相同，且位置相互对应，使得当第一控制电路40中存储的第一传输结构31的状态信息传输至第三传输结构80a时，第一传输结构31的状态信息可以进一步传输至第六传输结构80b。

多个第二半导体芯片20中均设置有第二选择电路70’。对于相邻的两个第二半导体芯片20，靠近第一半导体芯片10的芯片可以是第一芯片21，远离第一半导体芯片10的芯片可以是第二芯片22。第二芯片22中的第二选择电路70’的控制端通过第六传输结构80b与第一控制电路40耦接，第二芯片22中的第二选择电路70’的输入端分别与第四传输结构34和第五传输结构35耦接。由于第六传输结构80b与第三传输结构80a连接，第一控制电路40中存储的第一传输结构31的状态信息可以通过第三传输结构80a传输至第六传输结构80b，而第二芯片22中的第二选择电路70’的控制端与第六传输结构80b耦接，使得第二芯片22中的第二选择电路70’可以根据第六传输结构80b传输的第一传输结构31的状态信息，选择输出与第一传输结构31位置对应的第四传输结构34上的信号，或者，选择输出与第二传输结构32位置对应的第五传输结构35上的信号。

通过设置连接第一半导体芯片10和第二半导体芯片20的第三传输结构80a、连接相邻两个第二半导体芯片20的第六传输结构80b，以及在多个第二半导体芯片20中的第二选择电路70’，使得第一控制电路40中存储的第一传输结构31的状态信息可以通过平面尺寸较大第三传输结构80a和第六传输结构80b稳定传输，实现第一半导体芯片10对远离第一半导体芯片10的其它第二半导体芯片20进行控制，并根据存储的第一传输结构31的状态信息，快速且准确地选择信号的传输路径。

在一个示例性实施例中，参考图2所示，第一控制电路40还包括状态信息传输子电路42和感应放大子电路43；状态信息传输子电路42与第一编程器件41耦接，状态信息传输子电路42被配置为将第一编程器件41存储的状态信息传输至感应放大子电路43；感应放大子电路43与状态信息传输子电路42耦接，感应放大子电路43被配置为感测状态信息，并将状态信息对应的控制信号输出至第一选择电路50。

本实施例中，结合图1和图2，状态信息传输子电路42例如可以是电路传输线或者柔性电路。当需要对第一编程器件41中存储的状态信息进行读取时，状态信息传输子电路42的第一端和第二端分别与第一编程器件41和感应放大子电路43耦接，使得第一编程器件41中存储的第一传输结构31的状态信息可以传输至状态信息传输子电路42后，再经由状态信息传输子电路42传输至感应放大子电路43。感应放大子电路43中可以设置感应放大器，当第一传输结构31的状态信息传输至感应放大子电路43时，例如，向第一编程器件41施加读取信号，当状态信息传输子电路42输出低电平时，表征第一传输结构31的状态信息为第二状态信息，感应放大子电路43可以感测状态信息，并将该状态信息对应的控制信号输出至第一选择电路50。例如，感应放大子电路43对低电平信号进行相位反转，输出高电平信号，第一传输结构31的状态信息对应的高电平信号输出至第一选择电路50。例如，可以在第一选择电路50的控制端预先设置，低电平信号对应第一传输结构31的第一状态信息，高电平信号对应第一传输结构31的第二状态信息。当第一选择电路50的控制端接收到高电平信号时，控制第一选择电路50的输出端将原本应由第一传输结构31的信号，传输至第二传输结构32，即启用第二传输结构32作为第一传输结构31的备用信号传输结构。

示例性地，第一编程器件41的第一端与读写信号端46耦接，读写信号端46被配置为提供读取信号，以使得对第一编程器件41进行第一传输结构31的状态信息的读取。状态信息传输子电路42的第一端与第一编程器件41耦接，例如是状态信息传输子电路42的第一晶体管421的第一端与第一编程器件41的第二端耦接，第一晶体管421可以是二极管、三极管、晶闸管、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)等等，第一晶体管421例如可以是NMOS或PMOS。

状态信息传输子电路42的第二端与感应放大子电路43耦接，例如是通过第一节点45耦接，将第一晶体管421的第二端与第一节点45耦接，将感应放大子电路43的第二晶体管431的第一端与第一节点45耦接，第二晶体管431的第二端与第二节点47耦接。第二晶体管431用于控制感应放大子电路43与状态信息传输子电路42耦接或断开，例如，在对第一编程器件41进行读取时，第二晶体管431处于导通状态，在对第一编程器件41进行编程或其它操作时，第二晶体管431处于关断状态，第二晶体管431与第一晶体管421相同或者不同。

感应放大子电路43还包括第三晶体管432，第三晶体管432的第一端与第一电源端48耦接，第一电源端48用于向感应放大子电路43提供高电压(后面会详细说明)，第二晶体管431用于在感应放大子电路43接收到第一传输结构31的不同的状态信息时，是否向感应放大子电路43提供高电压，以确保感应放大子电路43输出的控制信号更加准确。感应放大子电路43还包括锁存器433，锁存器433的输入端与第二节点47耦接，锁存器433根据第二节点47接收到的第一传输结构31的状态信息进行感应放大，锁存器433的输出端作为第一控制电路40的输出端，即锁存器433将状态信息对应的控制信号输出，并输出至第一选择电路50的控制端。

下面对第一编程器件41中存储的第一传输结构31的状态信息的读取过程进行详细说明，本实施例中，第一编程器件41示例性地采用反熔丝器件。

在对第一编程器件41进行读取之前，可以使用低电平电压向锁存器433预充电，例如向第一器件433a提供低电平电压，使得低电平电压信号通过第二节点47在感应放大子电路43中传输。当第二晶体管431和第一晶体管421为NMOS时，向第二晶体管431和第一晶体管421的栅极提供高电压，使得第二晶体管431和第一晶体管421导通，并向读写信号端46输入读取信号，读取信号的电压例如可以是0V的零电压，零电压作用于第一编程器件41的第一端。

当第一编程器件41中存储的第一传输结构31的状态信息为第二状态信息时，第一编程器件41被编程完成，第一编程器件41中的两层电极相互连接，由于第一器件433a经过低电平电压的预充电，使得该低电平电压通过第一编程器件41放电，第一编程器件41的第二端输出低电平信号，并将低电平信号依次通过第一晶体管421、第一节点45、第二晶体管431和第二节点47传输至锁存器433，使得锁存器433的输入端接收到低电平信号。第二器件433b可以设置为反相器，使得锁存器433的输出端输出高电平信号，即第一控制电路40的输出端输出高电平信号。当第一控制电路40的输出端输出高电平信号时，表征第一编程器件41中存储第一传输结构31的状态信息为第二状态信息，第一选择电路50根据接收到的高电平信号，将信号传输至第二传输结构32。

当第一编程器件41中存储的第一传输结构31的状态信息为第一状态信息时，第一编程器件41不进行编程，第一编程器件41中的两层电极相互不连接。此时，第三晶体管432处于导通状态，第一电源端48通过第三晶体管432向第二节点47提供高电平电压，第一电源端48例如可以是VDD电源或VCC电源，使得锁存器433的输入端接收到高电平信号。第二器件433b可以设置为反相器，使得锁存器433的输出端输出低电平信号，即第一控制电路40的输出端输出低电平信号。当第一控制电路40的输出端输出低电平信号时，表征第一编程器件41中存储第一传输结构31的状态信息为第一状态信息，第一选择电路50根据接收到的低电平信号，将信号传输至第一传输结构31。

在一些可能的实施方式中，参考图2所示，第一控制电路40还包括编程控制子电路44，编程控制子电路44与状态信息传输子电路42耦接，编程控制子电路44被配置为与状态信息传输子电路42共同控制第一编程器件41的编程操作。

结合图1和图2，当需要将第一传输结构31的状态信息进行存储时，状态信息传输子电路42的第一端和第二端分别与第一编程器件41和编程控制子电路44耦接，以控制第一编程器件41的编程操作。示例性地，第一编程器件41的第一端与读写信号端46耦接，读写信号端46还被配置为提供编程信号，以使得对第一编程器件41进行第一传输结构31的状态信息的存储。状态信息传输子电路42的第一端与第一编程器件41耦接，例如是状态信息传输子电路42的第一晶体管421的第一端与第一编程器件41的第二端耦接。状态信息传输子电路42的第二端与编程控制子电路44耦接，例如是通过第一节点45耦接，将第一晶体管421的第二端与第一节点45耦接，编程控制子电路44的第四晶体管441的第一端与第一节点45连接耦接。第四晶体管441的第二端与第二电源端49耦接，第二电源端49用于向编程控制子电路44提供低电平电压，第二电源端49例如可以是VSS电源端。

下面对第一编程器件41存储第一传输结构31的状态信息的存储过程进行详细说明，本实施例中，第一编程器件41示例性地采用反熔丝器件。

当测试过程中确定第一传输结构31的状态信息为有效且未被占用时，可不对第一编程器件41进行编程。当测试过程中确定第一传输结构31的状态信息为失效或者被占用时，即第一传输结构31的状态信息为第二状态信息，读写信号端46提供编程信号为强电场电压，强电场电压例如是6V以上的高压，强电场电压作用于第一编程器件41的第一端，控制第一晶体管421和第四晶体管441处于导通状态，使得反熔丝介质在强电场作用下被击穿然后形成导电通路，第一编程器件41中的两层电极相互连接，强电场电压经由第一晶体管421和第四晶体管441传输至第二电源端49，即完成第一传输结构31的第二状态信息的存储。

在一些可能的实施方式中，第二控制电路60的结构与第一控制电路40的结构相同或类似。也就是说，第二控制电路60的配置与第一控制电路40的配置相同，当第一编程器件41为熔丝器件时，第二编程器件也为熔丝器件；当第一编程器件41为反熔丝器件时，第二编程器件也为反熔丝器件。此外，第二控制电路60中也相应设置对应的编程电路、状态传输电路、感应放大电路等等，以简化编程操作和修复操作的运行。

在另一些可能的实施方式中，可以省略第二控制电路60。例如，如图6和图7所示，在采用前述第三传输结构80a的情况下，可以通过第三传输结构80a将第一控制电路40输出的控制信号传输至第二选择电路70的控制端。当然，也可以省略第二控制电路60的一部分电路结构，而保留第二控制电路60的另一部分电路结构，也即，第二控制电路60可以与第一控制电路40共用部分电路结构。例如，在一个示例中，第二控制电路60可以仅包括锁存器(参考锁存器433)，同时，可以通过第三传输结构80a将第一控制电路40的第二节点47与第二控制电路60的锁存器耦接。

在一个示例性实施例中，提供了一种芯片堆叠结构的制作方法，该制作方法用于制作上述实施例中的芯片堆叠结构，如图8所示，芯片堆叠结构的制作方法包括以下步骤：

步骤S100、提供第一半导体芯片，第一半导体芯片包括第一控制电路和第一选择电路；

步骤S200、提供第二半导体芯片，第二半导体芯片包括硅通孔；

步骤S300、将第二半导体芯片与第一半导体芯片键合，以形成信号传输结构；

其中，信号传输结构包括第一传输结构和第二传输结构，第一传输结构和第二传输结构均包括设置在第二半导体芯片中的硅通孔；第一控制电路包括第一编程器件，第一编程器件为一次性可编程器件，第一编程器件被配置为存储第一传输结构的状态信息，第一控制电路与第一选择电路的控制端耦接；第一选择电路的两个输出端分别与第一传输结构和第二传输结构耦接，第一选择电路被配置为根据第一编程器件存储的状态信息，将信号传输至第一传输结构和第二传输结构之一。

在步骤S100中，第一半导体芯片例如是基底芯片或逻辑芯片，第一半导体芯片用于控制第二半导体芯片。第一半导体芯片中包括第一控制电路和第一选择电路，第一控制电路中包括第一编程器件，第一编程器件为一次性可编程器件，第一编程器件被配置为存储第一传输结构的状态信息，第一传输结构的状态信息的存储过程如上述实施例中所描述的类似，在此不作赘述。当第一编程器件被编程后，第一传输结构的状态信息会一直存储于第一编程器件中。第一控制电路与第一选择电路的控制端耦接，且多个第一控制电路和第一选择电路阵列排布于第一半导体芯片上。

在步骤S200中，第二半导体芯片例如可以是沿第一半导体芯片的厚度方向堆叠设置，且设置于第一半导体芯片的上方。第二半导体芯片例如可以是未经封装的裸片，第二半导体芯片中设置有硅通孔，硅通孔可以是先采用激光钻孔、湿法刻蚀或者干法刻蚀等技术在第二半导体芯片上形成穿通第二半导体芯片的过孔后，在过孔的侧壁沉积或涂布绝缘材料，并在设置有绝缘材料的过孔中填充导电材料，导电材料例如可以是铜、钨、多晶硅等材料，过孔中的导电材料形成硅通孔。

在步骤S300中，在第二半导体芯片上形成接触垫，例如可以是通过化学气相沉积法形成接触垫，并设置接触垫的位置与多个硅通孔的位置对应，使得信号可以通过第二半导体芯片上的接触垫传输至硅通孔。在第一半导体芯片上形成接触垫，第一半导体芯片上的接触垫与第二半导体芯片上的接触垫位置对应。示例性地，可以在第一半导体芯片上的接触垫和第二半导体芯片上的接触垫之间设置焊料部，使得第一半导体芯片上的接触垫和第二半导体芯片上的接触垫连接，或者，将第一半导体芯片上的接触垫和第二半导体芯片上的接触垫直接连接，以使得第二半导体芯片与第一半导体芯片键合，接触垫、焊料部以及硅通孔共同形成第一信号传输结构，使得第一半导体芯片可以通过第一信号传输结构将信号传输至第二半导体芯片，或者通过第一信号传输结构对第二半导体芯片进行控制。示例性地，相邻的第二半导体芯片也可以键合并形成第二信号传输结构，使得第一半导体芯片可以将信号传输至远离第一半导体芯片的第二半导体芯片。

第一信号传输结构包括第一传输结构和第二传输结构，其中，第一传输结构和第二传输结构二者其一是备用的传输结构，例如，第二传输结构可以是第一传输结构的备用传输结构，当第一信号传输结构存在缺陷或失效时，使用第二传输结构进行信号传输。第一选择电路的两个输出端分别与第一传输结构和第二传输结构耦接，第一选择电路可以根据第一编程器件存储的第一信号传输结构的状态信息，将信号传输至第一传输结构和第二传输结构之一。例如，当第一信号传输结构的状态信息表征第一信号传输结构有效且未被占用时，第一选择电路将信号传输至第一传输结构，即选用原有的第一传输结构对信号进行传输。当第一信号传输结构的状态信息表征第一信号传输结构存在缺陷或被占用时，第一选择电路将信号传输至第二传输结构，即启用备用传输结构对原本应由第一信号传输结构传输的信号进行传输。

本实施例提供的芯片堆叠结构的制作方法中，通过设置在第一半导体芯片中设置阵列排布的多个第一控制电路和第一控制电路，充分利用第一信号输出结构周围的面积，降低第一控制电路和第一选择电路组成的修复电路在第一半导体芯片上的面积占比，降低芯片成本；同时使得芯片堆叠结构在芯片使用过程的初始化阶段的上电瞬间，第一选择电路即可通过读取第一控制电路中存储的第一传输结构的状态信息，缩短第一传输结构的状态信息的传递路径并减少了初始化过程的时间，降低修复操作的复杂性。

本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。

在本说明书的描述中，参考术语“实施例”、“示例性的实施例”、“一些实施方式”、“示意性实施方式”、“示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。

在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。

在本公开的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。

可以理解的是，本公开所使用的术语“第一”、“第二”等可在本公开中用于描述各种结构，但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。

在一个或多个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的多个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本公开的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。

最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。