反相电路、扫描驱动电路和显示装置

本申请要求于2022年10月12日在韩国知识产权局提交的第10-2022-0130797号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用被包含于此。

技术领域

这里描述的实施例涉及一种反相电路、扫描驱动电路和显示装置。

背景技术

诸如智能电话、数码相机、笔记本计算机、导航装置、智能电视等向用户提供图像的电子装置包括用于显示图像的显示装置。显示装置生成图像，并且通过显示屏幕向用户提供所生成的图像。

显示装置包括像素和用于控制像素的驱动电路(例如，扫描驱动电路、数据驱动电路、光发射驱动电路)。像素中的每个包括显示元件和用于控制显示元件的像素电路。像素的驱动电路可以包括有机地连接的晶体管。

为了改善图像质量，对能够在各种驱动频率下工作的显示装置的需求日益增长。

发明内容

实施例提供了一种能够以各种驱动频率工作的显示装置。

然而，公开的实施例不限于这里阐述的那些实施例。通过参照下面给出的公开的详细描述，上述和其它实施例对于公开所属领域的普通技术人员而言将变得更明显。

根据实施例，显示装置的扫描驱动电路中的反相电路可以包括：输出晶体管，连接在第一电压线与输出第二起始信号的输出端子之间，并且包括连接到接收第一起始信号的输入端子的栅电极；第一开关晶体管，连接在第一电压线与输出端子之间，并且包括连接到接收第一开关信号的第一开关线的栅电极；第二开关晶体管，连接在输出端子与第一节点之间，并且包括连接到接收第二开关信号的第二开关线的栅电极；以及放电电路，响应于第一起始信号、第一偏置时钟信号和第二偏置时钟信号而将第一节点放电至第一偏置时钟信号。

根据实施例，第二开关信号可以是第一开关信号的互补信号。

根据实施例，在通电时段和断电时段期间，第一开关晶体管可以通过第一开关信号导通，并且第二开关晶体管可以通过第二开关信号截止。

根据实施例，在通电时段和断电时段期间，输出端子可以输出与通过第一电压线接收的第一电压对应的第二起始信号。

根据实施例，在工作时段期间，第一开关晶体管可以通过第一开关信号截止，并且第二开关晶体管可以通过第二开关信号导通。

根据实施例，在工作时段期间，输出端子可以输出第二起始信号，第二起始信号是第一起始信号的互补信号。

根据实施例，放电电路可以包括：第一晶体管，连接在第二节点与第二时钟线之间，并且包括连接到输入端子的栅电极；第二晶体管，连接在第二节点与第二电压线之间，并且包括连接到第二时钟线的栅电极；第三晶体管，连接在第二节点与第三节点之间，并且包括连接到第二电压线的栅电极；第四晶体管，连接在第一节点与第四节点之间，并且包括连接到第一时钟线的栅电极；第五晶体管，连接在第四节点与第一时钟线之间，并且包括连接到第三节点的栅电极；以及电容器，连接在第三节点与第四节点之间。

根据实施例，第一时钟线可以传输第一偏置时钟信号，并且第二时钟线可以传输第二偏置时钟信号。

根据实施例，扫描驱动电路可以包括：反相电路，响应于第一起始信号、第一开关信号、第二开关信号、第一偏置时钟信号和第二偏置时钟信号而输出第二起始信号；第一扫描驱动器，响应于第一起始信号、第一时钟信号和第二时钟信号而输出第一扫描信号；以及第二扫描驱动器，响应于第二起始信号、第一偏置时钟信号和第二偏置时钟信号而输出第二扫描信号。反相电路可以包括：输出晶体管，连接在第一电压线与输出第二起始信号的输出端子之间，并且包括连接到接收第一起始信号的输入端子的栅电极；第一开关晶体管，连接在第一电压线与输出端子之间，并且包括连接到接收第一开关信号的第一开关线的栅电极；第二开关晶体管，连接在输出端子与第一节点之间，并且包括连接到接收第二开关信号的第二开关线的栅电极；以及放电电路，响应于第一起始信号、第一偏置时钟信号和第二偏置时钟信号而将第一节点放电至第一偏置时钟信号。

根据实施例，第二开关信号可以是第一开关信号的互补信号。

根据实施例，在通电时段和断电时段期间，第一开关晶体管可以通过第一开关信号导通，并且第二开关晶体管可以通过第二开关信号截止。

根据实施例，在通电时段和断电时段期间，输出端子可以输出与通过第一电压线接收的第一电压对应的第二起始信号。

根据实施例，在工作时段期间，第一开关晶体管可以通过第一开关信号截止，并且第二开关晶体管可以通过第二开关信号导通。

根据实施例，在工作时段期间，输出端子可以输出第二起始信号，第二起始信号是第一起始信号的互补信号。

根据实施例，放电电路可以包括：第一晶体管，连接在第二节点与第二时钟线之间，并且包括连接到输入端子的栅电极；第二晶体管，连接在第二节点与第二电压线之间，并且包括连接到第二时钟线的栅电极；第三晶体管，连接在第二节点与第三节点之间，并且包括连接到第二电压线的栅电极；第四晶体管，连接在第一节点与第四节点之间，并且包括连接到第一时钟线的栅电极；第五晶体管，连接在第四节点与第一时钟线之间，并且包括连接到第三节点的栅电极；以及电容器，连接在第三节点与第四节点之间，并且第一时钟线可以传输第一偏置时钟信号，并且第二时钟线可以传输第二偏置时钟信号。

根据实施例，显示装置可以包括：显示面板，包括像素；扫描驱动电路，将第一扫描信号和第二扫描信号提供到像素；数据驱动电路，将数据信号提供到像素；以及驱动控制器，将第一起始信号、第一开关信号、第二开关信号、第一偏置时钟信号和第二偏置时钟信号提供到扫描驱动电路。扫描驱动电路可以包括：反相电路，响应于第一起始信号、第一开关信号、第二开关信号、第一偏置时钟信号和第二偏置时钟信号而输出第二起始信号；第一扫描驱动器，响应于第一起始信号、第一时钟信号和第二时钟信号而输出第一扫描信号；以及第二扫描驱动器，响应于第二起始信号、第一偏置时钟信号和第二偏置时钟信号而输出第二扫描信号，并且在通电时段和断电时段期间，反相电路响应于第一电平的第一开关信号和第二电平的第二开关信号而输出预定电压电平的第二起始信号，并且在工作时段期间，反相电路可以输出第二起始信号，第二起始信号是第一起始信号的互补信号。

反相电路可以包括：输出晶体管，连接在第一电压线与输出第二起始信号的输出端子之间，并且包括连接到接收第一起始信号的输入端子的栅电极；第一开关晶体管，连接在第一电压线与输出端子之间，并且包括连接到接收第一开关信号的第一开关线的栅电极；第二开关晶体管，连接在输出端子与第一节点之间，并且包括连接到接收第二开关信号的第二开关线的栅电极；以及放电电路，响应于第一起始信号、第一偏置时钟信号和第二偏置时钟信号而将第一节点放电为第二偏置时钟信号。

根据实施例，在通电时段和断电时段期间，第一开关晶体管可以通过第一开关信号导通，并且第二开关晶体管可以通过第二开关信号截止，并且在工作时段期间，第一开关晶体管可以通过第一开关信号截止，并且第二开关晶体管可以通过第二开关信号导通。

根据实施例，放电电路可以包括：第一晶体管，连接在第二节点与第二时钟线之间，并且包括连接到输入端子的栅电极；第二晶体管，连接在第二节点与第二电压线之间，并且包括连接到第二时钟线的栅电极；第三晶体管，连接在第二节点与第三节点之间，并且包括连接到第二电压线的栅电极；第四晶体管，连接在第一节点与第四节点之间，并且包括连接到第一时钟线的栅电极；第五晶体管，连接在第四节点与第一时钟线之间，并且包括连接到第三节点的栅电极；以及电容器，连接在第三节点与第四节点之间，并且第一时钟线可以传输第一偏置时钟信号，并且第二时钟线可以传输第二偏置时钟信号。

根据实施例，像素可以包括：第一晶体管，接收第一扫描信号；以及第二晶体管，接收第二扫描信号，并且第一晶体管可以是P型晶体管，并且第二晶体管可以是N型晶体管。

附图说明

通过参照附图来详细地描述公开的实施例，公开的上述以及其它目的和特征将变得明显。

图1是根据实施例的显示装置的示意性框图。

图2是根据实施例的像素的等效电路的示意图。

图3是用于描述图2中所示的像素在驱动频率为第一频率的情况下的操作的时序图。

图4是用于描述图2中所示的像素在驱动频率为第二频率的情况下的操作的时序图。

图5是示出根据实施例的扫描驱动电路的构造的示意性框图。

图6是根据实施例的反相电路的等效电路的示意图。

图7是根据实施例的非显示区域中的扫描驱动电路中的反相电路的示意性平面图。

图8是用于说明性地描述反相电路在寻址时段或自扫描时段中的操作的时序图。

图9是用于说明性地描述根据实施例的反相电路在通电时段、工作时段和断电时段中的操作的时序图。

具体实施方式

在下面的描述中，出于解释的目的，阐述了许多具体细节，以提供对发明的各种实施例或实施方式的透彻理解。如这里使用的，“实施例”和“实施方式”是可互换的词语，它们是这里公开的装置或方法的非限制性示例。然而，清楚的是，可以在没有这些具体细节或者具有一个或更多个等同布置的情况下实践各种实施例。这里，各种实施例不必是排他性的，也不必限制公开。例如，可以在另一实施例中使用或者实现实施例的特定形状、构造和特性。

除非另有说明，否则示出的实施例应当被理解为提供发明的特征。因此，除非另有说明，否则各种实施例的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中，单独或统称为“元件”)可以在不脱离发明的情况下另外组合、分离、互换和/或重新布置。

通常在附图中提供交叉影线和/或阴影的使用，以阐明相邻的元件之间的边界。如此，除非另有说明，否则交叉影线或阴影的存在或不存在都不传达或者指示对元件的特定材料、材料性质、尺寸、比例、所示元件之间的共性和/或元件的任何其它特性、属性、性质等的任何偏好或要求。此外，在附图中，为了清楚和/或描述的目的，可以夸大元件的尺寸和相对尺寸。当可以不同地实现实施例时，可以与所描述的顺序不同地执行特定的工艺顺序。例如，两个连续描述的工艺可以基本同时执行或者以与所描述的顺序相反的顺序执行。此外，同样的附图标记指示同样的元件。

当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，它可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在居间元件或居间层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在居间元件或居间层。为此，术语“连接”可以指具有或者不具有居间元件的物理连接、电气连接和/或流体连接。此外，第一方向DR1、第二方向DR2和第三方向DR3不限于直角坐标系的三个轴(诸如X轴、Y轴和Z轴)对应的方向，并且可以在更广泛的意义上解释。例如，第一方向DR1、第二方向DR2和第三方向DR3可以彼此垂直，或者可以代表彼此不垂直的不同方向。此外，X轴、Y轴和Z轴不限于直角坐标系的三个轴(诸如x轴、y轴和z轴)，并且可以在更广泛的意义上解释。例如，X轴、Y轴和Z轴可以彼此垂直，或者可以代表彼此不垂直的不同方向。出于该公开的目的，“A和B中的至少一个”可以被解释为或理解为表示仅A、仅B或者A和B的任何组合。此外，“X、Y和Z中的至少一个”和“选自由X、Y和Z组成的组中的至少一个”可以被解释为仅X、仅Y、仅Z或者X、Y和Z中的两个或更多个的任何组合。如这里使用的，术语“和/或”包括一个或更多个相关所列项的任何组合和所有组合。

尽管这里可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。

出于描述的目的，这里可以使用诸如“在……之下”、“在……下方”、“在……下面”、“下(部)”、“在……上方”、“上(部)”、“在……之上”、“较高”、“侧”(例如，如在“侧壁”中)等的空间相对术语，从而描述如附图中所示的一个元件与另一元件(多个元件)的关系。除了附图中描绘的方位之外，空间相对术语意图涵盖设备在使用、操作和/或制造中的不同方位。例如，如果附图中的设备被翻转，那么被描述为“在”其它元件或特征“下方”或“之下”的元件随后将被定向为“在”其它元件或特征“上方”。因此，术语“在……下方”可以涵盖上方和下方两种方位。此外，设备可以另外定向(例如，旋转90度或者处于其它方位)，如此，相应地解释这里使用的空间相对描述语。

这里使用的术语是为了描述特定实施例的目的，并且不意图进行限制。如这里使用的，除非上下文另有明确说明，否则单数形式“一”、“一个(种/者)”和“该(所述)”也意图包括复数形式。此外，当在该说明书中使用术语“包括”和/或“包含”及其变型时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或其组，但是不排除存在或者添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或其组。还注意的是，如这里使用的，术语“基本”、“约”和其它类似术语用作近似术语而不是程度术语，如此，它们被用来解释将由本领域普通技术人员认识到的测量值、计算值和/或提供值的固有偏差。

这里参照作为实施例和/或中间结构的示意性图示的剖面和/或分解图示来描述各种实施例。如此，将预期由例如制造技术和/或公差引起的图示形状的变化。因此，这里公开的实施例不应一定被解释为限于区域的具体示出的形状，而是包括由例如制造引起的形状偏差。以这种方式，附图中所示的区域本质上可以是示意性的，并且这些区域的形状可以不反映装置的区域的实际形状，如此，不必意图成为限制。

按照本领域中的惯例，就功能块、单元和/或模块而言，在附图中描述和示出了一些实施例。本领域技术人员将理解的是，这些块、单元和/或模块由可以使用基于半导体的制造技术或其它制造技术形成的电子(或光学)电路(诸如逻辑电路、分立组件、微处理器、硬连线电路、存储器元件、布线连接等)物理地实现。在块、单元和/或模块由微处理器或其它类似硬件实现的情况下，可以使用软件(例如，微代码)对它们进行编程和控制以执行这里讨论的各种功能，并且可由固件和/或软件可选择地驱动它们。还预期的是，每个块、单元和/或模块可以由专用硬件实现，或者可以被实现为用于执行一些功能的专用硬件和用于执行其它功能的处理器(例如，一个或更多个编程的微处理器和相关电路)的组合。此外，在不脱离发明的范围的情况下，一些实施例的每个块、单元和/或模块可以物理地分为两个或更多个相互作用且分立的块、单元和/或模块。此外，在不脱离发明的范围的情况下，一些实施例的块、单元和/或模块可以物理地组合为更复杂的块、单元和/或模块。

在下文中，将参照附图来描述实施例。

图1是根据实施例的显示装置DD的示意性框图。

参照图1，显示装置DD可以包括显示面板DP、驱动控制器100、数据驱动电路200和电压生成器300。

驱动控制器100可以接收输入图像信号I_RGB和控制信号CTRL。驱动控制器100可以生成通过将输入图像信号I_RGB的数据格式转换为适合于显示面板DP而获得的输出图像信号O_RGB。驱动控制器100可以输出扫描控制信号SCS、数据控制信号DCS和电压控制信号VCS。

数据驱动电路200可以从驱动控制器100接收数据控制信号DCS和输出图像信号O_RGB。数据驱动电路200可以将输出图像信号O_RGB转换为数据信号，并且可以将数据信号输出到下面将描述的数据线DL1至DLm。数据信号指与输出图像信号O_RGB的灰度级对应的模拟电压。

电压生成器300可以生成显示面板DP的操作所必需的电压。在实施例中，电压生成器300可以生成第一驱动电压ELVDD、第二驱动电压ELVSS、第一初始化电压VINT和第二初始化电压VAINT。

显示面板DP可以包括扫描线GIL1至GILn、GCL1至GCLn以及GWL1至GWLn、GBL1至GBLn、发射控制线EML1至EMLn、数据线DL1至DLm以及像素PX。显示面板DP还可以包括扫描驱动电路SDC和光发射驱动电路EDC。

在实施例中，像素PX可以布置在显示区域DA中，扫描驱动电路SDC和光发射驱动电路EDC可以布置在非显示区域NDA中。

在实施例中，扫描驱动电路SDC可以布置在显示面板DP中的非显示区域NDA的第一侧。扫描线GIL1至GILn、GCL1至GCLn、GWL1至GWLn以及GBL1至GBLn可以在第一方向DR1上从扫描驱动电路SDC延伸。

光发射驱动电路EDC可以布置在显示面板DP中的非显示区域NDA的第二侧。发射控制线EML1至EMLn可以在与第一方向DR1相反的方向上从光发射驱动电路EDC延伸。

扫描线GIL1至GILn、GCL1至GCLn、GWL1至GWLn以及GBL1至GBLn以及发射控制线EML1至EMLn可以布置为在第二方向DR2上彼此间隔开。数据线DL1至DLm可以在第二方向DR2上从数据驱动电路200延伸，并且可以布置为在第一方向DR1上彼此间隔开。

在图1中所示的示例中，扫描驱动电路SDC和光发射驱动电路EDC可以布置为彼此面对，且像素PX置于扫描驱动电路SDC与光发射驱动电路EDC之间，但是实施例不限于此。例如，扫描驱动电路SDC和光发射驱动电路EDC可以在显示面板DP的第一侧和第二侧中的一侧设置为彼此相邻。在实施例中，扫描驱动电路SDC和光发射驱动电路EDC可以实现为集成电路(或单个芯片)。

像素PX中的每个可以连接(例如，电连接)到四条扫描线以及一条发射控制线。例如，如图1中所示，第一行中的像素PX可以连接(例如，电连接)到扫描线GIL1、GCL1、GWL1和GBL1以及发射控制线EML1。例如，第i行中的像素PX可以连接(例如，电连接)到扫描线GILi、GCLi、GWLi和GBLi以及发射控制线EMLi。

像素PX中的每个可以包括发光器件ED(参照图2)和用于控制发光器件ED的光发射的像素电路PXC(参照图2)。像素电路PXC可以包括一个或更多个晶体管以及一个或更多个电容器。扫描驱动电路SDC和光发射驱动电路EDC可以包括通过与像素电路PXC相同的工艺形成的晶体管。

像素PX中的每个可以从电压生成器300接收第一驱动电压ELVDD、第二驱动电压ELVSS、第一初始化电压VINT和第二初始化电压VAINT。

扫描驱动电路SDC可以从驱动控制器100接收扫描控制信号SCS。扫描驱动电路SDC可以响应于扫描控制信号SCS而将扫描信号输出到扫描线GIL1至GILn、GCL1至GCLn、GWL1至GWLn以及GBL1至GBLn。

光发射驱动电路EDC可以从驱动控制器100接收发射控制信号ECS。光发射驱动电路EDC可以响应于发射控制信号ECS而将发射信号输出到发射控制线EML1至EMLn。

图2是根据实施例的像素PXij的等效电路的示意图。

作为示例，图2示出了连接到图1中所示的第j数据线DLj、第i扫描线GILi、GCLi、GWLi和GBLi以及第i发射控制线EMLi的像素PXij的等效电路的示意图。

图1中所示的像素PX中的每个可以具有与图2中所示的像素PXij的等效电路相同的电路构造。在实施例中，像素PXij可以包括像素电路PXC以及至少一个发光器件ED。在实施例中，发光器件ED可以是发光二极管。像素电路PXC可以包括第一晶体管至第七晶体管T1、T2、T3、T4、T5、T6和T7以及电容器Cst。

在第一晶体管T1至第七晶体管T7之中，第三晶体管T3、第四晶体管T4和第七晶体管T7可以是具有氧化物半导体作为半导体层的N型晶体管，而第一晶体管T1、第二晶体管T2、第五晶体管T5和第六晶体管T6中的每个可以是具有低温多晶硅(LTPS)作为半导体层的P型晶体管。然而，实施例不限于此。例如，第一晶体管T1至第七晶体管T7中的全部可以是P型晶体管或N型晶体管。在实施例中，第一晶体管T1至第七晶体管T7中的至少一个晶体管可以是N型晶体管，而其余晶体管可以是P型晶体管。

扫描线GILi、GCLi、GWLi和GBLi可以分别传输扫描信号GIi、GCi、GWi和GBi，发射控制线EMLi可以传输发射信号EMi。数据线DLj可以传输数据信号Dj。数据信号Dj可以具有与输入到显示装置DD(参照图1)的输入图像信号I_RGB对应的电压电平。第一驱动电压线至第四驱动电压线VL1、VL2、VL3和VL4可以分别传输第一驱动电压ELVDD、第二驱动电压ELVSS、第一初始化电压VINT和第二初始化电压VAINT。

第一晶体管T1可以包括通过第五晶体管T5连接到第一驱动电压线VL1的第一电极、通过第六晶体管T6连接(例如，电连接)到发光器件ED的阳极的第二电极以及连接到电容器Cst的端部的栅电极。第一晶体管T1可以根据第二晶体管T2的开关操作来接收由数据线DLj传输的数据信号Dj，并且可以将驱动电流供应到发光器件ED。

第二晶体管T2可以包括连接到数据线DLj的第一电极、连接到第一晶体管T1的第一电极的第二电极以及连接到扫描线GWLi的栅电极。第二晶体管T2可以根据通过扫描线GWLi接收的扫描信号GWi而导通，并且可以将从数据线DLj传输的数据信号Dj传输到第一晶体管T1的第一电极。

第三晶体管T3可以包括连接到第一晶体管T1的栅电极的第一电极、连接到第一晶体管T1的第二电极的第二电极以及连接到扫描线GCLi的栅电极。第三晶体管T3可以根据通过扫描线GCLi接收的扫描信号GCi而导通，因此，可以连接(例如，电连接)第一晶体管T1的栅电极和第二电极，例如，可以将第一晶体管T1二极管连接。

第四晶体管T4可以包括连接到第一晶体管T1的栅电极的第一电极、连接到第三驱动电压线VL3的第二电极以及连接到扫描线GILi的栅电极，通过第三驱动电压线VL3供应第一初始化电压VINT。第四晶体管T4可以根据通过扫描线GILi接收的扫描信号GIi而导通，并且可以通过将第一初始化电压VINT传输到第一晶体管T1的栅电极来执行使第一晶体管T1的栅电极的电压初始化的初始化操作。

第五晶体管T5可以包括连接到第一驱动电压线VL1的第一电极、连接到第一晶体管T1的第一电极的第二电极以及连接到发射控制线EMLi的栅电极。

第六晶体管T6可以包括连接到第一晶体管T1的第二电极的第一电极、连接到发光器件ED的阳极的第二电极以及连接到发射控制线EMLi的栅电极。

第五晶体管T5和第六晶体管T6可以根据通过发射控制线EMLi传输的发射信号EMi而同时导通。如此，第一驱动电压ELVDD可以通过二极管连接的第一晶体管T1来补偿，以被传输到发光器件ED。

第七晶体管T7可以包括连接到发光器件ED的阳极的第一电极、连接到第四驱动电压线VL4的第二电极以及连接到扫描线GBLi的栅电极。第七晶体管T7可以根据通过扫描线GBLi接收的扫描信号GBi而导通，并且可以将发光器件ED的阳极的电流旁路到第四驱动电压线VL4。

如上所述，电容器Cst的端部可以连接(例如，电连接)到第一晶体管T1的栅电极，电容器Cst的另一端部可以连接(例如，电连接)到第一驱动电压线VL1。发光器件ED的阳极可以连接到(例如，电连接到)第六晶体管T6的第二电极，发光器件ED的阴极可以连接到传输第二驱动电压ELVSS的第二驱动电压线VL2。

根据实施例的像素PXij的电路构造不限于图2。像素PXij中的像素电路PXC中所包括的晶体管和电容器的数量以及连接关系可以各种修改。

图3是用于描述图2中所示的像素PXij在驱动频率为第一频率的情况下的操作的时序图。在下文中，将参照图2和图3来描述根据实施例的显示装置DD的操作。

参照图2和图3，在驱动频率为第一频率(例如，120Hz)的情况下，像素PXij可以从第一帧F1到第120帧F120顺序地操作。

图1中所示的扫描驱动电路SDC可以响应于从驱动控制器100提供的扫描控制信号SCS中所包括的第一起始信号FLM而输出扫描信号GIi、GWi、GCi和GBi。

尽管图3中未示出扫描信号GIi，但是可以在第一帧F1中在其中发射信号EMi处于高电平的非发射时段期间通过扫描线GILi来提供高电平的扫描信号GIi。在第四晶体管T4响应于具有高电平的扫描信号GIj而导通的情况下，第一初始化电压VINT可以通过第四晶体管T4传输到第一晶体管T1的栅电极，以使第一晶体管T1初始化。

在通过扫描线GCLi供应具有高电平的扫描信号GCi的情况下，第三晶体管T3可以导通。可以通过导通的第三晶体管T3将第一晶体管T1二极管连接，并且可以正向偏压。例如，第二晶体管T2可以通过低电平的扫描信号GWi导通。因此，通过将从数据线DLj供应的数据信号Dj的电压降低第一晶体管T1的阈值电压(被称为Vth)那么多而获得的补偿电压可以施加到第一晶体管T1的栅电极。例如，施加到第一晶体管T1的栅电极的栅极电压可以是补偿电压。

第一驱动电压ELVDD和补偿电压可以施加到电容器Cst的端部(例如，相对的端部)，并且与两个端部之间的电压差对应的电荷可以存储在电容器Cst中。

例如，第七晶体管T7可以通过经由扫描线GBLi接收具有低电平的扫描信号GBi来导通。发光器件ED的阳极可以通过第七晶体管T7被初始化为第四驱动电压线VL4的第二初始化电压VAINT。

随后，第五晶体管T5和第六晶体管T6可以在其中发射信号EMi处于低电平的发射时段期间导通。因此，可以根据第一晶体管T1的栅电极的栅极电压与第一驱动电压ELVDD之间的电压差来生成驱动电流，并且可以通过第六晶体管T6将驱动电流供应到发光器件ED，因此发光器件ED可以发射光。

在图3中所示的第二帧F2至第120帧F120中的每个中，像素PXij可以以与第一帧F1相同的方式操作。在第一帧F1至第120帧F120中的每个中，像素PXij可以接收数据信号Dj。因此，第一帧F1至第120帧F120中的每个可以被称为寻址时段AP(或有效时段)。

包括在从驱动控制器100提供的扫描控制信号SCS中的第一起始信号FLM可以是指示第一帧F1至第120帧F120中的每个的寻址时段AP的开始的信号。

图4是用于描述图2中所示的像素PXij在驱动频率为第二频率的情况下的操作的时序图。在下文中，将参照图2和图4来描述根据实施例的显示装置DD的操作。

参照图2和图4，在驱动频率为第二频率(例如，60Hz)的情况下，像素PXij可以从第一帧F1到第60帧F60顺序地操作。第一帧F1至第60帧F60中的每个可以包括寻址时段AP(或有效时段)和自扫描时段SP。在驱动频率为60Hz的情况下，在第一帧F1至第60帧F60中的每个的寻址时段AP中的像素PXij可以以与在图3中所示的驱动频率为120Hz的情况下的第一帧F1至第120帧F120中的每个的寻址时段AP中的像素PXij相同的方式操作。

在第一帧F1至第60帧F60中的每个的自扫描时段SP中，扫描信号GIi和GCi可以保持在低电平。在扫描信号GWi可以在自扫描时段SP中转变为低电平的情况下，通过数据线DLj提供的数据信号Dj可以提供到第一晶体管T1的第一电极。在自扫描时段SP中，通过数据线DLj提供的数据信号Dj可以是用于使第一晶体管T1的第一电极初始化的初始化信号。

例如，在扫描信号GBi可以在自扫描时段SP中转变为高电平的情况下，第七晶体管T7可以导通。当第七晶体管T7可以导通时，发光器件ED的阳极可以被初始化为第二初始化电压VAINT。

在自扫描时段SP中，扫描信号GWi可以转变为低电平，并且扫描信号GBi可以转变为高电平。

包括在从驱动控制器100提供的扫描控制信号SCS中的第一起始信号FLM可以是指示第一帧F1至第60帧F60中的每个的寻址时段AP和自扫描时段SP的开始的信号。

图5是示出根据实施例的扫描驱动电路SDC的构造的示意性框图。

参照图5，扫描驱动电路SDC可以包括反相电路INV、第一扫描驱动器SD1和第二扫描驱动器SD2。

从图1中所示的驱动控制器100提供到扫描驱动电路SDC的扫描控制信号SCS可以包括第一起始信号FLM、第一时钟信号CLK1、第二时钟信号CLK2、第一偏置时钟信号BCLK1、第二偏置时钟信号BCLK2、第一开关信号ESR和第二开关信号BESR。在实施例中，第二开关信号BESR可以是第一开关信号ESR的互补信号。

反相电路INV可以接收第一起始信号FLM、第一偏置时钟信号BCLK1、第二偏置时钟信号BCLK2、第一开关信号ESR和第二开关信号BESR，并且可以输出第二起始信号GB_FLM。在实施例中，第二起始信号GB_FLM可以是第一起始信号FLM的互补信号。

第一扫描驱动器SD1可以接收第一起始信号FLM、第一时钟信号CLK1和第二时钟信号CLK2，并且可以输出扫描信号GW1、GW2和GW3。扫描信号GW1、GW2和GW3可以提供到图1中所示的扫描线GWL1至GWLn。

第一扫描驱动器SD1可以包括写入级WST1、WST2和WST3。包括在第一扫描驱动器SD1中的写入级WST1、WST2和WST3的数量可以与设置在显示面板DP中的扫描线GWL1至GWLn的数量相同。

写入级WST1可以接收第一起始信号FLM、第一时钟信号CLK1和第二时钟信号CLK2，并且可以输出扫描信号GW1。

写入级WST2可以接收第一时钟信号CLK1、第二时钟信号CLK2和从前一写入级(例如，写入级WST1)输出的扫描信号GW1，并且可以输出扫描信号GW2。

写入级WST3可以接收第一时钟信号CLK1、第二时钟信号CLK2和从前一写入级(例如，写入级WST2)输出的扫描信号GW2，并且可以输出扫描信号GW3。

第二扫描驱动器SD2可以接收第二起始信号GB_FLM、第一偏置时钟信号BCLK1和第二偏置时钟信号BCLK2，并且可以输出扫描信号GB1、GB2和GB3。扫描信号GB1、GB2和GB3可以提供到图1中所示的扫描线GBL1至GBLn。

第二扫描驱动器SD2可以包括偏置级BST1、BST2和BST3。包括在第二扫描驱动器SD2中的偏置级BST1、BST2和BST3的数量可以与设置在显示面板DP中的扫描线GBL1至GBLn的数量相同。

偏置级BST1可以接收第二起始信号GB_FLM、第一偏置时钟信号BCLK1和第二偏置时钟信号BCLK2，并且可以输出扫描信号GB1。

偏置级BST2可以接收第一偏置时钟信号BCLK1、第二偏置时钟信号BCLK2和从前一偏置级(例如，偏置级BST1)输出的扫描信号GB1，并且可以输出扫描信号GB2。

偏置级BST3可以接收第一偏置时钟信号BCLK1、第二偏置时钟信号BCLK2和从前一偏置级(例如，偏置级BST2)输出的扫描信号GB2，并且可以输出扫描信号GB3。

图6是根据实施例的反相电路INV的等效电路的示意性电路。

图7是根据实施例的非显示区域NDA中的扫描驱动电路SDC中的反相电路INV的平面图。

参照图6和图7，反相电路INV可以包括放电电路DSC、电容器C1、第一开关晶体管SWT1、第二开关晶体管SWT2和输出晶体管OT。

电容器C1可以连接(例如，电连接)在通过其接收第一电压VGH的第一电压线VL11与输出端子OUT之间。第一电压VGH可以从图1中所示的电压生成器300提供。

输出晶体管OT可以响应于第一起始信号FLM而输出第一电压VGH作为第二起始信号GB_FLM。输出晶体管OT可以连接(例如，电连接)在通过其接收第一电压VGH的第一电压线VL11与输出端子OUT之间，并且可以包括连接到接收第一起始信号FLM的输入端子IN的栅电极。

第一开关晶体管SWT1可以响应于第一开关信号ESR而输出第一电压VGH作为第二起始信号GB_FLM。

第一开关晶体管SWT1可以连接(例如，电连接)在通过其接收第一电压VGH的第一电压线VL11与输出端子OUT之间，并且可以包括连接到接收第一开关信号ESR的第一开关线SL1的栅电极。

第二开关晶体管SWT2可以响应于第二开关信号BESR而将输出端子OUT连接(例如，电连接)到第一节点N1。

第二开关晶体管SWT2可以连接(例如，电连接)在输出端子OUT与第一节点N1之间，并且可以包括连接到接收第二开关信号BESR的第二开关线SL2的栅电极。

放电电路DSC可以响应于第一起始信号FLM、第一偏置时钟信号BCLK1和第二偏置时钟信号BCLK2而将第一节点N1放电至第一偏置时钟信号BCLK1。

放电电路DSC可以包括晶体管T11-1、T11-2、T12、T13、T14和T15以及电容器C2。

晶体管T11-1和T11-2可以连接(例如，电连接)在第二节点N2与第二时钟线CKL2之间，并且包括连接到输入端子IN的栅电极。第二时钟线CKL2可以传输第二偏置时钟信号BCLK2。

晶体管T12可以连接(例如，电连接)在第二节点N2与第二电压线VL12之间，并且可以包括连接到第二时钟线CKL2的栅电极。第二电压线VL12可以接收第二电压VGL。第二电压VGL可以从图1中所示的电压生成器300提供。

晶体管T13可以连接(例如，电连接)在第二节点N2与第三节点N3之间，并且可以包括连接到第二电压线VL12的栅电极。

电容器C2可以连接(例如，电连接)在第三节点N3与第四节点N4之间。

晶体管T14可以连接(例如，电连接)在第一节点N1与第四节点N4之间，并且可以包括连接到第一时钟线CKL1的栅电极。第一时钟线CKL1可以传输第一偏置时钟信号BCLK1。

晶体管T15可以连接(例如，电连接)在第四节点N4与第一时钟线CKL1之间，并且可以包括连接到第三节点N3的栅电极。

在实施例中，包括在反相电路INV中的晶体管T11-1、T11-2和T12-T15、输出晶体管OT、第一开关晶体管SWT1和第二开关晶体管SWT2可以全部是P型晶体管。然而，实施例不限于此。在实施例中，晶体管T11-1、T11-2和T12-T15、输出晶体管OT、第一开关晶体管SWT1和第二开关晶体管SWT2中的至少一个可以是N型晶体管。

图8是用于说明性地描述反相电路INV在寻址时段AP或自扫描时段SP中的操作的时序图。

参照图6和图8，在寻址时段AP或自扫描时段SP中，第一开关信号ESR可以维持在高电平，第二开关信号BESR可以维持在低电平。因此，在寻址时段AP或自扫描时段SP中，第一开关晶体管SWT1可以保持截止状态，第二开关晶体管SWT2可以保持导通状态。

在第一起始信号FLM可以在第一点t1处转变为低电平的情况下，输出晶体管OT可以导通。当输出晶体管OT导通时，可以输出第一电压VGH作为第二起始信号GB_FLM。

例如，图5中所示的第一扫描驱动器SD1中的写入级WST1可以响应于低电平的第一起始信号FLM而输出低电平的扫描信号GW1。

图5中所示的第二扫描驱动器SD2中的偏置级BST1可以响应于高电平的第二起始信号GB_FLM而输出高电平的扫描信号GB1。

尽管第一起始信号FLM在第二点t2处转变为高电平，但是由于第一偏置时钟信号BCLK1处于高电平，因此第二起始信号GB_FLM可以保持在高电平。

在第二点t2处，由于第二偏置时钟信号BCLK2处于低电平，因此晶体管T12可以导通。在晶体管T12导通的情况下，第二节点N2可以接收第二电压VGL，并且第三节点N3也可以通过导通的晶体管T13接收第二电压VGL。第二电压VGL可以是能够使晶体管T15导通的电压电平。

在第二偏置时钟信号BCLK2可以在第三点t3处转变为高电平的情况下，晶体管T12可以截止。因此，第三节点N3可以由电容器C2维持在低电平。

在第三点t3处，在第一偏置时钟信号BCLK1可以转变为低电平的情况下，晶体管T14可以导通。输出端子OUT的第二起始信号GB_FLM可以通过导通的第二开关晶体管SWT2以及晶体管T14和T15放电至低电平的第一偏置时钟信号BCLK1。

返回参照图2和图5，从驱动控制器100提供到扫描驱动电路SDC的扫描控制信号SCS可以包括单个起始信号(例如，第一起始信号FLM)。

第一起始信号FLM可以是在一帧内的寻址时段AP和自扫描时段SP(参照图3和图4)中的每个开始时被激活为低电平的信号。

反相电路INV可以接收第一起始信号FLM，并且可以输出第二起始信号GB_FLM。第二起始信号GB_FLM可以是在一帧内的寻址时段AP和自扫描时段SP(参照图3和图4)中的每个开始时被激活为高电平的信号。例如，反相电路INV可以输出通过将第一起始信号FLM反相而获得的第二起始信号GB_FLM。

图9是用于说明性地描述根据实施例的反相电路INV在通电时段PON、工作时段OP和断电时段POFF中的操作的时序图。

参照图6和图9，在通电时段PON中，第一开关信号ESR可以处于低电平，第二开关信号BESR可以处于高电平。在第一开关信号ESR处于低电平的情况下，第一开关晶体管SWT1可以导通，使得第一电压线VL11可以连接(例如，电连接)到输出端子OUT。

在第二开关信号BESR处于高电平的情况下，第二开关晶体管SWT2可以截止，使得输出端子OUT和放电电路DSC的第一节点N1可以彼此电分离。

因此，在通电时段PON中，可以输出第一电压VGH作为第二起始信号GB_FLM。通电时段PON可以是在显示装置DD(参照图1)的电源从截止状态切换到导通状态之后的指定时间段。

在工作时段OP中，第一开关信号ESR可以处于高电平，第二开关信号BESR可以处于低电平。在第一开关信号ESR处于高电平的情况下，第一开关晶体管SWT1可以截止。

在第二开关信号BESR处于低电平的情况下，第二开关晶体管SWT2可以导通，使得输出端子OUT和放电电路DSC的第一节点N1可以彼此连接(例如，电连接)。

因此，在工作时段OP中，第二起始信号GB_FLM的电压电平可以根据第一起始信号FLM、第一偏置时钟信号BCLK1和第二偏置时钟信号BCLK2来确定。

工作时段OP可以包括图3中所示的第一帧F1至第120帧F120或者图4中所示的第一帧F1至第60帧F60。

在断电时段POFF中，第一开关信号ESR可以处于低电平，第二开关信号BESR可以处于高电平。在第一开关信号ESR处于低电平的情况下，第一开关晶体管SWT1可以导通，使得第一电压线VL11可以连接(例如，电连接)到输出端子OUT。

在第二开关信号BESR处于高电平的情况下，第二开关晶体管SWT2可以截止，使得输出端子OUT和放电电路DSC的第一节点N1可以彼此电分离。

因此，在断电时段POFF中，可以输出第一电压VGH作为第二起始信号GB_FLM。断电时段POFF可以是其中显示装置DD(参照图1)的电源从导通状态切换到截止状态的过渡时段。

在通电时段PON和断电时段POFF中，在第二起始信号GB_FLM的电压电平处于浮置状态或任意电压电平的情况下，图5中所示的第二扫描驱动器SD2会发生故障。在通电时段PON和断电时段POFF中，由于第二起始信号GB_FLM的电压电平保持在第一电压VGH，因此可以防止第二扫描驱动器SD2的故障。

根据实施例，显示装置的扫描驱动电路可以从驱动控制器接收第一起始信号，并且可以生成第二起始信号，以生成用于P型晶体管的第一扫描信号和用于N型晶体管的第二扫描信号。

根据实施例，通过在通电时段和断电时段期间将第二起始信号保持在特定电压电平(或预定电压电平)，可以防止扫描驱动电路的故障。

在总结详细描述时，本领域技术人员将理解的是，在基本不脱离公开的原理和精神和范围的情况下，可以对实施例进行许多变化和修改。因此，所公开的实施例仅在一般性和描述性意义上使用，而不是出于限制的目的。