阵列基板及其显示面板

技术领域

本申请涉及显示技术领域，具体涉及一种阵列基板及其显示面板。

背景技术

现有的高分辨率显示面板中，通常采用GOA(Gate on Array，栅极驱动电路集成在阵列基板上)驱动，也就是利用现有的阵列(Array)制程将栅极驱动电路制作在TFT阵列基板上，以实现对栅极逐行扫描的驱动方式，该技术取代了传统的Gate IC(栅极集成电路)进行驱动，节省了生产成本。GOA电路包括GOA驱动单元(Circuit)和母线单元(busline)，其中母线单元包括时钟信号线(Clock，CK)等。

在对现有技术的研究和实践过程中，本申请的发明人发现，由于时钟信号线与GOA驱动单元直接相连以提供驱动信号，而对于中大尺寸产品，为降低时钟信号线阻抗，时钟信号线通常会将线宽设计较大，从而使得时钟信号线与GOA驱动单元之间的跨接电容较大，进而导致GOA驱动单元驱动时功耗较大，为一亟待解决的问题。

发明内容

本申请实施例提供一种阵列基板及其显示面板，旨在解决现有技术中因跨接电容较大而导致GOA驱动单元驱动时的功耗较大的技术问题。

本申请实施例提供一种阵列基板，包括：

至少一时钟信号线；

第一连接线，所述第一连接线的一端连接于一所述时钟信号线；

至少一辅助信号线，所述至少一辅助信号线设置在所述至少一时钟信号线的一侧，所述第一连接线的另一端连接于所述辅助信号线；

至少一第二连接线，所述第二连接线的一端与所述辅助信号线连接；以及

至少一GOA驱动单元，所述GOA驱动单元与所述第二连接线的另一端连接；

其中，所述辅助信号线与所述第二连接线重叠的部分的线宽小于所述时钟信号线的线宽。

可选的，在本申请的一些实施例中，所述时钟信号线、所述辅助信号线、所述第一连接线、所述第二连接线以及所述GOA驱动单元的数量均为多个，多条所述时钟信号线和多条所述辅助信号线沿同一方向间隔排列设置，多个所述GOA驱动单元沿所述时钟信号线的延伸方向间隔排列设置；

一所述时钟信号线和一所述辅助信号线通过一所述第一连接线连接，一所述GOA驱动单元与一所述辅助信号线通过一所述第二连接线电性连接。

可选的，在本申请的一些实施例中，所述辅助信号线包括多个第一段和多个第二段，所述第一段和所述第二段沿所述辅助信号线的延伸方向依次交替连接，所述第一段的线宽大于所述第二段的线宽，所述第二段的线宽小于所述时钟信号线的线宽，所述第二连接线与所述第二段连接。

可选的，在本申请的一些实施例中，所述辅助信号线的所述第二段和与所述第二段相连接的两所述第一段界定形成容置空间，一所述辅助信号线的所述第一段的部分位于相邻的所述辅助信号线的容置空间内。

可选的，在本申请的一些实施例中，所述时钟信号线和所述辅助信号线的数量均至少具有m条；在所述时钟信号线和所述辅助信号线的排列方向上，第n条所述时钟信号线通过一所述第一连接线连接于第n条所述辅助信号线；n≤m，m和n为正整数，m＞2。

可选的，在本申请的一些实施例中，所述时钟信号线开设有连接孔，所述第一连接线穿过所述连接孔与所述时钟信号线电性连接，所述连接孔位于所述时钟信号线靠近所述辅助信号线的边缘。

可选的，在本申请的一些实施例中，所述第二连接线与所述辅助信号线重叠的部分的线宽小于所述第二连接线与所述辅助信号线未重叠的部分的线宽。

可选的，在本申请的一些实施例中，每间隔k个所述GOA驱动单元设有多条所述第一连接线，以用于使所述多条时钟信号线和所述多条辅助信号线一一对应连接，k为正整数。

可选的，在本申请的一些实施例中，所述辅助信号线与所述第二连接线重叠的部分的线宽与所述时钟信号线的线宽的比值为D，D＜1/2。

相应的，本申请实施例还提供一种显示面板，所述显示面板包括彩膜基板以及如上述所述的阵列基板，所述彩膜基板和所述阵列基板相对设置。

本申请实施例采用一种阵列基板，该阵列基板包括至少一时钟信号线、第一连接线、至少一辅助信号线、至少一第二连接线以及至少一GOA驱动单元。至少一辅助信号线设置在至少一时钟信号线的一侧。第一连接线的一端连接于一时钟信号线，第一连接线的另一端连接于辅助信号线。第二连接线的一端与辅助信号线连接，GOA驱动单元与第二连接线的另一端连接。辅助信号线与第二连接线重叠的部分的线宽小于时钟信号线的线宽。如此通过额外设置辅助信号线来分别时钟信号线与GOA驱动单元进行连接，即保证了时钟信号线和GOA驱动单元之间的电性连接，同时由于辅助信号线与第二连接线重叠的部分的线宽小于时钟信号线的线宽，以相较于现有技术GOA驱动单元和时钟信号线直接连接以减少了交叠面积，进而减小跨接电容，以节省GOA驱动单元驱动时的功耗。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的阵列基板的结构示意图；

图2是本申请实施例提供的辅助连接线和第二连接线的局部示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。

本申请实施例提供一种阵列基板及其显示面板。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。

参照图1，本申请第一实施例提供一种阵列基板100，包括至少一时钟信号线10、第一连接线20、至少一辅助信号线30、至少一第二连接线40以及至少一GOA驱动单元50。至少一辅助信号线30设置在至少一时钟信号线10的一侧。第一连接线20的一端连接于一时钟信号线10，第一连接线20的另一端连接于辅助信号线30。第二连接线40的一端与辅助信号线30连接，GOA驱动单元50与第二连接线40的另一端连接。辅助信号线30与第二连接线40重叠的部分的线宽小于时钟信号线10的线宽。如此通过额外设置辅助信号线30来分别与时钟信号线10和GOA驱动单元50进行连接，即保证了时钟信号线10和GOA驱动单元50之间的电性连接。同时由于辅助信号线30与第二连接线40重叠的部分的线宽小于时钟信号线10的线宽，以相较于现有技术GOA驱动单元50和时钟信号线10减少了交叠面积，进而减小跨接电容，以节省GOA驱动单元50驱动时的功耗。

需要说明的是，时钟信号线10的材料可以是铜、铝、镍、其合金或者混合物等金属材料。时钟信号线10的时钟信号可以依次通过第一连接线20、辅助信号线30以及第二连接线40以传输到GOA驱动单元50，以使GOA驱动单元50向显示面板提供扫描信号，从而控制像素薄膜晶体管的开关态。而该第一连接线20和第二连接线40均垂直相交于辅助信号线30，如此以降低第一连接线20和第二连接线40的设计长度，以节约成本，且第一连接线20和第二连接线40错位设置，以便于前期安装和后期维修。此外，辅助信号线30与第二连接线40重叠的部分的线宽与时钟信号线10的线宽的比值为D，D＜1/2。即该D可以为1/3、1/4、1/5、1/6等，该D越小时可以进一步降低跨接电容，以进一步减小GOA驱动单元50的功耗。

参照图1，可选的，时钟信号线10、辅助信号线30、第一连接线20、第二连接线40以及GOA驱动单元50的数量均为多个。多条时钟信号线10和多条辅助信号线30沿同一方向间隔排列设置，多个GOA驱动单元50沿时钟信号线10的延伸方向间隔排列设置。一时钟信号线10和一辅助信号线30通过一第一连接线20连接，一GOA驱动单元50与一辅助信号线30通过一第二连接线40电性连接。其中，时钟信号线10和辅助信号线30延伸方向相同，即该辅助信号线30可以与时钟信号线10平行设置，而多条时钟信号线10和多条辅助信号线30沿垂直于延伸方向间隔排列设置，以使得多条时钟信号线10和多条辅助信号线30可以设置较为集中，以减少占用空间。该实施例以4个时钟信号的阵列基板100为例进行说明。本申请提供的阵列基板100对时钟信号的数量不做限制，例如，还可以应用于6、8、12、16个时钟信号的阵列基板100。而为了节约空间，该辅助信号线30可以与时钟信号线10数量相同以一一对应。或者为了便于后期测试维修，辅助信号线30的数量也可以多于时钟信号线10的数量，以预留辅助信号线30以进行备用。需要说明的是，一GOA驱动单元50与三条辅助信号线30连接，从而即一GOA驱动单元50与三条时钟信号线10连接，且相邻的GOA驱动单元50连接的三条辅助信号线30不同，以在不同时段可以发出不同的控制信号。

进一步地，结合参照图2，辅助信号线30包括多个第一段31和多个第二段32，第一段31和第二段32沿辅助信号线30的延伸方向依次交替连接，第一段31的线宽大于第二段32的线宽，第二段32的线宽小于时钟信号线10的线宽，第二连接线40与第二段32连接。其中，由于线宽较窄会导致阻抗较大而影响信号的传输，从而通过将辅助信号线30设计为交替连接的第一段31和第二段32，第一段31的线宽大于第二段32的线宽，以便于操作人员进行识别将第二连接线40与第二段32电性连接。该第二段32的线宽大于时钟信号线10的线宽，即仅将与第二连接线40所连接的第二段32的线宽设置较窄，以使得第一段31的线宽可以设置较宽，如此以使得辅助信号线30可以增大辅助信号线30未与第二连接线40交叠的部分的线宽，从而使得辅助信号线30的整体的阻抗较小，以便于信号的通过。

更进一步地，辅助信号线30的第二段32和与第二段32相连接的两第一段31界定形成容置空间30a，一辅助信号线30的第一段31的部分位于相邻的辅助信号线30的容置空间30a内。其中，为了减少多条辅助信号线30的占用空间，如此以将辅助信号线30的第一段31的部分位于相邻的辅助信号线30的容置空间30a内，以使得相邻的辅助信号线30的距离可以更加靠近，进而即可以在降低跨接电容，同时避免阵列基板100的体积过大。

可选的，参照图1，时钟信号线10和辅助信号线30的数量均至少具有m条。在时钟信号线10和辅助信号线30的排列方向上，第n条时钟信号线10通过一第一连接线20连接于第n条辅助信号线30；n≤m，m和n为正整数，m＞2。其中，在本实施例中，m等于4，即时钟信号线10和辅助信号线30均为4条。如此在时钟信号线10和辅助信号线30的排列方向上，第一条时钟信号线10通过一第一连接线20连接于第一条辅助信号线30，而使第二条时钟信号线10通过一第一连接线20连接于第二条辅助信号线30，第三条时钟信号线10通过一第一连接线20连接于第三条辅助信号线30，第四条时钟信号线10通过一第一连接线20连接于第四条辅助信号线30，如此以使得相连的时钟信号线10和辅助信号线30的距离相近，从而使得每条第一连接线20长度相近，以便于安装，且使得整体设计更加规整，以便于后期维修。

进一步地，时钟信号线10开设有连接孔11，第一连接线20穿过连接孔11与时钟信号线10电性连接，连接孔11位于时钟信号线10靠近辅助信号线30的边缘。需要说明的是，第一连接线20和时钟信号线10通过连接孔11连接，指的是连接孔11中设有导电材料，相当于通过连接线连接。而该连接孔11位于时钟信号线10靠近辅助信号线30的边缘，如此设计以减小第二连接线40的长度，以进一步节约成本。

可选的，第二连接线40与辅助信号线30重叠的部分的线宽小于第二连接线40与辅助信号线30未重叠的部分的线宽。其中，既能减小辅助信号线30和GOA驱动单元50之间的跨接电容，同时又便于第二连接线40的连接，且可有效降低第二连接线40的整体阻抗以便于信号的传输。

可选的，参照图1，每间隔k个GOA驱动单元50设有多条第一连接线20，以用于使多条时钟信号线10和多条辅助信号线30一一对应连接，k为正整数。其中，k可以为4、5、6、7、8等正整数。如此以使得一辅助信号线30与一时钟信号线10之间通过多条第一连接线20进行连接，进而以缩短时钟信号线10传输至多个GOA驱动单元50的路径，以提高时钟信号线10和辅助信号线30之间的信号传输效率。

本申请实施例还提供一种显示面板。本申请实施例提供的显示面板包括阵列基板100以及彩膜基板。阵列基板100以及彩膜基板相对设置。其中，阵列基板100具体可参照以上对该阵列基板100的描述，在此不做赘述。

以上对本申请实施例所提供的一种阵列基板及其显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。