一种开关电源控制芯片CS引脚电压释放电路

技术领域

本发明属于开关控制技术领域，涉及一种开关电源控制芯片CS引脚电压释放电路，具体为一种用于增强现有PWM开关电源控制环路稳定性的电路，降低电流采样电路中对RC滤波参数的要求。

背景技术

目前多数的正激和反激开关电源采用类似于UC1842的单路输出控制芯片作为主控制器，该类型控制芯片为电流型控制方式，采用电压+电流的双环控制，电压环作为外环控制，电流环作为内环控制，电流控制策略采用逐周期限流控制方式。主要工作原理为输出电压经过分压滤波后与预置电压基准共同进入电压误差放大器，放大器的输出作为电流控制环的基准输入，电流控制环的另外一路输入为芯片CS引脚采样得到的电流信号，当电流信号幅值高于电流控制环的基准输入后，关断当前周期的PWM输出信号直到下一个周期再次开启。当前存在的问题是CS引脚采样得到的电流信号幅值较低、上升斜率较低，容易受到电压周期开关信号的干扰，导致PWM输出信号发生提前关闭等误操作，进一步导致电源控制环路不稳定。

为了避免功率电路产生的杂波干扰信号进入控制电路，RC滤波电路中电阻值通常为几百欧姆到一千欧姆，因此当PWM信号关断时，RC滤波电路中电容上的电压无法降至0V，导致下一次PWM信号开通时CS引脚上的电流采样信号起始值不为0V，当外部干扰信号叠加到电流采样信号上后很容易超过电流环的输入给定信号，使PWM输出信号关闭。

发明内容

(一)发明目的

本发明的目的是：提供一种开关电源控制芯片CS引脚电压释放电路，通过对CS引脚采样电压的波形进行优化来解决背景技术中出现的电源控制环路不稳定的问题。

(二)技术方案

为了解决上述技术问题，本发明提供一种开关电源控制芯片CS引脚电压释放电路，开关电源控制芯片包括电压误差放大器、电阻1R、电阻2R、电流比较器、逻辑电路和基准电压源，电压误差放大器的输出端连接电阻2R的一端，电阻2R的另一端连接电阻1R的一端和电流比较器的输入正极，电阻1R的另一端接地，电流比较器的输出端连接逻辑电路的输入端，逻辑电路的输出端为开关电源控制芯片的PWM控制信号输出引脚Pin6_PWM，电流比较器的输入负极为开关电源控制芯片的电流反馈信号引脚Pin3_CS，即CS引脚，基准电压源的一端作为开关电源控制芯片的基准电压引脚Pin8；CS引脚的近端设置一个放电电路，当PWM信号关闭后，通过剩余能量释放，使CS引脚上的电压降低至0V，当下一个周期的PWM信号开通时，该放电电路关闭，CS引脚上的电流采样信号由0V开始逐渐上升，直到幅值与电流环的给定信号幅值相同后关断PWM信号。

其中，所述电压释放电路包括电阻R1、电容C1、电阻Rs、N沟道MOS管Q1，电阻Rs连接N沟道MOS管Q1的源极与地之间，将流过MOS管的电流信号转换为电压信号，该信号经过电阻R1和电容C1组成的RC滤波电路送至电流反馈信号引脚Pin3_CS；N沟道MOS管Q1的栅极连接PWM控制信号输出引脚Pin6_PWM，N沟道MOS管Q1的漏极连接电感T1。

其中，所述放电电路包括PNP性三极管V1、N沟道MOS管Q2、电阻R2，PNP性三极管V1的发射极连接至基准电压引脚Pin8，基极连接至PWM控制信号输出引脚Pin6_PWM，集电极连接至N沟道MOS管Q2的栅极G；N沟道MOS管Q2的漏极连接至电流反馈信号引脚Pin3_CS，源极连接至地，电阻R2连接在MOS管Q2的栅极和源极之间。

其中，当开关电源控制芯片的PWM控制信号输出引脚Pin6_PWM输出高电平时，PNP性三极管V1开通，流过电阻Rs的电流逐渐增大；PNP性三极管V1关断，N沟道MOS管Q2的栅极为低电平，N沟道MOS管Q2处于关断状态，电容C1上的电流信号幅值逐渐升高，直到幅值达到电流环输入给定电压幅值，PWM控制信号输出变低。

其中，当开关电源控制芯片的PWM控制信号输出引脚Pin6_PWM输出低电平时，PNP性三极管V1关断，流过电阻Rs的电流为零，此时PNP性三极管V1开通，N沟道MOS管Q2的栅极为高电平，N沟道MOS管Q2处于开通状态，电容C1上的电流信号被释放至零电平。

其中，所述CS引脚上的信号为起始幅值为0V且后续为上升沿的后峰锯齿波。

其中，所述电流采样信号幅值与电流环给定信号幅值相差较大，满足干扰信号叠加到电流采样信号后不足以达到电流环给定信号幅值，不会触发PWM信号的关断。

其中，所述Pin6_PWM输出的控制信号、电流环给定控制信号和Pin3_CS引脚反馈的电流信号中，Pin6_PWM输出高电平时，Pin3_CS引脚的电流信号电压幅值逐渐增加，直到电压幅值等于电流环给定控制信号时，Pin6_PWM输出的控制信号变为低电平。

其中，所述Pin6_PWM输出的控制信号变为低电平时，Pin3_CS引脚反馈的电流信号同步下降至零电平。

(三)有益效果

上述技术方案所提供的开关电源控制芯片CS引脚电压释放电路，当开关电源控制芯片外围具有CS引脚电压释放电路时，降低电流采样电路的RC滤波参数设计要求，同时避免因电源长时间使用导致电流采样电路的RC滤波电路参数漂移导致控制环路不稳定。提高控制环路稳定裕度和抗干扰能力。

附图说明

图1是开关电源控制芯片CS引脚电压释放电路原理图；

图2是对应图1的控制信号时序图。

具体实施方式

为使本发明的目的、内容和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。

本发明开关电源控制芯片CS引脚电压释放电路中，在开关电源控制芯片CS引脚的近端设置一个放电电路，当PWM信号关闭后，对RC滤波电路中电容上的剩余能量进行释放，使CS引脚上的电压降低至0V，当下一个周期的PWM信号开通时，该放电电路关闭，CS引脚上的电流采样信号由0V开始逐渐上升，直到幅值与电流环的给定信号幅值相同后关断PWM信号。

如图2所示，开关电源控制芯片包括电压误差放大器、电阻1R、电阻2R、电流比较器、逻辑电路和基准电压源，电压误差放大器的输出端连接电阻2R的一端，电阻2R的另一端连接电阻1R的一端和电流比较器的输入正极，电阻1R的另一端接地，电流比较器的输出端连接逻辑电路的输入端，逻辑电路的输出端为开关电源控制芯片的PWM控制信号输出引脚Pin6_PWM，电流比较器的输入负极为开关电源控制芯片的电流反馈信号引脚Pin3_CS，基准电压源的一端作为开关电源控制芯片的基准电压引脚Pin8。

电压释放电路包括电阻R1、电容C1、电阻Rs、N沟道MOS管Q1，电阻Rs连接N沟道MOS管Q1的源极与地之间，将流过MOS管的电流信号转换为电压信号，该信号经过电阻R1和电容C1组成的RC滤波电路送至电流反馈信号引脚Pin3_CS，即CS引脚；N沟道MOS管Q1的栅极连接PWM控制信号输出引脚Pin6_PWM，N沟道MOS管Q1的漏极连接电感T1。

放电电路包括PNP性三极管V1、N沟道MOS管Q2、电阻R2，PNP性三极管V1的发射极连接至基准电压引脚Pin8，基极连接至PWM控制信号输出引脚Pin6_PWM，集电极连接至N沟道MOS管Q2的栅极G；N沟道MOS管Q2的漏极连接至电流反馈信号引脚Pin3_CS，源极连接至地，电阻R2连接在MOS管Q2的栅极和源极之间。

当开关电源控制芯片的PWM控制信号输出引脚Pin6_PWM输出高电平时，PNP性三极管V1开通，流过电阻Rs的电流逐渐增大；PNP性三极管V1关断，N沟道MOS管Q2的栅极为低电平，N沟道MOS管Q2处于关断状态，电容C1上的电流信号幅值逐渐升高，直到幅值达到电流环输入给定电压幅值，PWM控制信号输出变低。

当开关电源控制芯片的PWM控制信号输出引脚Pin6_PWM输出低电平时，PNP性三极管V1关断，流过电阻Rs的电流为零，此时PNP性三极管V1开通，N沟道MOS管Q2的栅极为高电平，N沟道MOS管Q2处于开通状态，电容C1上的电流信号被释放至零电平。

本实施例中，CS引脚上的信号为起始幅值为0V且上升沿斜率较大的后峰锯齿波。由于电流采样信号幅值与电流环给定信号幅值相差较大，干扰信号叠加到电流采样信号后不足以达到电流环给定信号幅值，不会触发PWM信号的关断。

当开关电源控制芯片的Pin6_PWM输出高电平后，MOS管Q1开通，电流经过采样电阻Rs并转换为电压信号，该采样信号经过由电阻R1和电容C1组成的RC滤波电路后进入开关电源控制芯片的Pin3_CS，当未设置电压释放电路时，Pin3_CS为高阻抗输入引脚且由于RC滤波电路的存在，Pin3_CS上的电压时钟无法降至0V，且MOS管Q1开通和关断时Pin3_CS上的电压幅值相差较小，当干扰信号叠加到Pin3_CS上的采样信号时容易发生误动作，导致Pin6_PWM错误关断。

如图2所示，示出了Pin6_PWM输出的控制信号、电流环给定控制信号和Pin3_CS引脚反馈的电流信号时序图，当Pin6_PWM输出高电平时，Pin3_CS引脚的电流信号电压幅值逐渐增加，直到电压幅值等于电流环给定控制信号时，Pin6_PWM输出的控制信号变为低电平。是否具有开关电源控制芯片CS引脚电压释放电路的主要区别在于当Pin6_PWM输出的控制信号变为低电平时，Pin3_CS引脚反馈的电流信号是否能够快速下降至零电平。由图2可以看出，每个开关周期的电流信号起始值为零电平，可以耐受较大的干扰信号叠加，不会使Pin6_PWM的输出信号发生错误关断。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。