一种直流电源并联系统和均流控制方法

技术领域

本发明涉及直流电源及其并联技术领域，尤其涉及一种直流电源并联系统和均流控制方法。

背景技术

为了扩大系统容量，提供更大的供电功率，通常将直流电源进行并联后再接入负载，然而当多个直流电源并联运行时，由于各个电源的参数无法做到完全一致，导致各电源所分担的负载电流大小不一，出现部分直流电源的输出电流超负荷而缩短寿命，从而降低了整个系统的可靠性。

目前，常见的直流电源并联及均流控制方法主要有两种方式。第一种方式，通过外加均流信号线实现系统的直流电源并联均流控制。第二种方式，并联模块之间主机以自身与从机的输出电流差值作为均流控制量，调节主机电源的输出电压实现均流。

第一种方式，其本质是所有并联模块公用输出电压外环，本地进行电流内环控制，系统运行对均流信号线以及主从机配置模块的依赖程度高，其基于继电器的配置模块响应速度慢，在出现故障或主动切换时容易出现系统宕机风险。第二种方式，不适用于多模块并联系统，多个控制器时总线同一时刻只能有一个发送数据，即多系统并联后接受或发送均流控制量的时间将延长，均流调节周期延长后难以达到均流控制效果。

发明内容

本发明的目的是针对现有技术的缺陷，提供一种直流电源并联系统和均流控制方法，实现大功率直流电源并联和均流控制，并解决直流电源并联输出时系统宕机和均流控制响应速度慢的问题。

为实现上述目的，本发明第一方面提供了一种直流电源并联系统，所述系统包括并联运行的多组直流电源和控制模块，其中每组所述直流电源包括前级AC/DC模块和后级DC/DC模块,所述控制模块包括主控制器和多个从控制器，其中每组并联运行的直流电源对应设置有一组从控制器；

所述前级AC/DC模块的输入端与交流网侧端信号线连接，用于将交流网侧交流电转为中间直流电；

所述后级DC/DC模块的输入端与所述前级AC/DC模块的输出端连接，其中所述后级DC/DC模块为双向Buck-Boost拓扑，用于对所述前级AC/DC模块输出的中间直流电进行稳压控制后输出至负载；每个所述后级DC/DC模块的输出端并联；

所述控制模块的主控制器与设置于每组并联运行的直流电源上的从控制器通讯相连，用于根据从所述并联运行的多组直流电源可获取的直流电源数据生成多个PWM控制信号，并发送至对应的所述后级DC/DC模块进行均流控制。

进一步，所述后级DC/DC模块的Buck-Boost拓扑为多重化双向Buck-Boost拓扑，其中，根据实际项目功率要求或尺寸要求确定每个后级DC/DC模块的双向Buck-Boost多重化数量。

进一步，所述主控制器和从控制器均采用DSP+FPGA控制架构；所述控制模块用于从根据所述并联运行的多组直流电源可获取的直流电源数据生成多个PWM控制信号，并发送至对应的所述后级DC/DC模块进行均流控制，具体为：

每个从控制器的FPGA用于获取对应后级DC/DC模块的直流电源数据；所述主控制器的FPGA用于获取多组从控制器的FPGA发送的直流电源数据并传输至主控制器的DSP进行主控制器均流控制生成均流控制量；所述从控制器的FPGA还用于接收对应的所述均流控制量并发送至从控制器的DSP进行从控制器的闭环控制生成PWM控制信号。

进一步，所述主控制器的FPGA用于获取多组从控制器的FPGA发送的直流电源数据并传输至主控制器的DSP进行主控制器均流控制生成均流控制量，具体包括：

所述主控制器接收系统启动指令；

若主控制器与从控制器通讯正常，下发系统启动指令至所有并联后级DC/DC模块；并获取所有并联后级DC/DC模块更新的模块输出总电流数据，根据模块输出总电流数据和并联模块数量计算系统的均值电流数据；根据模块输出总电流数据和均值电流数据通过均流环PI计算生成均流控制量；

若主控制器与从控制器通讯部分故障，隔离故障模块，计算可并联模块数量；下发系统启动指令至可并联后级DC/DC模块；并获取可并联后级DC/DC模块更新的模块输出总电流数据，根据模块输出总电流数据和并联模块数量计算系统的均值电流数据；根据模块输出总电流数据和均值电流数据通过均流环PI计算生成均流控制量；

若主控制器与从控制器通讯完全故障，初始化均流环PI；

将上一时刻均流控制量更新为当前均流控制量。

进一步，所述从控制器的FPGA还用于接收对应的所述均流控制量并发送至从控制器的DSP进行从控制器的闭环控制生成PWM控制信号，具体包括：

若主控制器与从控制器通讯正常，更新主控制器下发的系统启动指令；更新后级DC/DC模块t时刻上传的模块输出总电流数据，记为t时刻模块输出总电流数据；更新主控制器t-△DT时刻下发的均值电流数据和均流控制量，记为t-△DT时刻均值电流数据和t-△DT时刻均流控制量，其中△DT为系统通讯环路与主控制器的中断延时之和；

若t-△DT时刻均值电流数据绝对值大于等于t时刻模块输出总电流数据前馈上限值，且不小于等于t时刻模块输出总电流数据前馈下限值，控制环路投入t-△DT时刻均流控制量与t时刻模块输出总电流数据前馈量；根据t-△DT时刻均流控制量、t时刻模块输出总电流数据前馈量、指令输出电压值和t时刻模块输出电压反馈值生成后级DC/DC模块的调制电压，并将所述调制电压与载波比较后生成PWM控制信号；

若t-△DT时刻均值电流数据绝对值小于输出总电流数据前馈上限值或t-△DT时刻均值电流数据绝对值大于等于t时刻模块输出总电流数据前馈上限值且小于等于t时刻模块输出总电流数据前馈下限值，控制环路切除t-△DT时刻均流控制量与t时刻模块输出总电流数据前馈量；根据指令输出电压值和t时刻模块输出电压反馈值生成后级DC/DC模块的调制电压，并将所述调制电压与载波比较后生成PWM控制信号；

若主控制器与从控制器通讯故障，隔离故障模块，初始化中断程序。

进一步，所述控制模块的主控制器与设置于每组并联运行的直流电源上的从控制器通过光纤通讯进行通讯相连。

本发明第二方面提供了一种直流电源均流控制方法，应用于权利要求1所述的直流电源并联系统，所述系统包括并联运行的多组直流电源和控制模块，其中每组所述直流电源包括前级AC/DC模块和后级DC/DC模块；所述控制模块包括主控制器和多个从控制器，其中每组并联运行的直流电源对应设置有一组从控制器；所述前级AC/DC模块的输入端与交流网侧端信号线连接；所述后级DC/DC模块的输入端与所述前级AC/DC模块的输出端连接，其中所述后级DC/DC模块为双向Buck-Boos t拓扑；每个所述后级DC/DC模块的输出端并联；所述控制模块的主控制器与设置于每组并联运行的直流电源上的从控制器通讯相连；其特征在于，所述方法包括：

所述前级AC/DC模块将交流网侧交流电转为中间直流电；

所述后级DC/DC模块对所述前级AC/DC模块输出的中间直流电进行稳压控制后输出至负载；

所述控制模块根据所述并联运行的多组直流电源可获取的直流电源数据生成多个PWM控制信号，并发送至对应的所述后级DC/DC模块进行均流控制。

进一步，所述主控制器和从控制器均采用DSP+FPGA控制架构；其特征在于，所述控制模块根据所述并联运行的多组直流电源可获取的直流电源数据生成多个PWM控制信号，并发送至对应的所述后级DC/DC模块进行均流控制，具体为：

每个从控制器的FPGA获取对应后级DC/DC模块的直流电源数据；所述主控制器的FPGA获取多组从控制器的FPGA发送的直流电源数据并传输至主控制器的DSP进行主控制器均流控制生成均流控制量；所述从控制器的FPGA接收对应的所述均流控制量并发送至从控制器的DSP进行从控制器的闭环控制生成PWM控制信号。

进一步，所述主控制器的FPGA获取多组从控制器的FPGA发送的直流电源数据并传输至主控制器的DSP进行主控制器均流控制生成均流控制量，具体包括：

所述主控制器接收系统启动指令；

若主控制器与从控制器通讯正常，下发系统启动指令至所有并联后级DC/DC模块；并获取所有并联后级DC/DC模块更新的模块输出总电流数据，根据模块输出总电流数据和并联模块数量计算系统的均值电流数据；根据模块输出总电流数据和均值电流数据通过均流环PI计算生成均流控制量；

若主控制器与从控制器通讯部分故障，隔离故障模块，计算可并联模块数量；下发系统启动指令至可并联后级DC/DC模块；并获取可并联后级DC/DC模块更新的模块输出总电流数据，根据模块输出总电流数据和并联模块数量计算系统的均值电流数据；根据模块输出总电流数据和均值电流数据通过均流环PI计算生成均流控制量；

若主控制器与从控制器通讯完全故障，初始化均流环PI；

将上一时刻均流控制量更新为当前均流控制量。

进一步，所述从控制器的FPGA接收对应的所述均流控制量并发送至从控制器的DSP进行从控制器的闭环控制生成PWM控制信号，具体包括：

若主控制器与从控制器通讯正常，更新主控制器下发的系统启动指令；更新后级DC/DC模块t时刻上传的模块输出总电流数据，记为t时刻模块输出总电流数据；更新主控制器t-△DT时刻下发的均值电流数据和均流控制量，记为t-△DT时刻均值电流数据和t-△DT时刻均流控制量，其中△DT为系统通讯环路与主控制器的中断延时之和；

若t-△DT时刻均值电流数据绝对值大于等于t时刻模块输出总电流数据前馈上限值，且不小于等于t时刻模块输出总电流数据前馈下限值，控制环路投入t-△DT时刻均流控制量与t时刻模块输出总电流数据前馈量；根据t-△DT时刻均流控制量、t时刻模块输出总电流数据前馈量、指令输出电压值和t时刻模块输出电压反馈值生成后级DC/DC模块的调制电压，并将所述调制电压与载波比较后生成PWM控制信号；

若t-△DT时刻均值电流数据绝对值小于输出总电流数据前馈上限值或t-△DT时刻均值电流数据绝对值大于等于t时刻模块输出总电流数据前馈上限值且小于等于t时刻模块输出总电流数据前馈下限值，控制环路切除t-△DT时刻均流控制量与t时刻模块输出总电流数据前馈量；根据指令输出电压值和t时刻模块输出电压反馈值生成后级DC/DC模块的调制电压，并将所述调制电压与载波比较后生成PWM控制信号；

若主控制器与从控制器通讯故障，隔离故障模块，初始化中断程序。

本发明提供的一种直流电源并联系统和均流控制方法，通过前级AC/DC模块+后级DC/DC模块的系统架构和控制模块根据并联运行的多组直流电源可获取的直流电源数据生成多个PWM控制信号，实现了直流电源并联和均流控制，并解决了直流电源并联输出时系统宕机和均流控制响应速度慢的问题。

附图说明

图1为本发明实施例一提供的直流电源并联系统结构拓扑图；

图2为本发明实施例一提供的直流电源并联系统单个DC/DC模块拓扑图；

图3为本发明实施例一提供的直流电源并联系统系统控制架构图；

图4为本发明实施例一提供的直流电源并联系统主控制器均流控制环工作示意图；

图5为本发明实施例一提供的直流电源并联系统从控制器闭环控制示意图；

图6(a)为本发明实施例一提供的直流电源并联系统后级DC/DC模块输出电压及负载电压波形图；

图6(b)为本发明实施例一提供的直流电源并联系统后级DC/DC模块输出总电流波形图之一；

图6(c)为本发明实施例一提供的直流电源并联系统后级DC/DC模块输出总电流波形图之二；

图7为本发明实施例二提供的直流电源均流控制方法的流程图之一；

图8为本发明实施例二提供的直流电源均流控制方法的流程图之二；

图9为本发明实施例二提供的直流电源均流控制方法的流程图之三；

图10为本发明实施例二提供的直流电源均流控制方法的流程图之四。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

本发明实施例提供的一种直流电源并联系统和均流控制方法，通过前级AC/DC模块+后级DC/DC模块的系统架构，实现了直流电源并联；模块采用DSP+FPGA控制架构，其中FPGA负责本地模拟量采集，脉冲宽度调制(Pulse Width Modulation，PWM)信号以及光纤通讯等，数字信号处理器(Digital Signal Process ing，DSP)负责系统控制算法，DSP与FPGA之间进行模拟量、比较值以及通讯变量的传递。该控制方式具有运行速度快、精度高、可靠性高等优势，现场可编程门阵列(Field Programmable Gate Array，FPGA)不参与系统算法运行，能够实现高速光纤通讯。系统主控制器一方面接收、下发顶层指令，另一方面采集并联从机模块的电压电流信息，下发各自均流控制量。主控制器根据光纤扩展能力最高可实现多路模块的并联均流控制。

实施例一

本发明的技术方案适用于所有直流电源并联系统，比如大功率直流电源和低压大电流直流电源等，在此不做限定。

图1为本发明实施例一提供的直流电源并联系统结构拓扑图。如图1所示，该直流电源并联系统设置于电源柜内，包括并联运行的多组直流电源1和控制模块2，其中每组直流电源包括前级AC/DC模块11和后级DC/DC模块12，控制模块2包括主控制器21和多个从控制器22N，其中每组并联运行的直流电源1对应设置有一组从控制器22N。

前级AC/DC模块11的输入端与交流网侧端信号线连接，用于将交流网侧交流电转为中间直流电，具体的，前级AC/DC模块11对交流网侧电流进行谐波控制，将交流电转为中间直流电输出并进行稳压控制，且前级AC/DC模块11可进行并网逆变，实现直流输出与并网逆变的能量双向流动。

后级DC/DC模块12的输入端与前级AC/DC模块11的输出端连接，其中后级DC/DC模块为双向Buck-Boost拓扑，用于对前级AC/DC模块11输出的中间直流电进行稳压控制后输出至负载；每个后级DC/DC模块的输出端并联。

在一种优选的方案中，后级DC/DC模块的Buck-Boost拓扑为多重化双向Buck-Boost拓扑，图2为本发明实施例一提供的直流电源并联系统单个DC/DC模块拓扑图，如图2所示，单个后级DC/DC模块为三重化双向Buck-Boost拓扑，第一重双向Buck-Boost结构包括PWM调整器M1、开关管S1、开关管S2和电抗器L1，开关管S1的1端和开关管S2的2端接前级AC/DC模块11输出端的中间直流母线，开关管S1和开关管S2的3端中间连接PWM调整器M1，开关管S1的2端和开关管S2的1端连接并与电抗器L1的1端连接，电抗器L1的2端通过电流表Am和开关管S2的2端口连接至负载端,电抗器L1的2端连接电容C3的正极，电容C3的负极与电阻R19串联后与开关管S2的2端连接,负载两端并联电压表Vm；第二重和第三重双向Buck-Boost结构与第一重双向Buck-Boost结构相同，第二重双向Buck-Boost结构的开关管S3的1端与开关管S1的1端连接，开关管S4的2端与开关管S2的2端连接，电抗器L2的2端与电抗器L1的2段连接；第三重双向Buck-Boost结构的开关管S5的1端口与开关管S1的1端连接，开关管S6的2端与开关管S2的2端连接，电抗器L3的2端与电抗器L1的2端连接，其中上述开关管S1-S6均为NPN型，开关管S1-S6的1端、2端和3端分别为集电极、发射极和基极。

需要说明的是后级DC/DC模块的Buck-Boost拓扑不限于三重拓扑，可根据实际项目功率要求或尺寸要求确定每个后级DC/DC模块的双向Buck-Boost多重化数量。通过多重化Buck-Boost拓扑结构可有效提升单个后级DC/DC模块容量，从而提升系统总容量。

控制模块2的主控制器21与设置于每组并联运行的直流电源上的从控制器22N通讯相连，用于根据从并联运行的多组直流电源可获取的直流电源数据生成多个PWM控制信号，并发送至对应的后级DC/DC模块进行均流控制。具体的，从控制器22N与直流电源并联系统共同设置于电源柜内，每组直流电源1对应设置有一个从控制器22N。直流电源数据包括模拟量和数字量，模拟量包括支撑电容电压、输入电流、电抗器电流、输出电流、额定温度等，数字量包括主接触器反馈和预充电接触器反馈等。

在一种可能的实施方式中，控制模块2的主控制器21与设置于每组并联运行的直流电源上的从控制器22N通过光纤通讯进行通讯相连。光纤通讯方式具有良好的响应速度与抗干扰能力，可提高系统的响应速度和数据传输的稳定性。

具体的，从控制器22N中N为从控制器22N个数，N的个数由接入到系统的直流电源1的组数确定且N不小于2，主控制器21和从控制器22N均采用DSP+FPGA控制架构，其中FPGA负责模拟量采集，PWM信号传输和光纤通讯等，DSP负责系统控制算法，DSP与FPGA之间进行模拟量、比较值以及通讯变量的传递。该控制方式运行速度快、精度高、可靠性高，FPGA不参与系统算法运行，可实现高速光纤通讯。

图3为本发明实施例一提供的直流电源并联系统系统控制架构图，如图3所示，包括主控制器21、从控制器221～从控制器22N。其中主控制器21和从控制器22N均包括FPGA和DSP。从控制器22N的FPGA与主控制器21的FPGA之间的通讯交互为光纤通讯，FPGA与DSP之间的通讯交互为双口RAM。

其中，主控制器21用于接收、下发顶层指令，接收顶层指令的数字输入量包括主控启动按钮、主控急停按钮和主控复位按钮。主控制器21的FPGA向从控制器22N发送的数据包括均流控制数据和数字控制量，均流控制数据包括在线并联模块均值电流和均流控制量，数字控制量包括主接触器闭合指令、主接触器断开指令、预充电接触器闭合指令和预充电接触器断开指令。

其中，主控制器21还用于获取并联后级DC/DC模块的电压电流信息，下发对应均流控制量。主控制器21的FPGA接收从控制器22N的FPGA发送的模拟量和数字量，模拟量包括支撑电容电压、电抗器电流、输入电流。输出电流和额定温度，数字量包括FPGA检查故障、主接触器反馈、预充电接触器反馈和模拟量故障状态。

从控制器22N的FPGA从后级DC/DC模块获取模拟量和数字量，模拟量包括支撑电容电压、输入电流、电抗器电流、输出电流和额定温度，数字量包括主接触器反馈、预充电接触器反馈。从控制器22N的FPGA负责发脉冲、管理接触器状态、绝缘栅双极型晶体管(Insulated Gate Bipolar Trans istor，IGBT)驱动状态、模拟量保护和模拟量故障时封脉冲，从控制器22N的FPGA还负责向后级DC/DC模块发送数字量包括主接触器闭合指令和预充电接触器闭合指令。从控制器22N生成的PWM控制信号通过驱动板对后级DC/DC模块进行均流控制。

控制模块2用于根据从并联运行的多组直流电源1可获取的直流电源数据生成多个PWM控制信号，并发送至对应的后级DC/DC模块进行均流控制，具体为：

每个从控制器22N的FPGA用于获取对应后级DC/DC模块12的直流电源数据；主控制器21的FPGA用于获取多组从控制器22N的FPGA发送的直流电源数据并传输至主控制器21的DSP进行主控制器均流控制生成均流控制量；从控制器的FPGA还用于接收对应的均流控制量并发送至从控制器21N的DSP进行从控制器的闭环控制生成PWM控制信号。

其中，主控制器21的FPGA用于获取多组从控制器22N的FPGA发送的直流电源数据并传输至主控制器21的DSP进行主控制器均流控制生成均流控制量，具体包括：

主控制器21接收系统启动指令；

若主控制器21与从控制器22N通讯正常，下发系统启动指令至所有并联后级DC/DC模块12；并获取所有并联后级DC/DC模块12更新的模块输出总电流数据，根据模块输出总电流数据和并联模块数量计算系统的均值电流数据；根据模块输出总电流数据和均值电流数据通过均流环PI计算生成均流控制量。

若主控制器21与从控制器22N通讯部分故障，隔离故障模块，计算可并联模块数量；下发系统启动指令至可并联后级DC/DC模块12；并获取可并联后级DC/DC模块12更新的模块输出总电流数据，根据模块输出总电流数据和并联模块数量计算系统的均值电流数据；根据模块输出总电流数据和均值电流数据通过均流环PI计算生成均流控制量。

若主控制器与从控制器通讯完全故障，初始化均流环PI。

将上一时刻均流控制量更新为当前均流控制量。

图4为本发明实施例一提供的直流电源并联系统主控制器均流控制环工作示意图，如图4所示，i

从控制器22N的FPGA还用于接收对应的均流控制量并发送至从控制器的DSP进行从控制器的闭环控制生成PWM控制信号，具体包括：

若主控制器21与从控制器22N通讯正常，更新主控制器21下发的系统启动指令；更新后级DC/DC模块t时刻上传的模块输出总电流数据，记为t时刻模块输出总电流数据；更新主控制器21在t-△DT时刻下发的均值电流数据和均流控制量，记为t-△DT时刻均值电流数据和t-△DT时刻均流控制量，其中△DT为系统通讯环路与主控制器的中断延时之和。

若t-△DT时刻均值电流数据绝对值大于等于t时刻模块输出总电流数据前馈上限值，且不小于等于t时刻模块输出总电流数据前馈下限值，控制环路投入t-△DT时刻均流控制量与t时刻模块输出总电流数据前馈量；根据t-△DT时刻均流控制量、t时刻模块输出总电流数据前馈量、指令输出电压值和t时刻模块输出电压反馈值生成后级DC/DC模块12的调制电压，并将调制电压与载波比较后生成PWM控制信号。

若t-△DT时刻均值电流数据绝对值小于输出总电流数据前馈上限值或t-△DT时刻均值电流数据绝对值大于等于t时刻模块输出总电流数据前馈上限值且小于等于t时刻模块输出总电流数据前馈下限值，控制环路切除t-△DT时刻均流控制量与t时刻模块输出总电流数据前馈量；根据指令输出电压值和t时刻模块输出电压反馈值生成后级DC/DC模块的调制电压，并将调制电压与载波比较后生成PWM控制信号。

若主控制器与从控制器通讯故障，隔离故障模块，初始化中断程序。

图5为本发明实施例一提供的直流电源并联系统从控制器闭环控制示意图，如图5所示，ΔU

其中，当控制环路投入均流控制量与输出总电流数据前馈量时，将ΔU

其中，当控制环路切除均流控制量与输出总电流数据前馈量时，将U

根据外部投入信号进行判断是否投入均流控制量和输出总电流数据前馈量，可保障各个并联模块稳定工作，确保系统在通讯中断或均流控制失效时，系统工作的连续性。

图6(a)为本发明实施例一提供的直流电源并联系统后级DC/DC模块输出电压及负载电压波形图，如图6(a)所示，包括负载电压、DCDC1输出电压和DCDC2输出电压，其中DCDC1和DCDC2为两组并联的后级DC/DC模块。横坐标为采样时间，纵坐标为电压值。

图6(b)为本发明实施例一提供的直流电源并联系统后级DC/DC模块输出总电流波形图之一，图6(c)为本发明实施例一提供的直流电源并联系统后级DC/DC模块输出总电流波形图之二；如图6(b)和图6(c)所示，包括DCDC1模块输出总电流和DCDC2模块输出总电流，其中，图6(b)、6(c)与图6(a)为同一系统的采样波形图，且图6(c)为图6(b)的DCDC1和DCDC2输出总电流分开显示的波形图，用以更清晰显示均流控制算法投入后两路输出总电流数值情况。

如图6(a)、图6(b)和图6(c)所示，在均流算法投入之前，由于各模块的输出阻抗设置相差较大，模块输出存在严重的不均流现象，在1.0-1.5之间均流控制算法投入后，均流环PI的控制下，模块输出电流逐渐收敛至电流均值，均流效果明显。在进行加减载过程中，输出电流的响应速度以及均流效果良好。

如图3所示，系统还包括人机界面3，人机界面3与主控制器21通讯相连，用于接收并动态显示主控制器21发送的系统状态。其中，系统状态包括模块温度、故障代码、接触器状态、输入电压、输入电流、工作状态、柜门状态和风机状态等。

实施例二

本发明实施例二提供了一种直流电源均流控制方法，该方法是基于实施例一直流电源并联系统实现的，该系统包括并联运行的多组直流电源和控制模块，其中每组直流电源包括前级AC/DC模块和后级DC/DC模块；控制模块包括主控制器和从控制器，其中每组并联运行的直流电源对应设置有一组从控制器；前级AC/DC模块的输入端与交流网侧端信号线连接；后级DC/DC模块的输入端与前级AC/DC模块的输出端连接，其中后级DC/DC模块为双向Buck-Boost拓扑；每个后级DC/DC模块的输出端并联；控制模块主控制器与设置于每组并联运行的直流电源上的从控制器通讯相连。图7为本发明实施例二提供的直流电源均流控制方法的流程图之一，如图7所示，所述方法包括：

步骤110，前级AC/DC模块将交流网侧交流电转为中间直流电。

步骤120，后级DC/DC模块对前级AC/DC模块输出的中间直流电进行稳压控制后输出至负载。

步骤130，控制模块根据从并联运行的多组直流电源可获取的直流电源数据生成多个PWM控制信号，并发送至对应的后级DC/DC模块进行均流控制。

具体的，主控制器和从控制器均采用DSP+FPGA控制架构。图8为本发明实施例二提供的直流电源均流控制方法的流程图之二，如图8所示，步骤130具体包括：

步骤131，每个从控制器的FPGA获取对应后级DC/DC模块的直流电源数据。

步骤132，主控制器的FPGA获取多组从控制器的FPGA发送的直流电源数据并传输至主控制器的DSP进行主控制器均流控制生成均流控制量。

步骤133，从控制器的FPGA接收对应的均流控制量并发送至从控制器的DSP进行从控制器的闭环控制生成PWM控制信号。

在一种可能的实施方式中，图9为本发明实施例二提供的直流电源均流控制方法的流程图之三，如图9所示，步骤132，具体包括：

步骤1321，主控制器接收系统启动指令。

步骤1322，若主控制器与从控制器通讯正常，下发系统启动指令至所有并联后级DC/DC模块；并获取所有并联后级DC/DC模块更新的模块输出总电流数据，根据模块输出总电流数据和并联模块数量计算系统的均值电流数据；根据模块输出总电流数据和均值电流数据通过均流环PI计算生成均流控制量；

步骤1323，若主控制器与从控制器通讯部分故障，隔离故障模块，计算可并联模块数量；下发系统启动指令至可并联后级DC/DC模块；并获取可并联后级DC/DC模块更新的模块输出总电流数据，根据模块输出总电流数据和并联模块数量计算系统的均值电流数据；根据模块输出总电流数据和均值电流数据通过均流环PI计算生成均流控制量；

步骤1324，若主控制器与从控制器通讯完全故障，初始化均流环PI；

步骤1325，将上一时刻均流控制量更新为当前均流控制量。

在一种可能的实施方式中，图10为本发明实施例二提供的直流电源均流控制方法的流程图之四，如图10所示，步骤133，具体包括：

步骤1331，若主控制器与从控制器通讯正常，更新主控制器下发的系统启动指令；更新后级DC/DC模块t时刻上传的模块输出总电流数据，记为t时刻模块输出总电流数据；更新主控制器t-△DT时刻下发的均值电流数据和均流控制量，记为t-△DT时刻均值电流数据和t-△DT时刻均流控制量，其中△DT为系统通讯环路与主控制器的中断延时之和；

步骤1332，若t-△DT时刻均值电流数据绝对值大于等于t时刻模块输出总电流数据前馈上限值，且不小于等于t时刻模块输出总电流数据前馈下限值，控制环路投入t-△DT时刻均流控制量与t时刻模块输出总电流数据前馈量；根据t-△DT时刻均流控制量、t时刻模块输出总电流数据前馈量、指令输出电压值和t时刻模块输出电压反馈值生成后级DC/DC模块的调制电压，并将所述调制电压与载波比较后生成PWM控制信号；

步骤1333，若t-△DT时刻均值电流数据绝对值小于输出总电流数据前馈上限值或t-△DT时刻均值电流数据绝对值大于等于t时刻模块输出总电流数据前馈上限值且小于等于t时刻模块输出总电流数据前馈下限值，控制环路切除t-△DT时刻均流控制量与t时刻模块输出总电流数据前馈量；根据指令输出电压值和t时刻模块输出电压反馈值生成后级DC/DC模块的调制电压，并将所述调制电压与载波比较后生成PWM控制信号；

步骤1334，若主控制器与从控制器通讯故障，隔离故障模块，初始化中断程序。

本发明实施例二提供的直流电源均流控制方法，是基于上述实施例一中的系统的直流电源均流控制方法，其实现步骤的方法与技术效果类似，在此不再赘述。

专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。