硅基液晶显示器的位深扩展电路、显示设备和驱动方法

技术领域

本发明涉及半导体技术领域，特别是涉及一种硅基液晶显示器的位深扩展电路、显示设备和驱动方法。

背景技术

硅基液晶(英文：Liquid Crystal On Silicon，简称：LCOS)是一种基于反射模式、尺寸非常小的矩阵液晶显示装置，常用于一些对体积有严格要求的场合。这样的场合有时需要压缩布线资源，导致传输数据的位宽减少。

LCOS的驱动方案是依次存储各个像素数据，存满一行像素数据之后进行数模转换并输出至对应行，以驱动这一行的像素发光。不同像素数据对应的发光亮度不同。

当传输数据的位宽减少时，图像在亮度和颜色上的层次感下降，灰度级降低，显示效果较差。

发明内容

基于此，有必要提供一种能够改善显示效果的硅基液晶显示器的位深扩展电路、显示设备和驱动方法。

第一方面，提供一种位深扩展电路，所述位深扩展电路包括：

位扩展控制线，用于传输普通模式信号或者扩展模式信号；

第一移位寄存单元，与所述位扩展控制线连接，用于在自所述位扩展控制线接收到所述扩展模式信号时，依次输出2N个第一采样信号，N为所述硅基液晶显示器的水平像素数；

N个存储单元，分别与所述移位寄存单元和数据线连接；每一所述存储单元用于对应接收2个所述第一采样信号，并根据接收到的每一所述第一采样信号从所述数据线上获取并保存M位像素数据，M为所述数据线的位宽；

N个锁存器，与所述N个存储单元一一对应连接，且分别与锁存信号线连接；每一所述锁存器用于在自所述锁存信号线接收到锁存信号时，将所述锁存器对应的存储单元两次保存的M位像素数据组合成一个2M位像素数据并进行锁存。

第二方面，提供一种显示设备，所述显示设备包括如第一方面提供的位深扩展电路。

第三方面，提供一种驱动方法，所述驱动方法：

通过位扩展控制线传输普通模式信号或者扩展模式信号；

通过第一移位寄存器在自所述位扩展控制线接收到所述扩展模式信号时，依次输出2N个第一采样信号，N为硅基液晶显示器的水平像素数；

控制N个存储单元中的每一所述存储单元用于对应接收2个所述第一采样信号，并根据接收到的每一所述第一采样信号从数据线上获取并保存M位像素数据，M为所述数据线的位宽；

控制N个锁存器中的每一所述锁存器用于在自锁存信号线接收到锁存信号时，将所述锁存器对应的存储单元两次保存的M位像素数据组合成一个2M位像素数据并进行锁存。

上述位深扩展电路、显示设备及驱动方法，通过位扩展信号线传输普通模式信号或者扩展模式信号，第一移位寄存单元在自位扩展控制线接收到扩展模式信号时依次输出2*N个第一采样信号，每一存储单元对应接收2个第一采样信号，并根据接收到的每一第一采样信号从数据线上获取并保存M位像素数据，每一锁存器在自锁存信号线接收到锁存信号时，将该锁存器对应的存储单元两次保存的M位像素数据组合成一个2M位像素数据并进行锁存，这样可以在不增加布线的情况下将像素数据的位宽扩展一倍，如线路单次传输数据的位宽为M位，像素数据的位宽可以扩展为2*M位，使用较低位宽的数据线实现较高位宽的数据传输，特别适用于LCOS这样的微显示芯片节约布线资源，通过扩展像素的颜色位深，增加在亮度和颜色上的层次感，丰富图像的灰阶表现，提高图像的灰度级，改善图像的显示效果。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一实施例提供的一种位深扩展电路的结构示意图；

图2为图1中第一移位寄存单元在扩展模式下的连接示意图；

图3为图1中第一移位寄存单元在普通模式下的连接示意图；

图4为图1中第一移位寄存单元的部分结构示意图；

图5为一实施例提供的另一种位深扩展电路的结构示意图；

图6为图5中位深扩展电路的部分结构示意图；

图7为一实施例提供的另一种位深扩展电路的结构示意图；

图8为图7中时序控制电路的结构示意图；

图9为一实施例提供的一种驱动方法的流程图。

附图标记说明：

100-位宽扩展电路；

10-第一移位寄存单元，11-第一移位寄存器，12-第二移位寄存器，13-第一多路选择器；

20-存储单元，21-第一存储器，22-第二存储器；

30-锁存器；

40-数模转换器；

50-时序控制电路，51-计数器，52-起始信号发生器，53-锁存信号发生器；

60-输出缓冲电路；

80-第二多路选择器；

90-第二移位寄存单元，91-第三移位寄存器。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一电阻称为第二电阻，且类似地，可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻，但其不是同一电阻。

可以理解，以下实施例中的“连接”，如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。

参阅图1，本发明一实施例提供一种位深扩展电路100，该位深扩展电路100包括位扩展控制线、第一移位寄存单元10、N个存储单元20和N个锁存器，N为正整数。位扩展控制线用于传输普通模式信号或者扩展模式信号。第一移位寄存单元10与位扩展控制线连接，用于在自位扩展控制线接收到扩展模式信号时，依次输出2N个第一采样信号，N为硅基液晶显示器的水平像素数。N个存储单元20分别与移位寄存单元10和数据线连接，每一存储单元20用于对应接收2个第一采样信号，并在接收到的每一第一采样信号时从数据线上获取并保存M位像素数据，M为数据线的位宽。N个锁存器30与N个存储单元20一一对应连接，且分别与锁存信号线连接。每一锁存器30用于在自锁存信号线接收到锁存信号时，将该锁存器30对应的存储单元20两次保存的M位像素数据组合成一个2M位像素数据并进行锁存。

上述位深扩展电路，通过位扩展信号线传输普通模式信号或者扩展模式信号，第一移位寄存单元在自位扩展控制线接收到扩展模式信号时依次输出2*N个第一采样信号，每一存储单元对应接收2个第一采样信号，并根据接收到的每一第一采样信号从数据线上获取并保存M位像素数据，每一锁存器在自锁存信号线接收到锁存信号时，将该锁存器对应的存储单元两次保存的M位像素数据组合成一个2M位像素数据并进行锁存，这样可以在不增加布线的情况下将像素数据的位宽扩展一倍，如线路单次传输数据的位宽为M位，像素数据的位宽可以扩展为2*M位，使用较低位宽的数据线实现较高位宽的数据传输，特别适用于LCOS这样的微显示芯片节约布线资源，通过扩展像素的颜色位深，增加在亮度和颜色上的层次感，丰富图像的灰阶表现，提高图像的灰度级，改善图像的显示效果。

而且位深扩展电路依靠电路设计实现，实现成本低。

示例性地，高电平信号为扩展模式信号，低电平信号为普通模式信号；或者，高电平信号为普通模式信号，低电平信号为扩展模式信号。

如图1所示，在一些实施例中，每一存储单元20包括第一存储器21和第二存储器22。第一存储器21分别与第一移位寄存单元10和数据线连接，用于接收2个第一采样信号中第一个第一采样信号，并根据接收到的第一采样信号从数据线上获取并保存前M位像素数据。第二存储器22分别与第一移位寄存单元10和数据线连接，用于接收2个第一采样信号中第二个第一采样信号，并根据接收到的第一采样信号从数据线上获取并保存后M位像素数据。

具体地，第1个锁存器分别与第1个存储单元20中的第一存储器21和第二存储器22连接，将第1个存储单元20中的第一存储器21和第二存储器22的数据组合。

第2个锁存器分别与第2个存储单元20中的第一存储器21和第二存储器22连接，将第2个存储单元20中的第一存储器21和第二存储器22的数据组合。

第i个锁存器分别与第i个存储单元20中的第一存储器21和第二存储器22连接，将第i个存储单元20中的第一存储器21和第二存储器22的数据组合。

第N个锁存器分别与第N个存储单元20中的第一存储器21和第二存储器22连接，将第N个存储单元20中的第一存储器21和第二存储器22的数据组合。

如图1所示，在一些实施例中，第一移位寄存单元10包括N个第一移位寄存器11和N个第二移位寄存器12，N个第一移位寄存器11的输出端与N个第一存储器21一一对应连接，N个第二移位寄存器12的输出端与N个第二移位寄存器22一一对应连接。其中，第1个第一移位寄存器11的输入端与起始信号线连接，参阅图2，N个第一移位寄存器11和N个第二移位寄存器12依序交替连接。

其中，相邻两个第一移位寄存器11之间设置有一个第二移位寄存器12，相邻两个第二移位寄存器12之间设置有一个第一移位寄存器11。

具体地，第i+1个第一移位寄存器11的输入端与第i个第二移位寄存器12的输出端连接，第i个第一移位寄存器11的输出端与第i个第二移位寄存器12的输入端连接，第N个第一移位寄存器11的输出端与第N个第二移位寄存器12的输入端连接，1≤i≤N-1且i为正整数。

在扩展模式下，起始信号线上的起始信号输入第1个第一移位寄存器11，第1个第一移位寄存器11根据起始信号输出第1个采样信号。

第1个采样信号分别输入第1个第二移位寄存器12和第1个存储单元20中的第一存储器21。第1个存储单元20中的第一存储器21根据第1个采样信号获取像素数据并进行存储。第1个第二移位寄存器12根据第1个采样信号输出第2个采样信号。

第2个采样信号分别输入第2个第一移位寄存器11和第2个存储单元20中的第一存储器21。第2个存储单元20中的第一存储器21根据第2个采样信号获取像素数据并进行存储，第2个第一移位寄存器11根据第2个采样信号输出第3个采样信号。

第3个采样信号分别输入第2个第二移位寄存器12和第2个存储单元20中的第一存储器21。第2个存储单元20中的第一存储器21根据第3个采样信号获取像素数据并进行存储。第2个第二移位寄存器12根据第3个采样信号输出第4个采样信号。

第2N-1个采样信号输入第N个第二移位寄存器12和第N个存储单元20中的第一存储器21。第N个存储单元20中的第一存储器21根据第2N-1个采样信号获取像素数据并进行存储。第N个第二移位寄存器12根据第2N-1个采样信号输出第2N个采样信号。

第2N个采样信号输入第N个存储单元20中的第二存储器22，第N个存储单元20中的第二存储器22根据第2N个采样信号获取像素数据并进行存储。

在第一种实现方式中，N个第一移位寄存器10还用于，在自位扩展控制线接收到普通模式信号时，分别对应输出N个第二采样信号。每一第一存储器21还用于，对应接收1个第二采样信号，并根据接收到的第二采样信号从数据线上获取并保存前M位像素数据。每一第二存储器22还用于，在第一存储器21接收到第二采样信号时存储后M位预设数据。每一锁存器30还用于在自锁存信号线接收到锁存信号时，将同一存储单元20保存的前M位像素数据和后M位预设数据组合成一个2M位像素数据并进行锁存。

其中，参阅图3，N个第一移位寄存器10依次连接。

预设数据可以为M位0。

具体地，第i+1个第一移位寄存器11的输入端与第i个第一移位寄存器11的输出端连接，1≤i≤N-1且i为正整数。

在普通模式下，起始信号线上的起始信号输入第1个第一移位寄存器11。第1个第一移位寄存器11输出第1个采样信号。

第1个采样信号分别输入第2个第一移位寄存器11和第1个存储单元20中的第一存储器21，第1个存储单元20中的第一存储器21根据第1个采样信号获取像素数据并进行存储，第2个第一移位寄存器11根据第1个采样信号输出第2个采样信号。

第2个采样信号分别输入第3个第一移位寄存器11和第2个存储单元20中的第一存储器21，第2个存储单元20中的第一存储器21根据第2个采样信号获取像素数据并进行存储，第3个第一移位寄存器11根据第2个采样信号输出第3个采样信号。

第N-1个采样信号分别输入第N个第一移位寄存器11和第N-1个存储单元20中的第一存储器21，第N-1个存储单元20中的第一存储器21根据第N-1个采样信号获取像素数据并进行存储，第N个第一移位寄存器11根据第N-1个采样信号输出第N个采样信号。

第N个采样信号输入第N个存储单元20中的第一存储器21，第N个存储单元20中的第一存储器21根据第N个采样信号获取像素数据并进行存储。

在上述实施例中，第一移位寄存单元包括与N个第一移位寄存器和N个第二移位寄存器，N个第一移位寄存器在普通模式下依次连接，可以依次输出N个采样信号；N个第一移位寄存器和N个第二移位寄存器在扩展模式下交替连接，可以依次输出2N个采样信号。而且N个第一移位寄存器与N个第一存储器一一对应连接，N个第二移位寄存器与N个第二存储器一一对应连接，这样在普通模式下，第一存储器根据对应的第二采样信号获取像素数据并进行存储；在扩展模式下，第一存储器和第二存储器分别根据对应的第一采样信号获取像素数据并进行存储。

参阅图4，示例性地，第一移位寄存单元10还包括N个第一多路选择器13，每一第一多路选择器13的控制端A与位扩展信号线连接，第i个第一多路选择器13串联在第i个第一移位寄存器11的输出端与第i个第二移位寄存器12的输入端之间，第i个第一多路选择器13的输入端B与第i个第一移位寄存器11的输出端连接，第i个第一多路选择器13的第一输出端C与第i个第二移位寄存器12的输入端连接，i≤N且i为正整数。当i≤N-1时，第i个第一多路选择器13的第二输出端D与第i+1个第一移位寄存器11的输入端连接，第N个第一多路选择器13串联在第N个第一移位寄存器11的输出端与第N个第二移位寄存器12的输入端之间，1≤i≤N-1且i为正整数。

其中，当第一多路选择器13的控制端A接收到扩展模式信号时，第一多路选择器13的输入端B与第一多路选择器13的第一输出端C连接。当第一多路选择器13的控制端A接收到普通模式信号时，第一多路选择器13的输入端B与第一多路选择器13的第二输出端D连接。

示例性地，第N个第二移位寄存器12的输出端悬空，不与第一移位寄存器11的输入端连接。

具体地，第1个第一移位寄存器11的输出端与第1个第一多路选择器13的输入端连接，第1个第一多路选择器13的第一输出端与第1个第二移位寄存器12的输入端连接，第1个第一多路选择器13的第二输出端与第2个第一移位寄存器11的输入端连接，第1个第二移位寄存器12的输出端也与第2个第一移位寄存器11的输入端连接。

第2个第一移位寄存器11的输出端与第2个第一多路选择器13的输入端连接，第2个第一多路选择器13的第一输出端与第2个第二移位寄存器12的输入端连接，第2个第一多路选择器13的第二输出端与第3个第一移位寄存器11的输入端连接，第2个第二移位寄存器12的输出端也与第3个第一移位寄存器11的输入端连接。

第i个第一移位寄存器11的输出端与第i个第一多路选择器13的输入端连接，第i个第一多路选择器13的第一输出端与第i个第二移位寄存器12的输入端连接，第i个第一多路选择器13的第二输出端与第i+1个第一移位寄存器11的输入端连接，第i个第二移位寄存器12的输出端也与第i+1个第一移位寄存器11的输入端连接。

第N个第一移位寄存器11的输出端与第N个第一多路选择器13的输入端连接，第N个第一多路选择器13的第一输出端与第N个第二移位寄存器12的输入端连接，第N个第一多路选择器13的第二输出端未连接。

在普通模式下，每个第一多路选择器13的输入端与第二输出端连接，此时N个第一移位寄存器11依次连接。具体地，第1个第一多路选择器13的输入端与第二输出端连接，第1个第一移位寄存器11的输出端与第2个第一移位寄存器11的输入端连接。第2个第一多路选择器13的输入端与第二输出端连接，第2个第一移位寄存器11的输出端与第3个第一移位寄存器11的输入端连接。第i个第一多路选择器13的输入端与第二输出端连接，第i个第一移位寄存器11的输出端与第i+1个第一移位寄存器11的输入端连接。第N个第一多路选择器13的输入端与第二输出端连接，第N个第一移位寄存器11的输出端不连接。

在扩展模式下，每个第一多路选择器13的输入端与第一输出端连接，此时N个第一移位寄存器11和N个第二移位寄存器12交替连接。具体地，第1个第一多路选择器13的输入端与第一输出端连接，第1个第一移位寄存器11的输出端与第1个第二移位寄存器12的输入端连接。第1个第二移位寄存器12的输出端与第2个第一移位寄存器11的输入端连接。第2个第一多路选择器13的输入端与第二输出端连接，第2个第一移位寄存器11的输出端与第2个第二移位寄存器12的输入端连接。第2个第二移位寄存器12的输出端与第3个第一移位寄存器11的输入端连接。第i个第一多路选择器13的输入端与第二输出端连接，第i个第一移位寄存器11的输出端与第i个第二移位寄存器12的输入端连接。第i个第二移位寄存器12的输出端与第i+1个第一移位寄存器11的输入端连接。第N个第一多路选择器13的输入端与第二输出端连接，第N个第一移位寄存器11的输出端与第N个第二移位寄存器12的输入端连接。

在上述实施例中，移位寄存单元还包括与N个第一多路选择器，N个第一多路选择器与N个第一移位寄存器、N个第二移位寄存器一一对应，第一多路选择器的输入端与对应的第一移位寄存器的输出端连接，第一多路选择器的第一输出端与对应的第二移位寄存器的输入端连接。这样在扩展模式下，第一多路选择器的输入端与第一输出端连接，使得第一移位寄存器的输出端与对应的第二移位寄存器的输入端连接，可以实现N个第一移位寄存器和N个第二移位寄存器交替连接。在普通模式下，第一多路选择器的输入端与第二输出端连接，使得第一移位寄存器的输出端与相邻的第一移位寄存器的输入端连接，可以实现N个第一移位寄存器依次连接。

参阅图5，在第二种实现方式中，该位深扩展电路100还包括第二移位寄存单元90，第二移位寄存单元90在自位扩展控制线接收到普通模式信号时，分别对应输出N个第二采样信号。每一第一存储器21还与第二移位寄存单元90连接，用于对应接收1个第二采样信号，并根据接收到的第二采样信号从数据线上获取并保存前M位像素数据。每一第二存储器22还用于，在第一存储器21接收到第二采样信号时存储后M位预设数据。每一锁存器30还用于在自锁存信号线接收到锁存信号时，将同一存储单元20保存的前M位像素数据和后M位预设数据组合成一个2M位像素数据并进行锁存。

示例性地，如图5所示，第二移位寄存单元90包括N个第三移位寄存器91，N个第三移位寄存器91的输出端与N个第一存储器21一一对应连接，且N个第三移位寄存器91依次连接。

参阅图6，该位深扩展电路100还包括第二多路选择器80，第二多路选择器80的控制端E与位扩展信号线连接，第二多路选择器80串联在起始信号线和第1个第一移位寄存器11的输入端之间，第二多路选择器80的输入端F与起始信号线连接，第二多路选择器80的第一输出端G与第1个第一移位寄存器11的输入端连接，第二多路选择器80的第二输出端H与第1个第三移位寄存器91的输入端连接。

其中，当第二多路选择器80的控制端E接收到扩展模式信号时，第二多路选择器80的输入端F与第二多路选择器80的第一输出端G连接。当第二多路选择器80的控制端E接收到普通模式信号时，第二多路选择器80的输入端F与第二多路选择器80的第二输出端H连接。

在普通模式下，起始信号线上的起始信号输入第1个第三移位寄存器14。第1个第三移位寄存器14输出第1个采样信号。

第1个采样信号分别输入第2个第三移位寄存器14和第1个存储单元20中的第一存储器21，第1个存储单元20中的第一存储器21根据第1个采样信号获取像素数据并进行存储，第2个第三移位寄存器14根据第1个采样信号输出第2个采样信号。

第2个采样信号分别输入第3个第三移位寄存器14和第2个存储单元20中的第一存储器21，第2个存储单元20中的第一存储器21根据第2个采样信号获取像素数据并进行存储，第3个第三移位寄存器14根据第2个采样信号输出第3个采样信号。

第N-1个采样信号分别输入第N个第一移位寄存器11和第N-1个存储单元20中的第一存储器21，第N-1个存储单元20中的第一存储器21根据第N-1个采样信号获取像素数据并进行存储，第N个第一移位寄存器11根据第N-1个采样信号输出第N个采样信号。

第N个采样信号输入第N个存储单元20中的第一存储器21，第N个存储单元20中的第一存储器21根据第N个采样信号获取像素数据并进行存储。

在扩展模式下，起始信号线上的起始信号输入第1个第一移位寄存器11，后面的过程如前所述，在此不再详述。

在上述实施例中，位深扩展电路还包括第二多路选择器和第二移位寄存单元，第二多路选择器的第一输出端与第1个第三移位寄存器的输入端连接，可以在普通模式下将起始信号线与第二移位寄存单元连接，第二移位寄存单元依次输出N个第二采样信号，使得N个第一存储器根据对应的第二采样信号获取像素数据并进行存储。第二多路选择器的第二输出端与第1个第一移位寄存器的输入端连接，可以在扩展模式下将起始信号线与第一移位寄存单元连接，第一移位寄存单元依次输出2N个第一采样信号，使得N个第一存储器和N个第二存储器根据对应的第一采样信号获取像素数据并进行存储。

综上，第二存储器在普通模式下存储预设数据，这样第一存储器和第二存储器存储的数据组合范围在普通模式和扩展模式下相差较小，可以一直保持较高的亮度和对比度，进一步提高图像的显示效果。

在实际应用中，可以先对第一存储器21和第二存储器22存储的数据进行清零，再根据采样信号选择对应的存储器进行更新。具体地，在普通模式下，根据采样信号选择对应的第一存储器21更新存储的数据；第二存储器22没有对应的采样信号，存储的数据没有进行更新，保持清零。在扩展模式下，根据采样信号选择对应的第一存储器21或第二存储器22更新存储的数据。

参阅图7，在一些实施例中，该位深扩展电路100还包括数模转换器40，数模转换器40分别与N个锁存器30分别连接，用于将N个锁存器30锁存的像素数据同时转换为模拟信号。

参阅图8，在一些实施例中，该位深扩展电路100还包括时序控制电路50，时序控制电路50分别与行同步信号线、时钟信号线、起始信号线和锁存信号线连接，用于根据时钟信号线上的时钟信号和行同步信号线上的行同步信号，生成起始信号并输出至起始信号线，生成锁存信号并输出至锁存信号线。

其中，行同步信号代表一行数据的开始。

上述实施例中，位深扩展电路还包括时序控制电路，时序控制电路根据时钟信号和行同步信号向移位寄存单元输出起始信号，移位寄存单元可以根据起始信号输出采样信号。时序控制电路还根据时钟信号和行同步信号向N个锁存器输出锁存信号，锁存器可以根据锁存信号获取对应的存储单元中第一存储器和第二存储器存储的数据并进行锁存。

参阅图8，示例性地，时序控制电路50包括计数器51、起始信号发生器52和锁存信号发生器53。计数器51分别与行同步信号线和时钟信号线连接，用于在接收到行同步信号时进行清零，在接收到时钟信号时进行加1。起始信号发生器52分别与计数器51、时钟信号线和起始信号线连接，用于在接收到时钟信号时，若计数器51为0，则生成起始信号并输出至起始信号线。锁存信号发生器53分别与计数器51、时钟信号线和锁存信号线连接，用于在接收到时钟信号时，若计数器51的值为N或2N时，则生成锁存信号并输出至锁存信号线。

具体地，当位扩展控制线接收到普通模式信号时，在计数器51的值为N时，锁存信号发生器53生成锁存信号；当位扩展控制线接收到扩展模式信号时，在计数器51的值为2N时，锁存信号发生器53生成锁存信号。也即，N为预设的与位扩展控制线接收到的普通模式信号相对应的计数值，2N为预设的与位扩展控制线接收到的位扩展模式信号相对应的计数值。

上述实施例中，时序控制电路包括计数器、起始信号发生器和锁存信号发生器，计数器在接收到行同步信号时进行清零，在接收到时钟信号时进行加1，可以根据计数器的数值确定一行数据处理的各个阶段，如计数器的值为0表明数据处理开始，计数器的值为N或2N表示数据处理结束。起始信号发生器与计数器连接，可以在计数器的值为0时输出起始信号，以控制移位寄存单元输出采样信号。锁存信号发生器与计数器连接，可以在计数器的值为N或2N时输出锁存信号，以控制锁存器获取对应的存储单元中第一存储器和第二存储器存储的数据并进行锁存。

参阅图7，在一些实施例中，该位深扩展电路100还包括输出缓冲电路60，输出缓冲电路60与数模转换器40连接，用于对模拟信号进行缓冲。

在上述实施例中，显示驱动装置还包括输出缓冲电路，输出缓冲电路与数模转换器连接，可以对模拟信号进行缓冲，增加模拟信号的负载能力。

基于同样的发明构思，本发明一实施例还提供一种显示设备(图未示出)，包括上述实施例提供的位深扩展电路100。

参阅图9，基于同样的发明构思，本发明一实施例还提供一种驱动方法，包括如下步骤：

步骤S902，通过位扩展控制线传输普通模式信号或者扩展模式信号。当传输普通模式信号时，执行步骤S908和步骤S910；当传输扩展模式信号时，执行步骤S9904和步骤S906。

步骤S904，通过第一移位寄存器在自位扩展控制线接收到扩展模式信号时，依次输出2N个第一采样信号，N为硅基液晶显示器的水平像素数。

步骤S906，控制N个存储单元中的每一存储单元用于对应接收2个第一采样信号，并根据接收到的每一第一采样信号从数据线上获取并保存M位像素数据，M为数据线的位宽。

步骤S908，通过第一移位寄存器或第二移位寄存器在自位扩展控制线接收到普通模式信号时，依次输出N个第一采样信号。

步骤S910，控制N个存储单元中的每一存储单元用于对应接收1个第二采样信号，并根据接收到的第二采样信号从数据线上获取并保存M位像素数据、以及存储M位预设数据。

步骤S912，控制N个锁存器中的每一锁存器用于在自锁存信号线接收到锁存信号时，将该锁存器对应的存储单元两次保存的M位像素数据组合成一个2M位像素数据并进行锁存。该步骤S912在步骤S906或者步骤S910之后执行。

步骤S914，控制数模转换器将N个锁存的数据同时转换为模拟信号。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。