一种芯片内部的降压电压源电路

技术领域

本发明涉及半导体电子领域，具体是一种芯片内部的降压电压源电路。

背景技术

在半导体领域中，一些高压的芯片中也会有低压的电路部分，这些低压电路部分需要有内部的降压电压源提供工作电压，高压芯片的工作电压VDD可能在5伏特以上，而芯片内的低压电路可能只有5伏特以内的耐压，低压部分的电源只需要2至3伏特，不能将芯片的电压VDD直接应用在这部分电路上。

电压源是从实际电源抽象出来的一种理想模型，具有恒定的输出电压，即指某种输出稳定电压的电源。一般芯片的电压源可以由稳压二极管来实现其功能，如图1，该电压源上的器件流过最小工作电流之后，器件上输出的压降保持恒定，VIN为输入电压，稳压二极管D1上的压降输出为VOUT，外部电阻R2用来设定总的电源电流。电阻R2上的压降等于输入电压与稳压输出电压两者的压差。

上述降压电压源结构简单，但是需要给定特定的稳压二极管器件，对芯片设计者们来说，工艺器件库可能会缺少所需的稳压二极管器件，工艺的选择难度提升，需要改进。

发明内容

本发明的目的在于提供一种芯片内部的降压电压源电路，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：

一种芯片内部的降压电压源电路，包括电流源单元、输出电压串联单元，电流源的一端连接输入电压VIN，电流源的另一端连接输出电压串联单元的一端，输出电压串联单元的另一端接地。

作为本发明再进一步的方案：电流源单元包括MOS管V1、电阻R1，MOS管V1的D极连接输入电压VIN，MOS管V1的S极连接电阻R1的一端，电阻R1的另一端连接MOS管V1的G极、输出电压串联单元的一端。

作为本发明再进一步的方案：MOS管V1为高压耗尽型NMOS管。

作为本发明再进一步的方案：输出电压串联单元包括至少一个MOS管V2、至少一个MOS管V3，MOS管V2的G极和S极连接，形成连接点，MOS管V3的G极和S极连接，形成连接点，MOS管V2和MOS管V3之间通过连接点连接。

作为本发明再进一步的方案：MOS管V2为低压增强型PMOS管，MOS管V3为低压增强型NMOS管。

作为本发明再进一步的方案：所述芯片内部的降压电压源电路还包括MOS管V4，MOS管V4的G极连接MOS管V1的G极，MOS管V4的S极连接内部降压电源，MOS管V4的D极连接输入电压VIN。

作为本发明再进一步的方案：MOS管V4为高压耗尽型NMOS管，MOS管V4构成源跟随器。

与现有技术相比，本发明的有益效果是：本发明所提出的降压电路输出电压可给半导体芯片内部的其他低压电路供电，输出电压为MOS管V2和MOS管V3（输出电压串联单元）的开启电压之和，MOS管V2和MOS管V3的开启电压与低压电路部分的MOS管V4相同，消除了工艺偏差带来的影响；本发明无需采用稳压二极管，实现了在芯片内部提供高压转低压的内部电压源，避免了繁琐的电路结构，具有稳定、低成本、适用性广泛等优点。

附图说明

图1为现有芯片内部的降压电压源的电路图。

图2为一种芯片内部的降压电压源电路的电路图。

图3为一种芯片内部的降压电压源电路的的电路仿真结果图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图2，一种芯片内部的降压电压源电路，包括电流源单元、输出电压串联单元，电流源的一端连接输入电压VIN，电流源的另一端连接输出电压串联单元的一端，输出电压串联单元的另一端接地。

在本实施例中：请参阅图2，电流源单元包括MOS管V1、电阻R1，MOS管V1的D极连接输入电压VIN，MOS管V1的S极连接电阻R1的一端，电阻R1的另一端连接MOS管V1的G极、输出电压串联单元的一端。

MOS管V1、电阻R1构成了一个电流源，给电路提供bias电流。限流电阻R1可以控制电流源的电流大小。

高压耗尽型NMOS管V1中，当VGS（G极和S极电压差）=0时即形成了沟道，当VGS>0时，将产生较大的漏极电流

；

其中，

值得注意的是，耗尽型NMOS管V1的开启电压

具体地，所述高压耗尽型NMOS管V1的参数

因此，我们配合上源端短接的限流电阻R1，

；

其中，

由上式可知，

由

在本实施例中：请参阅图2，MOS管V1为高压耗尽型NMOS管。

高压耗尽型NMOS管是耐高压型器件，工作电压在5伏特以上，可以耐受芯片的电源电压（即输入电压VIN）。

在本实施例中：请参阅图2，输出电压串联单元包括至少一个MOS管V2、至少一个MOS管V3，MOS管V2的G极和S极连接，形成连接点，MOS管V3的G极和S极连接，形成连接点，MOS管V2和MOS管V3之间通过连接点连接。

在图2中，MOS管V2、V3都为一个，将低压PMOS管V2和NMOS管V3的D极和S极短接，此时，由于MOS管的二极管接法，我们可以将低压增强型PMOS管V2和低压增强型NMOS管V3看作是近似二极管正向导通的特性：二极管正向导通时，二极管的两端电压大于

由二极管正向导通特性，输出电压等于二极管连接的MOS管的

；

具体地，由于本电路适用于高压降压电路，输入电压远大于二极管接法的PMOS管和NMOS管的

具体地，在本电路中，我们可以任意调整低压增强型PMOS管V2和低压增强型NMOS管V3的串联数量，调整输出电压大小，输出电压的表达式如下：

；

其中，

在本实施例中：请参阅图2，MOS管V2为低压增强型PMOS管，MOS管V3为低压增强型NMOS管。

低压增强型PMOS管、低压增强型NMOS管为5伏特器件或者更低电压器件，和芯片内部的低压电路部分相同。

在本实施例中：请参阅图2，所述芯片内部的降压电压源电路还包括MOS管V4，MOS管V4的G极连接MOS管V1的G极，MOS管V4的S极连接内部降压电源，MOS管V4的D极连接输入电压VIN。

所述的电路将上式中的电压输出至高压耗尽型NMOS管V4的G极，D即接输入电压VIN，S极为内部降压电源的输出，形成了一个源极跟随器，根据源跟随器的特性，内部降压电压源的电压

；

其中应当注意的是，耗尽型NMOS管V4的开启电压

具体的，该降压电压源电路的输出电压的目的是被应用在芯片内部的低压工作电路部分，芯片内部的其他低压MOS管也和本降压电压源电路为相同的工艺制程所得，将会受到同样的工艺影响导致离散性，可以起到一定的相互抵消效果；

由于耗尽型和增强型MOS管被广泛应用于各种的集成电路工艺中，该降压电压源的适用性十分的广泛，且结构稳定，成本可控。

在本实施例中：请参阅图2，MOS管V4为高压耗尽型NMOS管，MOS管V4构成源跟随器。

高压耗尽型NMOS管是耐高压型器件，工作电压在5伏特以上，可以耐受芯片的电源电压。

请参阅图3,图中所示为本降压电压源一个实施例的仿真结果，图上的第一条线为bias电流源的仿真结果，可以看出随着输入电压逐渐升高，电流源稳定提供了360nA的电流，第二条线为降压电压源的输出电压，随着输入电压的逐渐升高，输出电压被钳位在所设定的电压值上，达成了高压转低压电压源的目的。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。