LDMOS器件结构的制造方法

技术领域

本发明涉及半导体技术领域，特别是涉及一种LDMOS器件结构的制造方法。

背景技术

DMOS(Double-diffused MOS)由于具有耐高压，大电流驱动能力和极低功耗等特点，目前在电源管理电路中被广泛采用。在LDMOS(Lateral DMOS)器件中，通过引入横向均匀分布的漂移区注入106和resurf注入105来优化器件的击穿电压、导通电阻，但是该设计尚未达到器件特性的最优化。

现有的LDMOS结构(如图1)，以N-LDMOS为例，图1中标号的结构分别为：101—P型衬底/P型外延层，102—场板介质层/浅沟槽隔离(Shallow Trench Isolation，STI)，103—栅绝缘介质层，104—栅极多晶硅，105—横向均匀分布的P型resurf(降低表面电场ReducedSurface E-Field)层注入，106—从沟道端至drain端逐渐线性变浓的N型漂移区注入，107—P型体区注入，108—侧墙介质层，109—N型重掺杂注入，110—P型重掺杂注入，111—金属硅化物，112—ILD刻蚀停止层(底部氧化硅层，顶部氮化硅层)，113—层间介质层(Interlayer Dielectric,ILD)，114—接触通孔。

对于器件的可靠性(特别是HCI可靠性，热载流子注入，Hot Carriers Injection)而言，热载流子注入主要取决于P型体区-N型漂移区结(107-106结)的性能，因此热载流子注入优化往往涉及到器件的107-106结的优化。

为解决上述问题，需要提出一种新型的LDMOS器件结构的制造方法。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种LDMOS器件结构的制造方法，用于解决现有技术中在LDMOS(Lateral DMOS)器件中，通过引入横向均匀分布的漂移区注入和resurf注入来优化器件的击穿电压、导通电阻，但是该设计尚未达到器件特性的最优化的问题。

为实现上述目的及其他相关目的，本发明提供一种LDMOS器件结构的制造方法，包括：

步骤一、提供第一导电类型的衬底，在所述衬底上形成局部场氧化层以定义出有源区，在所述有源区利用离子注入形成有第二导电类型的漂移区，所述第二导电类型的漂移区之间的有源区为沟道区，所述沟道区为形成源区的区域，所述漂移区远离所述沟道区的一端为形成漏区的区域；

步骤二、在所述衬底上形成第一光刻胶层，光刻打开所述漂移区上方的所述第一光刻胶层形成梳状结构，使得所述沟道区至所述漏区的打开区域逐渐减小；

步骤三、利用离子注入在所述漂移区下方形成第一导电类型的resurf层，所述resurf层的离子注入浓度自所述沟道区至所述漏区逐渐减小，之后去除所述第一光刻胶层；

步骤四、在所述衬底上形成栅极介质层和位于所述栅极介质层上的栅极多晶硅层；

步骤五、在所述栅极多晶硅层上形成第二光刻胶层，光刻打开所述第二光刻胶层定义出所述栅极多晶硅层在所述沟道区的边界，之后刻蚀去除所述沟道区上的部分所述栅极多晶硅层、所述栅极介质层，使得所述栅极介质层的一端延伸至所述沟道区，其余的所述沟道区裸露；

步骤六、利用离子注入在裸露的所述沟道区上形成第一导电类型的体区，之后去除所述第二光刻胶层；

步骤七、在所述衬底上形成覆盖所述栅极多晶硅层的第三光刻胶层，光刻打开所述第三光刻胶层定义出所述栅极多晶硅层在所述漂移区的边界，刻蚀去除所述栅极区上的部分所述栅极多晶硅层、所述栅极介质层，之后去除所述第三光刻胶层；

步骤八、在所述栅极多晶硅层上的侧壁形成侧墙；

步骤九、分别在所述源区、漏区形成第一、二重掺杂区；

步骤十、在所述源、漏区和所述栅极介质层上形成金属硅化物；

步骤十一、在所述衬底上形成刻蚀阻挡层，之后在所述刻蚀阻挡层上形成层间介质层，之后在所述层间介质层上形成用于引出所述源、漏区和所述栅极介质层的接触孔结构。

优选地，步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅(SOI)衬底。

优选地，步骤一中的所述衬底上形成有NLDMOS，所述第一导电类型为P型，所述第二导电类型为N型。

优选地，步骤一中的所述衬上形成有PLDMOS，所述第一导电类型为N型，所述第二导电类型为P型。

优选地，步骤三中的所述resurf层的离子注入浓度自所述沟道区至所述漏区逐渐由1e17～1e18cm-3减小至5e16～5e17cm-3。

优选地，步骤五中所述刻蚀的方法为干法刻蚀。

优选地，步骤五中的所述光刻还包括定义出其他器件的栅极结构。

优选地，步骤七中所述刻蚀的方法为干法刻蚀。

优选地，步骤八中所述侧墙的材料为氮化硅。

优选地，步骤八中形成所述侧墙的方法包括：在所述衬底上形成覆盖所述栅极多晶硅层的侧墙材料层；回刻蚀所述侧墙材料层形成所述侧墙。

优选地，步骤八中所述回刻蚀的方法为干法刻蚀。

优选地，步骤十中形成所述金属硅化物的方法包括：在所述衬底上形成金属硅化物阻挡层，之后图形化所述金属硅化物阻挡层定义出所述金属硅化物的位置；在所述衬底上形成覆盖所述栅极多晶硅层的金属层；在所述金属层上形成保护层；利用退火在所述源区、漏区和所述栅极多晶硅上形成所述金属硅化物；去除剩余的保护层、所述金属层和所述金属硅化物阻挡层。

优选地，步骤十中的所述金属层的材料为钴、钛、镍或镍铂合金。

优选地，步骤十中的所述金属硅化物阻挡层的材料包括富硅氧化物、SiO2、SiON和Si3N4中的至少一种。

优选地，步骤十一中所述在所述层间介质层上形成用于引出所述源、漏区和所述栅极介质层的接触孔结构的方法包括：在所述层间介质层上形成光刻胶层；光刻打开所述光刻胶层定义出接触孔的形成为；刻蚀所述层间介质层形成底端与所述源区、漏区和所述栅极多晶硅相连通的接触孔；利用淀积、研磨在所述接触孔中形成导电金属。

优选地，步骤十一中的所述刻蚀的方法为干法刻蚀。

优选地，步骤十一中的所述导电金属为钨。

如上所述，本发明的LDMOS器件结构的制造方法，具有以下有益效果：

本发明的器件以N-LDMOS为例，在具有横向均匀分布的N型漂移区注入，同时具有从沟道端至漏端逐渐线性变淡的P型resurf层注入(Reduced Surface E-Field)。通过在靠近沟道端的N型漂移区下方形成较浓(1e17～1e18cm-3)的P型区实现更容易被resurf层辅助耗尽的结，改善结的性能；而在靠近漏端的N型漂移区下方形成较淡(5e16～5e17cm-3)的P型区实现更高的器件击穿电压，改善器件的整体性能。

附图说明

图1显示为现有技术的LDMOS器件结构示意图；

图2显示为本发明的工艺流程示意图；

图3显示为本发明的形成漂移区示意图；

图4显示为本发明的光刻打开第一光刻胶层示意图；

图5显示为本发明的第一次图形化栅极介质层、栅极多晶硅层示意图；

图6显示为本发明的第二次图形化栅极介质层、栅极多晶硅层示意图；

图7显示为本发明的LDMOS器件结构示意图。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图2，本发明提供一种LDMOS器件结构的制造方法，包括：

步骤一、提供第一导电类型的衬底101，在衬底101上形成局部场氧化层102以定义出有源区，在有源区利用离子注入形成有第二导电类型的漂移区106，第二导电类型的漂移区106之间的有源区为沟道区107，沟道区107为形成源区的区域，漂移区106远离沟道区107的一端为形成漏区的区域；

例如，请参阅图3，漂移区106的形成方法包括：可在衬底101上形成局部场氧化层102后，在衬底101上形成第四光刻胶层501，光刻打开第四光胶层以定义出漂移区106的形成位置，利用离子注入形成漂移区106，之后利用灰化工艺和湿法清洗的方法去除第四光刻胶层501。

在一种可选的实施方式中，步骤一中的衬底101包括块状半导体衬底或绝缘体上硅(SOI)衬底。SOI衬底包括位于作为SOI衬底的有源层的薄半导体层下方的绝缘体层。有源层的半导体和块状半导体通常包括晶体半导体材料硅，但也可以包括一种或多种其他半导体材料，诸如锗、硅锗合金、化合物半导体(例如，GaAs、AlAs、InAs、GaN、AlN等)或其合金(例如，GaxAl1-xAs、GaxAl1-xN、InxGa1-xAs等)、氧化物半导体(例如，ZnO、SnO2、TiO2、Ga2O3等)或其组合。半导体材料可以是掺杂的或未掺杂的。可以使用的其他衬底包括多层衬底、梯度衬底或混合取向衬底。

在一种可选的实施方式中，步骤一中的衬底101上形成有NLDMOS，第一导电类型为P型，第二导电类型为N型。

在一种可选的实施方式中，步骤一中的衬上形成有PLDMOS，第一导电类型为N型，第二导电类型为P型。

步骤二、请参阅图4，在衬底101上形成第一光刻胶层502，光刻打开漂移区106上方的第一光刻胶层502形成梳状结构，使得沟道区107至漏区的打开区域逐渐减小；

步骤三、利用离子注入在漂移区106下方形成第一导电类型的resurf层105，resurf层105的离子注入浓度自沟道区107至漏区逐渐减小，之后去除第一光刻胶层502；

在一种可选的实施方式中，步骤三中的resurf层105的离子注入浓度自沟道区107至漏区逐渐由1e17～1e18cm-3减小至5e16～5e17cm-3。

步骤四、在衬底101上形成栅极介质层103和位于栅极介质层103上的栅极多晶硅层104；

步骤五、在栅极多晶硅层104上形成第二光刻胶层503，光刻打开第二光刻胶层503定义出栅极多晶硅层104在沟道区107的边界，之后刻蚀去除沟道区107上的部分栅极多晶硅层104、栅极介质层103，使得栅极介质层103的一端延伸至沟道区107，其余的沟道区107裸露，形成如图5所示的结构；

在一种可选的实施方式中，步骤五中刻蚀的方法为干法刻蚀。

在一种可选的实施方式中，步骤五中的光刻还包括定义出其他器件的栅极结构。

步骤六、利用离子注入在裸露的沟道区107上形成第一导电类型的体区，之后去除第二光刻胶层503；

步骤七、在衬底101上形成覆盖栅极多晶硅层104的第三光刻胶层504，光刻打开第三光刻胶层504定义出栅极多晶硅层104在漂移区106的边界，刻蚀去除栅极区上的部分栅极多晶硅层104、栅极介质层103，形成如图6所示的结构，之后去除第三光刻胶层504；

在一种可选的实施方式中，步骤七中刻蚀的方法为干法刻蚀。

步骤八、在栅极多晶硅层104上的侧壁形成侧墙108；

在一种可选的实施方式中，步骤八中侧墙108的材料为氮化硅。

在一种可选的实施方式中，步骤八中形成侧墙108的方法包括：在衬底101上形成覆盖栅极多晶硅层104的侧墙108材料层；回刻蚀侧墙108材料层形成侧墙108。

在一种可选的实施方式中，步骤八中回刻蚀的方法为干法刻蚀。

步骤九、分别在源区、漏区形成第一、二重掺杂区(110，109)；例如形成NLDMOS时，源区的第一重掺杂区110为P型重掺杂注入，漏区的第二重掺杂区109为N型重掺杂注入。

步骤十、在源、漏区和栅极介质层103上形成金属硅化物111；

在一种可选的实施方式中，步骤十中形成金属硅化物111的方法包括：在衬底101上形成金属硅化物111阻挡层，之后图形化金属硅化物111阻挡层定义出金属硅化物111的位置；在衬底101上形成覆盖栅极多晶硅层104的金属层；在金属层上形成保护层；利用退火在源区、漏区和栅极多晶硅上形成金属硅化物111；去除剩余的保护层、金属层和金属硅化物111阻挡层。

在一种可选的实施方式中，步骤十中的金属层的材料为钴、钛、镍或镍铂合金。

在一种可选的实施方式中，步骤十中的金属硅化物111阻挡层的材料包括富硅氧化物、SiO2、SiON和Si3N4中的至少一种。

步骤十一、在衬底101上形成刻蚀阻挡层112，之后在刻蚀阻挡层112上形成层间介质层113，之后在层间介质层113上形成用于引出源、漏区和栅极介质层103的接触孔结构114，形成如图7所示的结构。

在一种可选的实施方式中，步骤十一中在层间介质层113上形成用于引出源、漏区和栅极介质层103的接触孔结构114的方法包括：在层间介质层113上形成光刻胶层；光刻打开光刻胶层定义出接触孔的形成为；刻蚀层间介质层113形成底端与源区、漏区和栅极多晶硅相连通的接触孔；利用淀积、研磨在接触孔中形成导电金属。

在一种可选的实施方式中，步骤十一中的刻蚀的方法为干法刻蚀。

在一种可选的实施方式中，步骤十一中的导电金属为钨。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

综上所述，本发明的器件以N-LDMOS为例，在具有横向均匀分布的N型漂移区注入，同时具有从沟道端至漏端逐渐线性变淡的P型resurf层注入(Reduced Surface E-Field)。通过在靠近沟道端的N型漂移区下方形成较浓(1e17～1e18cm-3)的P型区实现更容易被resurf层辅助耗尽的结，改善结的性能；而在靠近漏端的N型漂移区下方形成较淡(5e16～5e17cm-3)的P型区实现更高的器件击穿电压，改善器件的整体性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。