多段校准斜坡电路及斜坡电压发生方法

技术领域

本发明涉及多段校准斜坡电路及斜坡电压发生方法，属于集成电路技术领域。

背景技术

近年来随着图像传感器技术的发展，主流CMOS和CCD图像传感器的列读出结构常采用SS ADC或其相关的混合式ADC设计，不同列之间的非线性噪声成为影响图像传感器精度的关键因素，而这些非线性噪声主要由这类ADC中的核心模块斜坡发生电路产生。故而对斜坡发生电路的校准成为保证这类读出结构的关键性设计之一。同时，一些浮栅型图像传感器由于其同时具有CMOS图像传感器高填充因子和CCD传感器低噪声的特点，使其逐渐成为一个新兴的研究方向。传统浮栅器件包含两个栅极，上面的栅级称为控制栅，下面的栅级称为浮栅。通过改变施加控制栅的电压来控制下面浮栅上的电势，因为浮栅被周围氧化层所隔离，该方法可以实现电荷的保持，进而使器件的阈值发生变化。而浮栅型图像传感器根据浮栅器件特点，进行曝光时，光电效应时产生的光电子通过隧穿周围隔离层和浮栅电容发生藕合效应，感应出负电荷，从而浮栅型图像传感器的阈值电压随该负电荷增多而升高。故该器件阈值电压随外部光照强度增大而增大。根据这一特点可以通过在其字线产生出线性上升的斜坡电压，通过器件的开启与否来判断其阈值电压大小，从而转换得出该点的光照强度。故而针对其字线驱动模块成为影响浮栅图像传感器精度的关键模块之一。

传统斜坡发生器主要分为DAC式斜坡发生器和积分式斜坡发生器。在常见CMOS图像传感器中，权电容和权电阻式DAC斜坡发生器作为其SS ADC中的核心模块被大量应用。在列读出设计中全片一个或分阵列复用一个斜坡发生器，虽然这样的设计大幅度减少了面积但是由于不同列之间的IR drop造成了巨大的非线性误差。因为受制于工艺同一个电容/电阻的相关误差，这类DAC只能采用较大的阵列面积，而为了实现高精度及针对非线性的考量，校准设计依然会带来较大的面积浪费。而面对浮栅器件，传统的DAC因其大多为ADC定制化设计而无法在这类新型传感器中体现其优势。例如权电容和权电阻DAC受制于电容阵列和电阻阵列设计带来的面积影响，同时其不具有驱动大阵列器件的能力。相比与传统的各类DAC电路，积分式斜坡发生器由于电路简单，产生的斜坡电压完全时间连续，从而可以在降低非线性的同时极大的减小电路面积，在常见卷帘式曝光的CMOS图像传感器中在校准模块的作用下，可逐列进行校准提高读出结构整体的精度，并且该电路产生的随时间线性变换的斜坡电压可作为输入信号驱动浮栅图像传感器。故而应用于新型图像传感器中的积分式斜坡发生电路，体现出了较大的优势。

常见带校准的积分式斜坡发生器主要利用IDAC阵列产生可配置的积分电流实现校准设计(CN102624388A、CN114337663A)。这类结构存在以下问题：1.参考电流受到PVT及失调的影响偏离较大。2.所得到的斜坡电压非线性较差。3.若增加额外支路进行斜率切换则精度进一步降低。故而会对图像传感器造成较大的读出噪声。

发明内容

为了提升斜坡电压的精度和不同工作模式下不同斜率电压间的线性度，本发明提供了多段校准斜坡电路及斜坡电压发生方法，所述技术方案如下：

本发明的第一个目的在于提供一种多段校准斜坡电路，包括：带隙基准电压源、校准采样模块、电流镜阵列、积分电路和配置寄存器；

所述带隙基准电压源通过所述电流镜阵列连接所述校准采样电路和所述积分电路，为所述校准采样电路提供校准电压和校准参考电流，为所述积分电路提供基准电流；

所述电流镜阵列通过动态开关连接所述积分电路，所述动态开关的开闭由所述配置寄存器的输出信号控制，用于调整电流镜阵列输出的基准电流；

所述校准采样模块用于对所述校准参考电流和基准电流进行采样分析，并将分析结果发送至所述配置寄存器，所述配置寄存器根据分析结果调整输出信号以控制所述动态开关；

所述积分电路基于校准后的基准电流，同时外接电压V

可选的，所述校准采样模块包括：快速校准采样电路、高精度斜率校准采样电路、计数器和数字运算逻辑电路；

所述快速校准采样电路包括采样电容、分选开关和第一比较器，所述采样电容的上极板、校准电压均通过所述分选开关与所述第一比较器的两个输入端连接，所述第一比较器与所述计数器、所述数字运算逻辑电路和所述配置寄存器连接；

所述高精度斜率校准采样电路包括：第二比较器，所述第二比较器的输入端分别连接所述积分电路的输出和V

可选的，所述积分电路包括：高增益运算放大器和电容阵列；

所述电容阵列包括：若干个并联在所述高增益运算放大器反相输入端和输出端之间的电容，每个电容两端均并联一个开关；通过所述配置寄存器调整这些开关的开闭来切换斜坡电压的斜率；

所述高增益运算放大器的同相输入端外接斜坡起点电压V

可选的，所述校准采样模块的工作模式包括：快速校准模式和高精度斜率校准模式；

所述快速校准模式包括：通过所述采样电容分别对所述校准参考电流和基准电流进行采样，通过数字运算单元对比两个电流，从而通过补偿支路对所述基准电流进行补偿；

所述高精度斜率校准模式通过二进制搜素算法，对所产生的斜坡电压进行校准，最后通过比较器、计数器和数字逻辑单元对所得电压斜率进行两次时间数字码值量化并取平均值，对比预设值通过配置寄存器对校准电流进行数字修调校准斜率。

可选的，所述电流镜阵列采用cascode设计并在其中加入Buffer驱动电路，降低电流镜在工艺影响下的栅源漏电。

可选的，所述带隙基准电压源产生两个校准电压V

可选的，所述斜坡电路的输出端还设有含动态偏置的Buffer驱动电路。

可选的，所述斜坡电路采用标准CMOS 55nm工艺。

本发明的第二个目的在于提供一种斜坡电压发生方法，利用上述任一项所述的多段校准斜坡电路，产生斜坡电压。

本发明的第三个目的在于提供一种图像传感器，所述图像传感器包括上述任一项所述的多段校准斜坡电路。

本发明有益效果是：

本发明的校准采样模块采用多校准模式设计，可以提高产生斜坡电压的精度降低其非线性；快速校准模式可以在图像传感器曝光模式下同时工作，不会对主读出时序产生额外影响；高精度斜率校准模式的两次采样校准设计可以降低积分电路在大范围工作下因输入范围的偏移而造成的额外非线性误差；电流镜阵列设计可以避免因斜率可调带来因多个电阻或电容的大面积设计。

因此本发明的多段校准斜坡电路用于图像传感器，可以使各类图像传感器在不同工作模式下提高不同斜率间的线性度，从而提高图像传感器的精度。同时多段校准模块增加了斜率的校准范围和校准精度，可以应对更多的工作模式和精度要求。

此外在本发明的一个实施例中，Buffer驱动电路能提高电流镜阵列的拷贝精度从而进一步提高不同斜率下的斜坡电压的线性度，减小因为斜坡电压线性度带来的图像传感器读出噪声。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明的多段校准斜坡电路的示意图。

图2为本发明的两种校准模式的采样量化示意图。

图3为本发明的多段校准斜坡电路的时序图。

图4为常见带校准的斜坡发生电路示意图。

图5为图1所示的多段校准斜坡电路的校准仿真示意图。

图6为动态偏置的Buffer驱动电路结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

实施例一：

本实施例提供一种多段校准斜坡电路，包括：带隙基准电压源、校准采样模块、电流镜阵列、积分电路和配置寄存器；

带隙基准电压源通过电流镜阵列连接校准采样电路和积分电路，为校准采样电路提供校准电压和校准参考电流，为积分电路提供基准电流；

电流镜阵列通过动态开关连接积分电路，动态开关的开闭由配置寄存器的输出信号控制，用于调整电流镜阵列输出的基准电流；

校准采样模块用于对校准参考电流和基准电流进行采样分析，并将分析结果发送至配置寄存器，配置寄存器根据分析结果调整输出信号以控制动态开关；

积分电路基于校准后的基准电流，同时外接电压V

实施例二：

本实施例提供一种多段校准斜坡电路，参见图1，所述电路包括：带隙基准电压源、校准采样模块、电流镜阵列、积分电路。

基准电流源电路连接校准采样模块，校准采样模块包括：快速校准采样电路、高精度斜率校准采样电路、计数器和数字运算逻辑电路，快速校准采样电路和高精度斜率校准采样电路通过反馈环路分别连接电流镜阵列和积分电路；电流镜阵列通过动态开关连接积分电路；积分电路通过一个动态开关连接高负载斜坡斜率可调电路的输出端。

本发明的工作原理为：带隙基准电压源通过数字trimming和手动配置寄存器为后续校准采样电路提供校准电压。同时，产生两路高电源抑制比电流，一路作为基准电流，另一路作为拷贝后的校准参考电流。

校准参考模块的校准过程分为快速校准模式和高精度斜率校准模式，图2为两种校准模式的采样量化示意图。

快速校准模式通过采样电容分别对校准参考电流和基准电流进行采样，通过数字运算单元对比两个电流，从而通过补偿支路对基准电流进行补偿；高精度斜率校准模块通过二进制搜素算法，在五个周期内对所产生的斜坡电压进行校准，为了提高斜坡线性度，每次校准时，对斜坡进行两次采样。最后通过比较器、计数器和数字逻辑单元对所得电压斜率进行两次时间数字码值量化并取平均值，对比预设值通过配置寄存器对校准电流进行数字修调校准斜率。

在读出开始前，快速校准模式先开始启动，C_pre闭合，采样电容通过预设电压V

完成对校准参考电流的采样后电路复位，采样电容对基准电流进行采样，此时分选开关交替，采样电容的上极板接比较器的同向输入端，比较器的反向输入端接由带隙基准电压源产生的参考电压V

通过对比两个码值，数字逻辑单元配置寄存器修调基准电流。在一个周期内快速配置实现快速校准，解决常见校准需要多个周期的时间浪费。

初始状态时，快速校准模块中寄存器初始配置为：S_101＝S_102＝S_103＝S_104＝0。计数器计数值N_cal1由计数器工作频率，电容大小和电流大小共同决定，N_cal1＝[ΔV*C/I]·f，记录两次N_cal1的值分别为N

具体校准算法为：

(1)若N

(2)若|N

若|N

若|N

若|N

若|N

高精度斜率校准模式由电流镜阵列、积分电路、比较器、计数器和数字逻辑单元完成。在快速校准模式完成时，所得到的电流通过积分电路产生斜坡电压通过比较器、计数器和数字逻辑单元对所得电压斜率进行两次时间数字码值量化并取平均值，对比预设值N

K为所得校准模式下斜坡斜率。K＝C/I，

具体校准算法为：

(1)快速校准模式完成时，S_201-S_205复位；

(2)当|N

若N

(3)当|N

若5次循环后依然是|N

积分电路采用高增益运算放大器和电容阵列组成。通过Slope_1-Slope_3控制斜率，外接电压V

本发明提供的多段校准斜坡电路，其时序图如图3所示，其具体工作过程如下：

(一)准备阶段：各电路复位，寄存器配置处于默认状态，配置带隙基准电压源，为后续电路提供V

(二)工作阶段：

首先C_pre闭合时采样电容通过电压V

完成对校准参考电流的采样后电路复位，采样电容对基准电流进行采样，此时分选开关通过Cal_c控制下交替，Cal_1_01打开，Cal_1_02闭合。采样电容的上极板接比较器的反向输入端，比较器的同向输入端接由带隙基准电压源产生的参考电压V

通过对比两个码值，数字逻辑单元配置寄存器修调基准电流。在一个周期内快速配置实现快速校准，解决常见校准需要多个周期的时间浪费。在快速校准完成后经由数字逻辑控制下Cal_1打开、CF_1闭合，标志快速校准完成。

高精度斜率校准模块由电流镜阵列，积分电路、比较器、计数器和数字逻辑单元组成。Cal_2对应高精度斜率校准模式，CF_1闭合时，Cal_2同时闭合，在数字逻辑运算单元控制下配置S_201-S_205。

在高精度斜率校准完成后，在数字逻辑控制下Cal_2打开、CF_2闭合，标志高精度斜率校准完成。所得到的电流通过积分电路产生斜坡电压通过比较器、计数器和数字逻辑单元对所得电压斜率进行两次时间数字码值量化并取平均值，对比预设值通过配置寄存器经由对校准电流进行数字修调校准斜率。

CF_2闭合，同时标志校准成功，所述多段校准斜坡电路由外接电压V

本发明通过多段校准提高斜坡发生电路的线性度，其中快速校准模式能在一个校准周期内实现电流快速补偿，高精度斜率校准模式能通过逐次逼近提高斜率精度。

电流镜阵列采用cascode设计并在其中加入Buffer驱动电路，降低电流镜在工艺影响下的栅源漏电，进一步提高电流镜拷贝放大精度，从而产生五个等比校准电流。

积分电路采用可配置的电容阵列组成，可根据设计需要切换斜率，使其能应用于大多数工作场景。

在标准CMOS 55nm工艺下，常见斜坡发生电路如图4所示，由积分电路和一段校准实现。本实施例通过多段校准设计，降低电路因工艺偏差和电路噪声带来的非线性。在标准CMOS 55nm工艺电路仿真下，对比仿真结果如图5所示。

校准前，所设计斜坡电压斜率因工艺mismatch和PVT等一系列原因偏离设计值11％，常见带校准的斜坡发生电路在校准后斜率偏离缩小到4％，接近本实施例在快速校准下所得到结果。本实施例高精度斜率校准下，斜率偏离缩小到所设计斜率1％以内。对比常见设计，本实施例斜率精度提高75％。

实施例三：

本实施例提供一种多段校准斜坡电路，在实施例2的基础上，增加含动态偏置配置的Buffer驱动电路，该动态偏置的Buffer驱动电路如图6所示。

根据浮栅器件的工作原理，斜坡发生电路常作为该器件的驱动电路。匹配斜率选择Slope_1-Slope_3同时修调所述Buffer驱动电路。所述动态配置Buffer驱动电路，在校准模式中根据外部斜坡选择配置偏置电流。其工作原理为：在驱动大阵列的浮栅器件时，因负载太大，Buffer电路可根据斜率增加偏置电流以提高其驱动能力。

本发明实施例中的部分步骤，可以利用软件实现，相应的软件程序可以存储在可读取的存储介质中，如光盘或硬盘等。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。