一种多相降压电路、滤波电路及电子设备

本申请涉及电力电子技术领域，尤其涉及一种多相降压电路、滤波电路及电子设备。

随着芯片的不断演进，芯片的面积及芯片所需的供电种类越来越多，芯片的功耗越来越大，用于布置芯片的单板上留给电源的可用面积越来越小，因此提高电源的供电密度成为关键。另一方面，芯片在工作时的时钟频率不断加快、工作电压降低、工作电流不断增加且工作电流可以在大动态范围内进行快速调整。

为了适应以上需求，目前一般采用图1所示的电压调节模组(Voltage Regulator Module，VRM)作为电源为芯片进行供电。该VRM为多相降压(Buck)电路。每一相降压电路均包括开关电路01和LC滤波电路02。LC滤波电路02中包括电感和电容。电容可以为一个或者并联连接的多个电容。各LC滤波电路02的输出端连接负载03的输入端，负载03也即为各类芯片。电源同时为多相降压电路供电。VRM的控制器利用脉冲宽度调制(Pulse Width Modulation，PWM)信号，控制各相降压电路的开关管交错导通，进而减小了输出电流的纹波，也减小了输出电压纹波。

下面以输出电感L

发明内容

本申请提供了一种多相降压电路、滤波电路及电子设备，能够实现快速动态响应，并且降低了多相降压电路的占用面积，以便于多相降压电路的功率密度进一步提升。

第一方面，本申请提供了一种多相降压电路，多相降压电路的输入端连接直流电源，多相降压电路的输出端连接负载，在一种典型的应用场景中，负载为芯片。该多相降压电路包括控制器、辅助电感模块、多个耦合绕组和至少两相降压电路。每相降压电路包括开关电路和滤波电路。开关电路的输入端连接电源，开关电路的输出端连接滤波电路的输入端，滤波电路的输出端连接多相降压电路的输出端。控制器用于控制开关电路。滤波电路包括输出电感和至少一个输出电容；输出电感的输入端为滤波电路的输入端，输出电感的输出端为滤波电路的输出端，至少一个输出电容的第一端连接输出电感的输出端，至少一个输出电容的第二端接地。输出电感通过一个耦合绕组与辅助电感模块进行电气耦合。多相降压电路的负载电流大于预设电流时，辅助电感模块的电感值为第一电感值；在多相降压电路的负载电流小于或等于预设电流时，辅助电感模块电感值为第二电感值，第一电感值小于第二电感值。也即辅助电感模块在多相降压电路的负载电流大于预设电流 时的电感，小于辅助电感模块在负载电流小于或等于预设电流时的电感。

利用本申请提供的方案，当多相降压电路的负载电流小于或等于预设电流时，也即负载电流处于稳态时，此时输出电感中的纹波电流较小，辅助电感模块的电感值较大，由于辅助电感模块与各输出电感之间通过耦合绕组进行耦合，因此辅助电感模块的电感值增大后，能够进一步减小耦合的辅助绕组中的纹波电流，使输出电感中的纹波电流进一步减小，进而降低开关管的导通损耗和开关损耗，以及降低辅助绕组的交流电阻损耗提升了电路效率。当多相降压电路的负载电流大于预设电流时，也即多相降压电路连接的后级负载出现大电流时，输出电感的纹波电流增加，此时辅助电感模块的电感值较小。由于辅助电感模块与各输出电感之间通过耦合绕组进行耦合，因此辅助电感模块的电感值减小后，使得各相降压电路中输出电感的电流都会增加，从而加快电感电流追赶负载电流的速度，提升了多相降压电路的动态响应速度，因此不需要设置更多的电容为后级负载提供能量，能够减少输出电容的数量，进而降低了多相降压电路的占用面积，多相降压电路的功率密度进一步提升。

在一种可能的实现方式中，辅助电感模块包括一个或多个饱和电感。当辅助电感模块中包括多个饱和电感时，多个饱和电感可以串联连接或者并联连接。

采用该实现方式，当负载电流处于稳态时，输出电感中的纹波电流较小，因此输出电感耦合至饱和电感后，饱和电感中的电流也相应较小。根据饱和电感的特性可以确定，此时饱和电感的电感值较大，因此能够进一步减小耦合的辅助绕组中的纹波电流，降低辅助绕组的交流电阻损耗，并使输出电感中的纹波电流减小，降低开关管的导通损耗和开关损耗，进而提升了电路效率。

当多相降压电路连接的后级负载出现大电流时，输出电感的纹波电流增加，因此输出电感耦合至饱和电感后，根据饱和电感的特性可以确定，此时饱和电感的电感值较小，进而影响到其他相降压电路，使得各相降压电路中输出电感的电流都会增加，从而加快电感电流追赶负载电流的速度，提升了多相降压电路的动态响应速度。因此不需要设置更多的电容为后级负载提供能量，能够减少输出电容的数量，降低了硬件成本，还具有更小的占板面积，以及更高的功率密度。

在一种可能的实现方式中，辅助电感模块包括第一组饱和电感和第二组饱和电感，多相降压电路包括第一组降压电路和第二组降压电路。第一组降压电路中的至少一路降压电路的输出电感，分别通过一个耦合绕组与第一组辅助电感模块进行电气耦合。第二组降压电路中的各路降压电路的各输出电感，分别通过一个耦合绕组与第二组辅助电感模块进行电气耦合。通过设置多个饱和电感，能够使得多相降压电路在稳态时的效率进一步提升，以及负载出现大电流时，使得动态响应的速度进一步提升。

在一种可能的实现方式中，辅助电感模块包括串联连接的至少两个辅助电感单元。每个辅助电感单元包括并联连接的开关管和第一电感。控制器根据所述负载电流控制每个辅助电感单元中的开关管。在一种可能的实现方式中，控制器控制辅助电感模块中的开关管的闭合数量，与负载电流的大小正相关。

采用该实现方式，当负载电流较小时，也即负载电流处于稳态时，开关管的闭合数量 少，辅助电感模块的电感值较大，因此能够进一步减小耦合的辅助绕组中的纹波电流，降低辅助绕组的交流电阻损耗，并使输出电感中的纹波电流减小，降低开关管的导通损耗和开关损耗，进而提升了电路效率。当负载电流增大时，开关管的闭合增多，串联接入电路的电感减少，以使辅助电感模块的电感值降低，从而进一步加快电感电流追赶负载电流的速度，进一步提升多相降压电路的动态响应速度。

在一种可能的实现方式中，辅助电感模块包括并联连接的至少两个辅助电感支路。每路辅助电感支路包括串联连接的开关管和第二电感。控制器根据负载电流控制每个辅助电感支路中的开关管。在一种可能的实现方式中，控制器控制辅助电感模块中的开关管的闭合数量，与负载电流的大小正相关。

采用该实现方式，当负载电流较小时，也即负载电流处于稳态时，开关管的闭合数量少，辅助电感模块的电感值较大，因此能够进一步减小耦合的辅助绕组中的纹波电流，降低辅助绕组的交流电阻损耗，并使输出电感中的纹波电流减小，降低开关管的导通损耗和开关损耗，进而提升了电路效率。当负载电流增大时，开关管的闭合增多，并联接入电路的电感增多，以使辅助电感模块的电感值降低，从而进一步加快电感电流追赶负载电流的速度，进一步提升多相降压电路的动态响应速度。

在一种可能的实现方式中，开关电路还包括驱动电路。驱动电路的输入端连接控制器，驱动电路的输出端连接第一开关管的控制端和第二开关管的控制端。驱动电路用于根据控制器输出的控制信号控制第一开关管和所述第二开关管。

第二方面，本申请还提供了一种滤波电路，滤波电路包括：辅助电感模块、多个耦合绕组、多个输出电感和多个输出电容。其中，每个输出电感的第一端为滤波电路的一个输入端，各输出电感的第二端连接滤波电路的输出端；多个输出电容并联连接后形成的第一端连接滤波电路的输出端，多个输出电容并联连接后形成的第二端接地；各输出电感通过一个耦合绕组与辅助电感模块进行电气耦合；在滤波电路的负载电流大于预设电流时，辅助电感模块的电感值为第一电感值；在滤波电路的负载电流小于或等于预设电流时，辅助电感模块电感值为第二电感值，第一电感值小于第二电感值。

利用该方案，当滤波电路的负载电流小于或等于预设电流时，也即负载电流处于稳态时，此时输出电感中的纹波电流较小，辅助电感模块的电感值较大，由于辅助电感模块与各输出电感之间通过耦合绕组进行耦合，因此能够进一步减小耦合的辅助绕组中的纹波电流，使输出电感中的纹波电流进一步减小，进而降低开关管的导通损耗和开关损耗，以及降低辅助绕组的交流电阻损耗，提升了电路效率。当滤波电路的负载电流大于预设电流时，也即后级负载出现大电流时，输出电感的纹波电流增加，此时辅助电感模块的电感值较小，由于辅助电感模块与各输出电感之间通过耦合绕组进行耦合，使得各输出电感的电流都会增加，从而加快电感电流追赶负载电流的速度，提升了滤波电路的动态响应速度，因此不需要设置更多的电容为后级负载提供能量，能够减少输出电容的数量，进而降低了滤波电路的占用面积，使滤波电路的功率密度进一步提升。

在一种可能的实现方式中，辅助电感模块包括第一组饱和电感和第二组饱和电感，滤波电路包括第一组输出电感和第二组输出电感。第一组输出电感中的各输出电感，分别通 过一个耦合绕组与第一组辅助电感模块进行耦合；第二组输出电感中的各输出电感，分别通过一个耦合绕组与第二组辅助电感模块进行耦合。

在一种可能的实现方式中，辅助电感模块包括串联连接的至少两个辅助电感单元。每个辅助电感单元包括并联连接的开关管和第一电感。

在一种可能的实现方式中，辅助电感模块包括并联连接的至少两个辅助电感支路。每路辅助电感支路包括串联连接的开关管和第二电感；

第三方面，本申请还提供了一种电子设备，该电子设备包括电路板，电路板包括芯片以及一个或多个以上实现方式提供的多相降压电路。该多相降压电路用于为芯片进行供电。多相降压电路的输出端连接芯片的电源管脚。

在一种可能的实现方式中，电路板包括多个多相降压电路，多个多相降压电路并联连接，进而为芯片提供充足的工作电流。多相降压电路分布在芯片的不同侧，能够缩短为芯片供电时的功率传输线路的长度，进而降低线路损耗，提升功率传输效率。

在一种可能的实现方式中，该电子设备为服务器。

图1为一种多相降压电路的示意图；

图2为PWM信号与电感电流的波形示意图；

图3为本申请实施例提供的一种多相降压电路的示意图；

图4为本申请实施例提供的另一种多相降压电路的示意图；

图5为本申请实施例提供的PWM信号与电感电流的波形示意图一；

图6为本申请实施例提供的又一种多相降压电路的示意图；

图7为本申请实施例提供的图6中A区域的电感的耦合示意图；

图8为本申请实施例提供的图6中A区域的等效电路图；

图9为本申请实施例提供的饱和电感的磁滞回线的示意图；

图10为本申请实施例提供的再一种多相降压电路的示意图；

图11为本申请实施例提供的另一种多相降压电路的示意图；

图12为本申请实施例提供的又一种多相降压电路的示意图；

图13为本申请实施例提供的再一种多相降压电路的示意图；

图14为本申请实施例提供的另一种多相降压电路的示意图；

图15a为本申请实施例提供的一种滤波电路的示意图；

图15b为本申请实施例提供的另一种滤波电路的示意图；

图15c为本申请实施例提供的又一种滤波电路的示意图；

图15d为本申请实施例提供的再一种滤波电路的示意图；

图15e为本申请实施例提供的另一种滤波电路的示意图；

图15f为本申请实施例提供的又一种滤波电路的示意图；

图15g为本申请实施例提供的再一种滤波电路的示意图；

图16为本申请实施例提供的一种电子设备的示意图。

为了使本领域技术人员更好地理解本申请实施例提供的技术方案，下面首先说明本申请技术方案的应用场景。

本申请中的芯片的类型包括但不限于中央处理器(Central Processing Unit，CPU)、图形处理器(Graphics Processing Unit，GPU)、现场可编程逻辑门阵列(Field-programmable Gate Array，FPGA)以及神经网络处理器(Neural network Processing Unit，NPU)等。

随着芯片的不断演进，芯片的面积及其所需的供电种类越来越多、功耗越来越大，单板上留给电源的可用面积越来越小，因此提高电源的供电密度成为关键。

并且，芯片的时钟频率越来越快、工作电压越来越低、需要的工作电流来越高并且工作电流随着运行业务变化而不断进行大的动态调整。

例如当前的一些CPU内核的工作电压已经降低至1V以下，工作电流可达500A至1000A甚至以上，工作电流的动态变化速率可以达到1000A/μs以上。

为了适应芯片的以上工作条件，目前对芯片进行供电时采用了图1所示的多相降压电路，通过将多路降压电路并联、共输入电压和输出电压，以提高VRM整体出能力。

该多相降压电路的控制器输出PWM信号，以分别控制每一相降压电路中的开关管的工作状态。

参见图2，该图为PWM信号与电感电流的波形示意图。

输出电感L

目前，为了降低开关管的导通损耗与开关损耗，提升多相降压电路的效率，各相降压电路一般选用电感值较大的电感，以使得在负载稳态时，电感中的纹波电流较小，进而实现以上目的。电感中的纹波大小对应于图2中的I△。

但当负载出现瞬态加载时，采用电感值较小的电感会使得电感电流增大直至负载所需电流的速度较慢，也即动态响应速度慢，因此需要在输出端处并联更多的电容来为后级的负载提供能量，增大了多相降压电路的占用面积与硬件成本，也限制了多相降压电路的功率密度的提升。

此外，由于目前单板上留给电源的可用面积越来越小，与以上增设电容的需求也相矛盾，甚至可能导致即使将单板上的可用面积用尽，但此时电容数量还是不足，使得多相降压电路仍然无法满足快速动态响应的需求。

为了解决以上技术问题，本申请提供了一种多相降压电路、滤波电路及电子设备，将多相降压电路的输出电感通过一个耦合绕组与所述辅助电感模块进行电气耦合。该辅助电感模块在多相降压电路的负载电流大于预设电流时的电感，小于辅助电感模块在所述负载 电流小于或等于预设电流时的电感。该方案能够提升电路效率，实现快速动态响应，并且降低了多相降压电路的占用面积，以便于多相降压电路的功率密度进一步提升。

为了使本技术领域的人员更清楚地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。

本申请说明中的“第一”、“第二”等用词仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。

需要说明的是，本申请以下实施例中除去特殊强调的饱和电感外，其余的电感均指线性电感。

本申请实施例提供了一种多相降压电路，下面结合附图具体说明。

参见图3，该图为本申请实施例提供的一种多相降压电路的示意图。

该多相降压电路包括：控制器04和至少两相降压电路。

本申请实施例对多相降压电路包括的降压电路的数量不作具体限定，实际应用中，可以根据负载的工作电流情况确定。

每相降压电路包括开关电路01和滤波电路02。该滤波电路02为LC滤波电路，也即滤波电路包括输出电感和输出电容。图3所示的第一相降压电路的滤波电路02包括滤波电感L1和滤波电容C1；第二相降压电路的滤波电路02包括滤波电感L2和滤波电容C2；第n相降压电路的滤波电路02包括滤波电感Ln和滤波电容Cn。实际应用中，一般各相降压电路采用的的元器件参数一致。

开关电路01的输入端连接电源，开关电路01的输出端连接滤波电路的输入端，滤波电路的输出端连接多相降压电路的输出端。控制器04用于控制开关电路01。

滤波电路包括输出电感和至少一个输出电容。各路滤波电路的输出电感为L1、L2，…，Ln。本申请实施例以及以下说明中，以每路滤波电路包括一个输出电感为例，当每路滤波电路中包括多个输出电感时的实现方式类似，在此不再赘述。

输出电感的输入端为滤波电路的输入端，输出电感的输出端为滤波电路的输出端，滤波电路的输出电容的第一端连接输出电感的输出端，滤波电路的输出电容的第二端接地。图3所示电路中，各路降压电路的输出电容并联在一起。

各相降压电路的输出电感通过耦合绕组与辅助电感模块06进行电气耦合。

图3所示的电路中，以各相降压电路对应的耦合绕组均串联为例进行说明。在另一些实现方式中，可以部分路降压电路对应的耦合绕组串联，例如可以参见图4所示的另一种多相降压电路的示意图。

图4中每两路降压电路对应的耦合绕组串联后与辅助电感模块06进行电气耦合。需要说明的是，图4仅为一种可能的实现方式，当三路或更多路的降压电路对应的耦合绕组串联时的实现方式类似，本申请实施例在此不再赘述。

辅助电感模块06在多相降压电路的负载电流大于预设电流时的电感，小于辅助电感模块06在多相降压电路的负载电流小于或等于预设电流时的电感。

预设电流可以根据实际的应用场景确定，本申请实施例不作具体限定。

也即本申请方案中，辅助电感模块06的电感值不是固定的，而是随着多相降压电路的 负载进行动态的变化。

参见图5，该图为本申请实施例提供的PWM信号与电感电流的波形示意图一。

以图3中输出电感L2所在的一相降压电路为例进行说明。

当负载电流处于稳态时，也即负载电流小于或等于预设电流时，输出电感L2中的纹波电流较小。此时辅助电感模块06的电感值较大，辅助电感模块06耦合至各相降压电路，能够进一步减小耦合的辅助绕组中的纹波电流，降低辅助绕组的交流电阻损耗(alternating current resistance，ACR)，并且辅助电感模块06能够使输出电感中的纹波电流减小，降低开关管的导通损耗和开关损耗，进而提升了电路效率。

当在对第二相降压电路的控制过程中，多相降压电路连接的后级负载出现大电流时，控制器04增大控制信号的占空比，增加的占空比也即对于图5中的△D，此时L2的纹波电流增加。而当负载电流大预设电流时，此时辅助电感模块06中有冲击电流，辅助电感模块06的电感值较小。辅助电感模块06耦合至各相降压电路，辅助电感模块06的电流变化影响到其他相降压电路，使得各相降压电路中输出电感的电流都会增加，如图5中电感电流的虚线部分波形，从而加快电感电流追赶负载电流的速度，提升了多相降压电路的动态响应速度。

以上方案利用辅助电感模块06实现了多相降压电路在稳态时的效率提升，以及快速的动态响应，此外该方案还能够提升多相降压电路作为电源为负载供电时的功率密度。这是因为基于对当前单板的布局现状进行分析，发现单板上除去负载芯片，在一些典型的示例中约80％面积均为电源，也即多相降压电路，其中多相降压电路的输出电容约占50％～60％，因此通过减少多相降压电路的输出电容是提升供电密度的强有力措施。而本申请方案中，当负载芯片出现瞬态加载时，利用辅助电感模块06能够实现快速的动态响应，因此不需要设置更多的电容为后级负载提供能量；也即设置相同数量的电容，可以为后级负载提供更多的能量。因此本申请的方案能够减少输出电容的数量，降低了硬件成本，还具有更小的占板面积，以及更高的功率密度。

进一步的，在一些可能的实现方式中，输出电容采用钽电容这类失效风险较大的器件，因此减少输出电容的数量，还能够提升多相降压电路的可靠性。

本申请实施例的控制器为专用集成电路(Application Specific Integrated Circuit，ASIC)、可编程逻辑器件(Programmable Logic Device，PLD)、数字信号处理器(Digital Signal Processor，DSP)或其组合。上述PLD可以是复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)、现场可编程逻辑门阵列(Field-programmable Gate Array，FPGA)、通用阵列逻辑(Generic Array Logic,GAL)或其任意组合，本申请实施例不作具体限定。

下面结合具体的实现方式进行说明。

下面首先说明辅助电感模块中包括饱和电感(saturable inductor)时的实现方式。

参见图6，该图为本申请实施例提供的又一种多相降压电路的示意图。

图6所示多相降压电路包括控制器04和至少两相降压电路。每相降压电路包括开关电路01和滤波电路。

其中，开关电路01包括第一开关管Q1、第二开关管Q2和驱动电路10。

第一开关管Q1的第一端连接开关电路01的输入端，第一开关管Q1的第二端连接第二开关管Q2的第一端和开关电路01的输出端，第二开关管Q2的第二端接地。

第一开关管Q1和第二开关管Q2可以为绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)、金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Filed Effect Transistor，MOSFET，简称MOS管)或碳化硅场效应管(Silicon Carbide Metal Oxide Semiconductor，SiC MOSFET)等。本申请实施例对此不作具体限定。

驱动电路10的输入端连接控制器04，驱动电路10的输出端连接第一开关管Q1的控制端和第二开关管Q2的控制端。以Q1和Q2均为MOS管，且具体为NMOS管为例，开关管的第一端为漏极，第二端源极，控制端为栅极。

驱动电路(Drive Circuit)10用于根据控制器04输出的控制信号对第一开关管Q1和第二开关管Q2的工作状态进行控制。

在一种可能的实现方式中，开关电路01为DrMOS芯片，该DRMOS芯片中集成了开关管Q1和Q2，Q1和Q2为金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Filed Effect Transistor，MOSFET)，DrMOS芯片中还集成了驱动电路10。

控制器04用于向各驱动电路10发送脉冲宽度调制(Pulse Width Modulation，PWM)信号，以控制各相降压电路的开关管交错导通，进而减小了输出电流的纹波，也减小了输出电压纹波。

图示的辅助电感模块06包括一个饱和电感Lc，饱和电感又称饱和电抗器或者自饱和电感，是一种特殊形式的电感器，在该电感器中，绕组中的电流可使绕组的磁芯饱和。一旦绕组的磁芯饱和，饱和电感的电感值会下降。这会降低感应电抗，并使得电感电流增大。也即饱和电感具备确定的初始电感值，此处的初始电感量指饱和电感中无电流流过时的电感值，随着电流的增加，饱和电感的电流会逐渐下降至小于初始电感值的一定占比，例如小于初始电感值的50％。本申请实施例对应用的饱和电感Lc的具体参数不作具体限定，可以根据实际情况进行确定。

一并参见图7和图8。其中，图7为本申请实施例提供的图6中A区域的电感的耦合示意图；图8为本申请实施例提供的图6中A区域的等效电路图。

多相降压电路的各输出电感L1，L2，…，Ln分别通过以下耦合绕组和饱和电感Lc进行电气耦合。为了方便说明，图7中的各输出电感以及耦合绕组的绕组匝数仅示出其中的一匝，实际应用中绕组匝数可以为多匝。

图8中所示的Lr为等效的漏感，Lm1，Lm1，…，Lmn，分别为等效的激励电感。饱和电感Lc的磁滞回线的示意图参见图9，图9中灰色区域对应饱和电感，白色区域对应于普通的线性电感，可以看出：饱和电感的特性为在大电流时呈现小电感值，在小电流时呈现大电感值。

下面继续输出电感L2所在的一相降压电路为例说明饱和电感Lc的工作原理。

当负载电流处于稳态时，输出电感L2中的纹波电流较小，因此L2耦合至Lc后，Lc中的电流也相应较小。根据Lc的特性可以确定，此时Lc的电感值较大，因此Lc耦合至各 相降压电路的输出电感后，能够进一步减小耦合的辅助绕组中的纹波电流，降低辅助绕组的交流电阻损耗，并使输出电感中的纹波电流减小，降低开关管的导通损耗和开关损耗，进而提升了电路效率。

当在对第二相降压电路的控制过程中，多相降压电路连接的后级负载出现大电流时，控制器增大对Q1和Q2的控制信号的占空比，增加的占空比也即对于图5中的△D，以使Q1的导通时间延长，Q2的关断时间延长。此时L2的纹波电流增加。因此L2耦合至Lc后，Lc中有冲击电流。根据Lc的特性可以确定，此时Lc的电感值较小。Lc耦合至各相降压电路的输出电感后，Lc的电流变化影响到其他相降压电路，使得各相降压电路中输出电感的电流都会增加，如图5中电感电流的虚线部分波形，从而加快电感电流追赶负载电流的速度，提升了多相降压电路的动态响应速度。

以上方案利用饱和电感Lc实现了多相降压电路在稳态时的效率提升，以及快速的动态响应，此外该方案还能够提升多相降压电路作为电源为负载供电时的功率密度，这是因为当负载芯片出现瞬态加载时，利用饱和电感Lc能够实现快速的动态响应，因此不需要设置更多的电容为后级负载提供能量；也即设置相同数量的电容，可以为后级负载提供更多的能量。因此本申请的方案能够减少输出电容的数量，降低了硬件成本，还具有更小的占板面积，以及更高的功率密度。

进一步的，在一些可能的实现方式中，输出电容采用钽电容这类失效风险较大的器件，因此减少输出电容的数量，还能够提升多相降压电路的可靠性。并且多相降压电路的各输出电感通过辅助绕组与饱和电感Lc进行电气耦合，该方式不需要各输出电感之间在物理上直接进行连接，因此布局的灵活性高。

以上实施例中的辅助电感模块包括一个饱和电感，实际应用中，辅助电感模块也可以包括多个饱和电感，下面结合附图具体说明。

参见图10，该图为本申请实施例提供的再一种多相降压电路的示意图。

图10所示多相降压电路与图6的区别在于，辅助电感模块06中包括m个饱和电感，m为大于或等于2的整数。其中，m个饱和电感并联连接。

此时m个饱和电感共同对输出电感中的纹波电流进行调整，多相降压电路连接的后级负载出现大电流时，m个饱和电感并联后的电感值更小，因此使得各相降压电路中输出电感的电流能够更加快速的增加，进一步提升了多相降压电路的动态响应速度。

参见图11，该图为本申请实施例提供的另一种多相降压电路的示意图。

图11所示多相降压电路与图6的区别在于，辅助电感模块06中包括m个饱和电感，m为大于或等于2的整数。其中，m个饱和电感串联连接。

此时m个饱和电感共同对输出电感中的纹波电流进行调整，当负载电流处于稳态时，m个饱和电感串联后的电感值较大，使得辅助电感模块06的电感值较大，因此辅助电感模块06耦合至各相降压电路的输出电感后，能够进一步减小耦合的辅助绕组中的纹波电流，降低辅助绕组的交流电阻损耗，并进一步使输出电感中的纹波电流减小，降低开关管的导通损耗和开关损耗，进而提升了电路效率。

并且多个饱和电感串联后，辅助电感模块06的电感变化范围更宽，因此还能够适用于 负载电流存在较大范围波动的场景。

在另一些实施例中，该辅助电感模块06至少包括以下两组饱和电感：第一组饱和电感和第二组饱和电感。多相降压电路中至少包括以下两组降压电路：第一组降压电路和第二组降压电路。第一组饱和电感和第二组饱和电感中各包括至少一个饱和电感。第一组降压电路和第二组降压电路中各包括至少一路降压电路；第一组降压电路中的各路降压电路的输出电感，分别通过耦合绕组与第一组辅助电感模块进行电气耦合；第二组降压电路中的各路降压电路的输出电感，分别通过一个耦合绕组与第二组辅助电感模块进行电气耦合，下面结合附图具体说。

参见图12，该图为本申请实施例提供的又一种多相降压电路的示意图。

图示以每组饱和电感中包括一个饱和电感，且每组降压电路中包括两路降压电路为例进行说明。当每组饱和电感中包括更多数量的饱和电感，或者每组降压电路中包括更多数量的降压电路时的原理类似，在此不再赘述。而当每组饱和电感中包括多个饱和电感时，多个饱和电感可以进行并联连接或者串联连接。

也即每两路降压电路的输出电感通过耦合绕组与一个饱和电感进行电气耦合，辅助电感模块06中包括m个饱和电感，多相降压电路包括n相降压电路，m为n的二分之一。

由以上实施例可以看出，以上方案利用饱和电感实现了多相降压电路在稳态时的效率提升，以及快速的动态响应，此外该方式还可以进行灵活布局，具有较高的实用性。

下面说明辅助电感模块的另一种实现方式。

参见图13，该图为本申请实施例提供的再一种多相降压电路的示意图。

图13所示多相降压电路包括控制器04和至少两相降压电路。每相降压电路包括开关电路01和滤波电路。

其中，开关电路01包括第一开关管Q1、第二开关管Q2和驱动电路10。

第一开关管Q1的第一端连接开关电路01的输入端，第一开关管Q1的第二端连接第二开关管Q2的第一端和开关电路01的输出端，第二开关管Q2的第二端接地。

驱动电路10的输入端连接控制器04，驱动电路10的输出端连接第一开关管Q1的控制端和第二开关管Q2的控制端。驱动电路10用于根据控制器04输出的控制信号对第一开关管Q1和第二开关管Q2的工作状态进行控制。

控制器04用于向各驱动电路10发送脉冲宽度调制(Pulse Width Modulation，PWM)信号，以控制各相降压电路的开关管交错导通，进而减小了输出电流的纹波，也减小了输出电压纹波。

辅助电感模块06包括串联连接的至少两个辅助电感单元：第一辅助电感单元61和第二辅助电感单元62。

每个辅助电感单元包括并联连接的开关管和线性电感。具体的，第一辅助单元61包括并联连接的Lc1和S1，第二辅助单元62包括并联连接的Lc2和S2。

控制器04用于根据负载电流控制每个辅助电感单元中的开关管。

在一种可能的实现方式中，控制器04向S1和S2对应的驱动电发送控制信号，以使驱 动电路控制S1和S2的工作状态。

控制器04通过控制各辅助电感单元中的开关管导通或关闭，以改变辅助电感模块06的电感。在一种可能的实现方式中，负载电流的大小与辅助电感模块中的开关管的闭合数量正相关。实际应用中，负载电流的大小与开关管的闭合数量的对应关系可以预先标定并存储，待控制器04使用时进行调用。

以线性电感Lc1和线性电感Lc2的电感值均为L0为例进行说明。

当控制器04控制S1和S2均断开时，线性电感Lc1和线性电感Lc2串联连接，此时辅助电感模块06的电感值为2L0。

当控制器04控制S1断开、S2闭合时，此时线性电感Lc1接入电路，线性电感Lc2被短路，辅助电感模块06的电感值为L0。或者控制器04控制S1闭合、S2断开时，此时线性电感Lc2接入电路，线性电感Lc1被短路，辅助电感模块06的电感值为L0。

当控制器04控制S1和S2均闭合时，此时辅助电感模块06的电感值为0。

下面继续输出电感L2所在的一相降压电路为例说明饱和电感Lc的工作原理。

当负载电流处于稳态时，输出电感L2中的纹波电流较小，此时控制器可以控制S1和S2均断开，以使Lc1和Lc2串联连接，此时辅助电感模块06的电感值较大，因此辅助电感模块06耦合至各相降压电路的输出电感后，能够进一步减小耦合的辅助绕组中的纹波电流，降低辅助绕组的交流电阻损耗，并使输出电感中的纹波电流减小，降低开关管的导通损耗和开关损耗，进而提升了电路效率。

当在对第二相降压电路的控制过程中，多相降压电路连接的后级负载出现大电流时，控制器增大对Q1和Q2的控制信号的占空比，增加的占空比也即对于图5中的△D，以使Q1的导通时间延长，Q2的关断时间延长。此时L2的纹波电流增加。此时控制器控制S1和S2中的一个开关管断开，另一个开关管闭合，以使辅助电感模块06的电感值下降。辅助电感模块06耦合至各相降压电路的输出电感后，影响到其他相降压电路，使得各相降压电路中输出电感的电流都会增加，如图5中电感电流的虚线部分波形，从而加快电感电流追赶负载电流的速度，提升了多相降压电路的动态响应速度。

当后级负载出现更加显著的大电流时，控制器可以控制S1和S2均闭合，以使辅助电感模块06的电感值最小，从而进一步加快电感电流追赶负载电流的速度，进一步提升多相降压电路的动态响应速度。

以上实施例中仅示意出了辅助电感模块06包括两个辅助电感单元时的实现方式，当辅助电感模块06包括更多数量的辅助电感单元时的原理类似，在此不再赘述。

以上方案利用辅助电感模块实现了多相降压电路在稳态时的效率提升，以及快速的动态响应，此外该方案还能够提升多相降压电路作为电源为负载供电时的功率密度，这是因为当负载芯片出现瞬态加载时，利用辅助电感模块能够实现快速的动态响应，因此不需要设置更多的电容为后级负载提供能量；也即设置相同数量的电容，可以为后级负载提供更多的能量。因此本申请实施例提供的方案能够减少输出电容的数量，降低了硬件成本，还具有更小的占板面积，以及更高的功率密度。

进一步的，在一些可能的实现方式中，输出电容采用钽电容这类失效风险较大的器件， 因此减少输出电容的数量，还能够提升多相降压电路的可靠性。并且多相降压电路的各输出电感通过辅助绕组与辅助电感模块进行电气耦合，该方式不需要各输出电感之间在物理上直接进行连接，因此布局的灵活性高。

下面说明辅助电感模块的又一种实现方式。

参见图14，该图为本申请实施例提供的再一种多相降压电路的示意图。

图14所示多相降压电路包括控制器04和至少两相降压电路。每相降压电路包括开关电路01和滤波电路。

其中，开关电路01包括第一开关管Q1、第二开关管Q2和驱动电路10。

第一开关管Q1的第一端连接开关电路01的输入端，第一开关管Q1的第二端连接第二开关管Q2的第一端和开关电路01的输出端，第二开关管Q2的第二端接地。

驱动电路10的输入端连接控制器04，驱动电路10的输出端连接第一开关管Q1的控制端和第二开关管Q2的控制端。驱动电路10用于根据控制器04输出的控制信号对第一开关管Q1和第二开关管Q2的工作状态进行控制。控制器04用于向各驱动电路10发送脉冲宽度调制信号，以控制各相降压电路的开关管交错导通，进而减小了输出电流的纹波，也减小了输出电压纹波。

辅助电感模块06包括并联连接的至少两个辅助电感支路：第一辅助电感支路和第二辅助电感支路。

每个辅助电感支路包括串联连接的开关管和线性电感。具体的，第一辅助电感支路包括串联连接的Lc1和S1，第二辅助电感支路包括串联连接的Lc2和S2。

控制器04用于根据负载电流控制每个辅助电感单元中的开关管。

在一种可能的实现方式中，控制器04向S1和S2对应的驱动电发送控制信号，以使驱动电路控制S1和S2的工作状态。

控制器04通过控制各辅助电感支路中的开关管导通或关闭，以改变辅助电感模块06的电感。在一种可能的实现方式中，负载电流的大小与辅助电感模块中的开关管的闭合数量正相关。实际应用中，负载电流的大小与开关管的闭合数量的对应关系可以预先标定并存储，待控制器04使用时进行调用。

以线性电感Lc1和线性电感Lc2的电感值均为L0为例进行说明。

当控制器04控制S1断开、S2闭合时，此时线性电感Lc2接入电路，辅助电感模块06的电感值为L0。或者控制器04控制S1闭合、S2断开时，此时线性电感Lc1接入电路，辅助电感模块06的电感值为L0。

当控制器04控制S1和S2均闭合时，此时线性电感Lc1和线性电感Lc2并联连接后接入电路，此时辅助电感模块06的电感值为L0/2。

下面继续输出电感L2所在的一相降压电路为例说明饱和电感Lc的工作原理。

当负载电流处于稳态时，输出电感L2中的纹波电流较小，此时控制器可以控制S1和S2中的一个开关闭合，另一个开关关断，以使Lc1或Lc2接入电路，此时辅助电感模块06的电感值较大，因此辅助电感模块06耦合至各相降压电路的输出电感后，能够进一步减小 耦合的辅助绕组中的纹波电流，降低辅助绕组的交流电阻损耗，并使输出电感中的纹波电流减小，降低开关管的导通损耗和开关损耗，进而提升了电路效率。

当在对第二相降压电路的控制过程中，多相降压电路连接的后级负载出现大电流时，控制器增大对Q1和Q2的控制信号的占空比，增加的占空比也即对于图5中的△D，以使Q1的导通时间延长，Q2的关断时间延长。此时L2的纹波电流增加。此时控制器控制S1和S2均闭合，此时Lc1和Lc2并联连接后接入电路，以使辅助电感模块06的电感值下降。辅助电感模块06耦合至各相降压电路的输出电感后，影响到其他相降压电路，使得各相降压电路中输出电感的电流都会增加，如图5中电感电流的虚线部分波形，从而加快电感电流追赶负载电流的速度，提升了多相降压电路的动态响应速度。

以上实施例中仅示意出了辅助电感模块06包括两路辅助电感支路时的实现方式，当辅助电感模块06包括更多数量的辅助电感支路时的原理类似，在此不再赘述。

以上方案利用辅助电感模块实现了多相降压电路在稳态时的效率提升，以及快速的动态响应，此外该方案还能够提升多相降压电路作为电源为负载供电时的功率密度，这是因为当负载芯片出现瞬态加载时，利用辅助电感模块能够实现快速的动态响应，因此不需要设置更多的电容为后级负载提供能量；也即设置相同数量的电容，可以为后级负载提供更多的能量。因此本申请实施例提供的方案能够减少输出电容的数量，降低了硬件成本，还具有更小的占板面积，以及更高的功率密度。

进一步的，在一些可能的实现方式中，输出电容采用钽电容这类失效风险较大的器件，因此减少输出电容的数量，还能够提升多相降压电路的可靠性。并且多相降压电路的各输出电感通过辅助绕组与辅助电感模块进行电气耦合，该方式不需要各输出电感之间在物理上直接进行连接，因此布局的灵活性高。

基于以上实施例提供的多相降压电路，本申请实施例还提供了一种滤波电路，下面结合附图具体说明。

参见图15a，该图为本申请实施例提供的一种滤波电路的示意图。

该滤波电路包括：辅助电感模块06、多个耦合绕组、多个输出电感和多个输出电容。

输出电感分别为L1、L2，…，Ln。

每个输出电感的第一端为滤波电路的一个输入端，图中的各输入端依次用Vi1，Vi2，…，Vin标识，其中，n为大于或等于2的整数。各输出电感的第二端连接滤波电路的输出端Vout。

多个输出电容并联连接后形成的第一端连接滤波电路的输出端，多个输出电容并联连接后形成的第二端接地。

各输出电感通过一个耦合绕组与辅助电感模块06进行电气耦合。

辅助电感模块在滤波电路的负载电流大于预设电流时的电感，小于辅助电感模块在负载电流小于或等于预设电流时的电感。

在一种典型的应用场景中，该多相滤波电路应用于多相降压电路中，此时该滤波电路的每个输入端连接一路开关电路以形成一相降压电路，该滤波电路的输出端为多相降压电 路的输出端。

下面具体说明该滤波电路的实现方式。

参见图15b，该图为本申请实施例提供的另一种滤波电路的示意图。

该辅助电感模块06包括一个饱和电感Lc，Lc具备确定的初始电感值，此处的初始电感量指饱和电感中无电流流过时的电感值，随着电流的增加，饱和电感的电流会逐渐下降至小于初始电感值的一定占比，例如小于初始电感值的50％。本申请实施例对应用的饱和电感Lc的具体参数不作具体限定，可以根据实际情况进行确定。

下面以滤波电路应用于多相降压电路为例说明该滤波电路的工作原理。

当多相降压电路的负载电流处于稳态时，输出电感中的纹波电流较小，因此输出电感耦合至Lc后，Lc中的电流也相应较小。根据Lc的特性可以确定，此时Lc的电感值较大，因此Lc耦合至各相降压电路的输出电感后，能够进一步减小耦合的辅助绕组中的纹波电流，降低辅助绕组的交流电阻损耗，并使输出电感中的纹波电流减小，降低开关管的导通损耗和开关损耗，进而提升了电路效率

当多相降压电路连接的后级负载出现大电流时，控制器增大控制信号的占空比以增加输出电感的纹波电流。因此输出电感耦合至Lc后，使得Lc产生冲击电流。根据Lc的特性可以确定，此时Lc的电感值较小。Lc耦合至各相降压电路的输出电感后，Lc的电流变化影响到其他相降压电路，使得各相降压电路中输出电感的电流都会增加，从而加快电感电流追赶负载电流的速度，提升了多相降压电路的动态响应速度。

改滤波电路利用饱和电感Lc能够实现快速的动态响应，因此不需要设置更多的电容为后级负载提供能量；也即设置相同数量的电容，可以为后级负载提供更多的能量。因此本申请的方案能够减少输出电容的数量，降低了硬件成本，还具有更小的占板面积，以及更高的功率密度。

进一步的，在一些可能的实现方式中，输出电容采用钽电容这类失效风险较大的器件，因此减少输出电容的数量，还能够提升滤波电路的可靠性。并且滤波电路的各输出电感通过辅助绕组与饱和电感Lc进行电气耦合，该方式不需要各输出电感之间在物理上直接进行连接，因此布局的灵活性高。

以上实施例中的辅助电感模块包括一个饱和电感，实际应用中，辅助电感模块也可以包括多个饱和电感，下面结合附图具体说明。

参见图15c，该图为本申请实施例提供的又一种滤波电路的示意图。

图15c所示的滤波电路与图15b的区别在于，辅助电感模块06中包括m个饱和电感，m为大于或等于2的整数。其中，m个饱和电感并联连接。

此时m个饱和电感共同对输出电感中的纹波电流进行调整，当多相降压电路连接的后级负载出现大电流时，m个饱和电感并联后的电感值更小，因此使得各相降压电路中输出电感的电流能够更加快速的增加，进一步提升了多相降压电路的动态响应速度。

参见图15d，该图为本申请实施例提供的再一种滤波电路的示意图。

图15d所示滤波电路与图15b的区别在于，辅助电感模块06中包括m个饱和电感，m为大于或等于2的整数。其中，m个饱和电感串联连接。

此时m个饱和电感共同对输出电感中的纹波电流进行调整，当负载电流处于稳态时，m个饱和电感串联后的电感值较大，使得辅助电感模块06的电感值较大，因此辅助电感模块06耦合至各相降压电路的输出电感后，能够进一步减小耦合的辅助绕组中的纹波电流，降低辅助绕组的交流电阻损耗，并进一步使输出电感中的纹波电流减小，降低开关管的导通损耗和开关损耗，进而提升了电路效率。

并且多个饱和电感串联后，辅助电感模块06的电感变化范围更宽，因此还能够适用于负载电流存在较大范围波动的场景。

在另一些实施例中，辅助电感模块至少包括以下两组饱和电感：第一组饱和电感和第二组饱和电感，滤波电路至少包括以下两组输出电感：第一组输出电感和第二组输出电感。其中，第一组饱和电感和第二组饱和电感中各包括至少一个饱和电感，第一组输出电感和第二组输出电感中各包括至少一个输出电感。第一组输出电感中的各输出电感，分别通过一个耦合绕组与第一组辅助电感模块进行电气耦合，第二组输出电感中的各输出电感，分别通过一个耦合绕组与第二组辅助电感模块进行电气耦合。下面结合附图具体说。

参见图15e，该图为本申请实施例提供的另一种滤波电路的示意图。

图示以每组饱和电感中包括一个饱和电感，且每组输出电感中包括个输出电感为例进行说明。当每组饱和电感中包括更多数量的饱和电感，或者每组输出电感中包括更多数量的输出电感时的原理类似，在此不再赘述。其中，当每组饱和电感中包括多个饱和电感时，多个饱和电感可以进行并联连接或者串联连接。

也即每两个输出电感通过耦合绕组与一个饱和电感进行电气耦合，辅助电感模块06中包括m个饱和电感，滤波电路包括n个输出电感，m为n的二分之一。

由以上实施例可以看出，以上方案利用饱和电感实现了滤波电路在稳态时的效率提升，以及快速的动态响应，此外该方式还可以进行灵活布局，具有较高的实用性。

参见图15f，该图为本申请实施例提供的又一种滤波电路的示意图。

辅助电感模块06包括串联连接的至少两个辅助电感单元：第一辅助电感单元61和第二辅助电感单元62。

每个辅助电感单元包括并联连接的开关管和线性电感。具体的，第一辅助单元61包括并联连接的Lc1和S1，第二辅助单元62包括并联连接的Lc2和S2。

实际应用中，控制器04通过控制各辅助电感单元中的开关管导通或关闭，以改变辅助电感模块06的电感。在一种可能的实现方式中，负载电流的大小与辅助电感模块中的开关管的闭合数量正相关。

以线性电感Lc1和线性电感Lc2的电感值均为L0为例进行说明。

当控制器04控制S1和S2均断开时，线性电感Lc1和线性电感Lc2串联连接，此时辅助电感模块06的电感值为2L0。

当控制器04控制S1断开、S2闭合时，此时线性电感Lc1接入电路，线性电感Lc2被短路，辅助电感模块06的电感值为L0。或者控制器04控制S1闭合、S2断开时，此时线 性电感Lc2接入电路，线性电感Lc1被短路，辅助电感模块06的电感值为L0。

当控制器04控制S1和S2均闭合时，此时辅助电感模块06的电感值为0。

当负载电流处于稳态时，控制器可以控制S1和S2均断开，以使Lc1和Lc2串联连接，此时辅助电感模块06的电感值较大，因此辅助电感模块06耦合至各输出电感后，能够进一步减小耦合的辅助绕组中的纹波电流，降低辅助绕组的交流电阻损耗，并使输出电感中的纹波电流减小，降低开关管的导通损耗和开关损耗，进而提升了电路效率。

当后级负载出现大电流时，控制器控制输出电感的纹波电流增加。此时控制器控制S1和S2中的一个开关管断开，另一个开关管闭合，以使辅助电感模块06的电感值下降。辅助电感模块06耦合至各相降压电路的输出电感后，影响到其他相降压电路，使得各相降压电路中输出电感的电流都会增加，从而加快电感电流追赶负载电流的速度，提升了多相降压电路的动态响应速度。

当后级负载出现更加显著的大电流时，控制器可以控制S1和S2均断开，以使辅助电感模块06的电感值最小，从而进一步加快电感电流追赶负载电流的速度，进一步提升多相降压电路的动态响应速度。

以上实施例中仅示意出了辅助电感模块06包括两个辅助电感单元时的实现方式，当辅助电感模块06包括更多数量的辅助电感单元时的原理类似，在此不再赘述。

参见图15g，该图为本申请实施例提供的再一种滤波电路的示意图。

辅助电感模块06包括并联连接的至少两个辅助电感支路：第一辅助电感支路和第二辅助电感支路。

每个辅助电感支路包括串联连接的开关管和线性电感。具体的，第一辅助电感支路包括串联连接的Lc1和S1，第二辅助电感支路包括串联连接的Lc2和S2。

实际应用中，控制器04通过控制各辅助电感支路中的开关管导通或关闭，以改变辅助电感模块06的电感。在一种可能的实现方式中，负载电流的大小与辅助电感模块中的开关管的闭合数量正相关。

以线性电感Lc1和线性电感Lc2的电感值均为L0为例进行说明。

当控制器04控制S1断开、S2闭合时，此时线性电感Lc2接入电路，辅助电感模块06的电感值为L0。或者控制器04控制S1闭合、S2断开时，此时线性电感Lc1接入电路，辅助电感模块06的电感值为L0。

当控制器04控制S1和S2均闭合时，此时线性电感Lc1和线性电感Lc2并联连接后接入电路，此时辅助电感模块06的电感值为L0/2。

下面继续输出电感L2所在的一相降压电路为例说明饱和电感Lc的工作原理。

当负载电流处于稳态时，输出电感中的纹波电流较小，此时控制器可以控制S1和S2中的一个开关闭合，另一个开关关断，以使Lc1或Lc2接入电路，此时辅助电感模块06的电感值较大，因此辅助电感模块06耦合至各相降压电路的输出电感后，能够进一步减小耦合的辅助绕组中的纹波电流，降低辅助绕组的交流电阻损耗，并使输出电感中的纹波电流减小，降低开关管的导通损耗和开关损耗，进而提升了电路效率。

当后级负载出现大电流时，控制器控制输出电感的纹波电流增加。此时控制器控制S1 和S2均闭合，此时Lc1和Lc2并联连接后接入电路，以使辅助电感模块06的电感值下降。辅助电感模块06耦合至各相降压电路的输出电感后，影响到其他相降压电路，使得各相降压电路中输出电感的电流都会增加，从而加快电感电流追赶负载电流的速度，提升了多相降压电路的动态响应速度。

以上实施例中仅示意出了辅助电感模块06包括两路辅助电感支路时的实现方式，当辅助电感模块06包括更多数量的辅助电感支路时的原理类似，在此不再赘述。

综上所述，利用本申请实施例提供的滤波电路，实现了多相降压电路在稳态时的效率提升，以及快速的动态响应，还能够减少输出电容的数量，降低了硬件成本，并且具有更小的占板面积，以及更高的功率密度。进一步的，在一些可能的实现方式中，输出电容采用钽电容这类失效风险较大的器件，因此减少输出电容的数量，还能够提升滤波电路的可靠性。并且滤波电路的各输出电感通过辅助绕组与辅助电感模块进行电气耦合，该方式不需要各输出电感之间在物理上直接进行连接，因此布局的灵活性高。

基于以上实施例提供的多相降压电路，本申请实施例还提供了一种应用该多相降压电路的电子设备，下面结合附图具体说明。

参见图16，该图为本申请实施例提供的一种电子设备的示意图。

电子设备160包括一个或多个多相降压电路，还包括芯片161。本申请实施例以电子设备160包括多相降压电路162a和162b为例进行说明，当包括其它数量时的原理类似，在此不再赘述。

本申请实施例中的芯片161的类型包括但不限于中央处理器(Central Processing Unit，CPU)、图形处理器(Graphics Processing Unit，GPU)、现场可编程逻辑门阵列(Field-programmable Gate Array，FPGA)以及神经网络处理器(Neural network Processing Unit，NPU)等。

芯片161作为多相降压电路162a和162b的负载，由多相降压电路162a和162b进行供电。

具体的，多相降压电路162a和162b的输出端可以并联连接后连接芯片161的输入端，芯片161的接地端与多相降压电路162a和162b的接地端连接。

多相降压电路162a和162b具体用于将外部电源提供的电压降压后输出至芯片161的电源管脚，并且由于多相降压电路162a和162b2的输出端并联，因此可以为芯片161提供工作所需的大电流，本申请实施例对芯片161所需的工作电流的大小不做具体限定。

当芯片161由多个多相降压电路进行供电，在印制电路板(Printed Circuit Board，PCB)上布局时，一般将多个多相降压电路设置在芯片161的不同侧，以缩短供电时的传输线路长度。图16所示的芯片161由多相降压电路162a和162b进行供电时，多相降压电路162a和162b设置在芯片161相对的两侧。

关于多相降压电路的工作原理和具体实现方式可以参见以上实施例中的相关说明，本申请实施例在此不再赘述。

该电子设备包括但不限于服务器、交换机或基站设备等，本申请实施例不具体限定该 电子设备的类型。

该电子设备利用了辅助电感模块实现了多相降压电路在稳态时的效率提升，以及快速的动态响应，因此提升了电子设备的运行性能。此外该方案还能够提升多相降压电路作为电源为负载芯片供电时的功率密度。这是因为当负载芯片出现瞬态加载时，利用辅助电感模块能够实现快速的动态响应，因此不需要设置更多的电容为后级负载提供能量；也即设置相同数量的电容，可以为后级负载提供更多的能量。因此本申请的方案能够减少输出电容的数量，进而能够降低电子设备的硬件成本，还具有更小的占板面积，以及更高的功率密度，以便于电子设备硬件的布局设计。

进一步的，在一些可能的实现方式中，输出电容采用钽电容这类失效风险较大的器件，因此减少输出电容的数量，还能够提升多相降压电路的可靠性，也提升了电子设备的可靠性。

应当理解，在本申请中，“至少一个(项)”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：只存在A，只存在B以及同时存在A和B三种情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，“a和b”，“a和c”，“b和c”，或“a和b和c”，其中a，b，c可以是单个，也可以是多个。

以上所述，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。