像素电路、驱动方法和显示装置

本公开涉及显示技术领域，尤其涉及一种像素电路、驱动方法和显示装置。

在相关技术中，第一帧亮度不足及短期残像主要与晶体管的迟滞效应有关，在低频驱动时序下，显示周期包括先后设置的刷新帧和多个保持帧。驱动晶体管的栅源电压重置、数据电压写入和阈值电压补偿只在刷新帧时进行，由于在保持帧，驱动晶体管的栅源电压重置和阈值电压补偿的次数减少，容易造成电荷捕获累积于驱动晶体管，导致画面切换时第一帧亮度不足及残像问题。

发明内容

在一个方面中，本公开实施例提供一种像素电路，包括发光元件、驱动电路、储能电路、开关控制电路、第一初始化电路和补偿控制电路；所述像素电路的显示周期包括刷新帧和保持帧，所述保持帧包括先后设置的第一重置阶段、第二重置阶段和第一发光阶段；所述储能电路的第一端与所述驱动电路的控制端电连接，所述储能电路用于储存电能；

所述开关控制电路分别与开关控制端、第一电压端和所述储能电路的第二端电连接，用于在所述开关控制端提供的开关控制信号的控制下，在所述刷新帧和所述第一发光阶段，控制所述第一电压端与所述储能电路的第二端之间连通，在所述第一重置阶段和所述第二重置阶段，控制所述第一电压端与所述储能电路的第二端之间断开；

所述第一初始化电路分别与初始化控制端、第一初始电压端和所述驱动电路的控制端电连接，用于在所述第一重置阶段和所述第二重置阶段，在所述初始化控制端提供的初始化控制信号的控制下，将所述第一初始电压端提供的第一初始电压写入所述驱动电路的控制端；

所述补偿控制电路分别与补偿控制端、所述驱动电路的控制端和所述驱动电路的第二端电连接，用于在所述第二重置阶段，在所述补偿控制端提供的补偿控制信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通；

所述驱动电路用于在其控制端的电位的控制下，产生驱动所述发光元件的驱动电流。

可选的，所述刷新帧包括先后设置的初始化阶段和补偿阶段；

所述第一初始化电路用于在所述初始化阶段，在所述初始化控制信号的控制下，将所述第一初始电压写入所述驱动电路的控制端；

所述补偿控制电路用于在所述补偿阶段，在所述补偿控制信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通。

可选的，本公开至少一实施例所述的像素电路还包括数据写入电路；

所述数据写入电路分别与写入控制端、数据线和所述驱动电路的第一端电连接，用于在所述补偿阶段，在所述写入控制端的提供的写入控制信号的控制下，将所述数据线提供的数据电压写入所述驱动电路的第一端。

可选的，本公开至少一实施例所述的像素电路还包括第一发光控制电路和第二发光控制电路；所述刷新帧还包括设置于所述补偿阶段之后的第二发光阶段；

所述第一发光控制电路分别与发光控制端、第一电压端与所述驱动电路的第一端电连接，用于在所述第一发光阶段和所述第二发光阶段，在所述发光控制端提供的发光控制信号的控制下，控制所述第一电压端与所述驱动电路的第一端之间连通；

所述第二发光控制电路分别与所述发光控制端、所述驱动电路的第二端与所述发光元件的第一极电连接，用于在所述第一发光阶段和所述第二发光阶段，在所述发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件的第一极之间连通；

所述发光元件的第二极与第二电压端电连接。

可选的，本公开至少一实施例所述的像素电路还包括第二初始化电路；

所述第二初始化电路分别与所述初始化控制端、第二初始电压端和所述 发光元件的第一极电连接，用于在所述初始化控制信号的控制下，将所述第二初始电压端提供的第二初始电压写入所述发光元件的第一极。

可选的，所述第一初始化电路包括第一晶体管，所述补偿控制电路包括第二晶体管，所述开关控制电路包括第三晶体管；

所述第一晶体管的控制极与所述初始化控制端电连接，所述第一晶体管的第一极与所述第一初始电压端电连接，所述第一晶体管的第二极与所述驱动电路的控制端电连接；

所述第二晶体管的控制极与所述补偿控制端电连接，所述第二晶体管的第一极与所述驱动电路的控制端电连接，所述第二晶体管的第二极与所述驱动电路的第二端电连接；

所述第三晶体管的控制极与所述开关控制端电连接，所述第三晶体管的第一极与所述第一电压端电连接，所述第三晶体管的第二极与所述储能电路的第二端电连接。

可选的，所述储能电路包括存储电容，所述驱动电路包括驱动晶体管；

所述存储电容的第一端为所述储能电路的第一端，所述存储电容的第二端为所述储能电路的第二端；

所述驱动晶体管的控制极为所述驱动电路的控制端，所述驱动晶体管的第一极为所述驱动电路的第一端，所述驱动晶体管的第二极为所述驱动电路的第二端。

可选的，所述数据写入电路包括第四晶体管；

所述第四晶体管的控制极与所述写入控制端电连接，所述第四晶体管的第一极与所述数据线电连接，所述第四晶体管的第二极与所述驱动电路的第一端电连接。

可选的，所述第一发光控制电路包括第五晶体管，所述第二发光控制电路包括第六晶体管；

所述第五晶体管的控制极与所述发光控制端电连接，所述第五晶体管的第一极与所述第一电压端电连接，所述第五晶体管的第二极与所述驱动电路的第一端电连接；

所述第六晶体管的控制极与所述发光控制端电连接，所述第六晶体管的 第一极与所述驱动电路的第二端电连接，所述第六晶体管的第二极与所述发光元件的第一极电连接。

可选的，所述第二初始化电路包括第七晶体管；

所述第七晶体管的控制极与所述初始化控制端电连接，所述第七晶体管的第一极与所述第二初始电压端电连接，所述第七晶体管的第二极与所述发光元件的第一极电连接。

在第二个方面中，本公开实施例提供一种驱动方法，应用于上述的像素电路，显示周期包括刷新帧和保持帧；所述保持帧包括先后设置的第一重置阶段、第二重置阶段和第一发光阶段；所述驱动方法包括：

在所述刷新帧和所述第一发光阶段，开关控制电路在开关控制信号的控制下，控制第一电压端与储能电路的第二端之间连通；

在所述第一重置阶段和所述第二重置阶段，所述开关控制电路在所述开关控制信号的控制下，控制所述第一电压端与所述储能电路的第二端之间断开，第一初始化电路在初始化控制信号的控制下，将第一初始电压端提供的第一初始电压写入驱动电路的控制端；

在所述第二重置阶段，补偿控制电路在补偿控制信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通。

可选的，所述保持帧还包括设置于所述第二重置阶段和所述第一发光阶段之间的保持阶段；所述驱动方法还包括：

在所述保持阶段，所述补偿控制电路在补偿控制信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通。

可选的，所述刷新帧包括先后设置的初始化阶段和补偿阶段；所述驱动方法还包括：

在所述初始化阶段，所述第一初始化电路在所述初始化控制信号的控制下，将所述第一初始电压写入所述驱动电路的控制端；

在所述补偿阶段，所述补偿控制电路在所述补偿控制信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通。

可选的，所述像素电路还包括数据写入电路、第一发光控制电路和第二发光控制电路；所述刷新帧还包括设置于所述补偿阶段之后的第二发光阶段； 所述驱动方法还包括：

在所述补偿阶段，所述数据写入电路分在写入控制端的提供的写入控制信号的控制下，将数据线提供的数据电压写入所述驱动电路的第一端；

在所述第一发光阶段和所述第二发光阶段，所述第一发光控制电路在发光控制端提供的发光控制信号的控制下，控制第一电压端与所述驱动电路的第一端之间连通，所述第二发光控制电路在所述发光控制信号的控制下，控制所述驱动电路的第二端与发光元件的第一极之间连通，驱动电路驱动发光元件发光。

可选的，所述像素电路还包括第二初始化电路；所述驱动方法还包括：

在所述初始化阶段、所述第一重置阶段和所述第二重置阶段，所述第二初始化电路在所述初始化控制信号的控制下，将第二初始电压端提供的第二初始电压写入所述发光元件的第一极。

在第三个方面中，本公开实施例提供一种显示装置，包括上述的像素电路。

图1是本公开至少一实施例所述的像素电路的结构图；

图2是本公开至少一实施例所述的像素电路的结构图；

图3是本公开至少一实施例所述的像素电路的结构图；

图4是本公开至少一实施例所述的像素电路的电路图；

图5是本公开如图4所示的像素电路的至少一实施例的工作时序图；

图6A是本公开如图4所示的像素电路的至少一实施例在初始化阶段的工作状态示意图；

图6B是本公开如图4所示的像素电路的至少一实施例在补偿阶段的工作状态示意图；

图6C是本公开如图4所示的像素电路的至少一实施例在第二发光阶段的工作状态示意图；

图7是本公开如图4所示的像素电路的至少一实施例的工作时序图；

图8A是本公开如图4所示的像素电路的至少一实施例在第一重置阶段 的工作状态示意图；

图8B是本公开如图4所示的像素电路的至少一实施例在第二重置阶段的工作状态示意图；

图8C是本公开如图4所示的像素电路的至少一实施例在保持阶段的工作状态示意图；

图8D是本公开如图4所示的像素电路的至少一实施例在第一发光阶段的工作状态示意图；

图9是本公开如图4所示的像素电路的至少一实施例的工作时序图。

下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。

如图1所示，本公开实施例所述的像素电路包括发光元件E0、驱动电路10、储能电路11、开关控制电路12、第一初始化电路13和补偿控制电路14；所述像素电路的显示周期包括刷新帧和保持帧，所述保持帧包括先后设置的第一重置阶段、第二重置阶段和第一发光阶段；

所述储能电路11的第一端与所述驱动电路10的控制端电连接，所述储能电路11用于储存电能；

所述开关控制电路12分别与开关控制端PG2、第一电压端V1和所述储能电路11的第二端电连接，用于在所述开关控制端PG2提供的开关控制信号的控制下，在所述刷新帧和所述第一发光阶段，控制所述第一电压端V1与所述储能电路11的第二端之间连通，在所述第一重置阶段和所述第二重置阶段，控制所述第一电压端V1与所述储能电路11的第二端之间断开；

所述第一初始化电路13分别与初始化控制端NR、第一初始电压端I1和所述驱动电路10的控制端电连接，用于在所述第一重置阶段和所述第二重置阶段，在所述初始化控制端NR提供的初始化控制信号的控制下，将所述第一初始电压端I1提供的第一初始电压Vint1写入所述驱动电路10的控制端；

所述补偿控制电路14分别与补偿控制端NG、所述驱动电路10的控制端和所述驱动电路10的第二端电连接，用于在所述第二重置阶段，在所述补偿控制端NG提供的补偿控制信号的控制下，控制所述驱动电路10的控制端与所述驱动电路10的第二端之间连通；

所述驱动电路10与所述发光元件E0电连接，用于在其控制端的电位的控制下，产生驱动所述发光元件E0的驱动电流。

本公开如图1所示的像素电路的至少一实施例在工作时，在低频显示时，显示周期包括刷新帧和保持帧；所述保持帧包括先后设置的第一重置阶段、第二重置阶段和第一发光阶段；

在所述刷新帧和所述第一发光阶段，开关控制电路12在开关控制信号的控制下，控制第一电压端V1与储能电路11的第二端之间连通；

在所述第一重置阶段和所述第二重置阶段，所述开关控制电路12在所述开关控制信号的控制下，控制所述第一电压端V1与所述储能电路11的第二端之间断开，第一初始化电路13在初始化控制信号的控制下，将第一初始电压端I1提供的第一初始电压Vint1写入驱动电路10的控制端；

在所述第二重置阶段，补偿控制电路14在补偿控制信号的控制下，控制所述驱动电路10的控制端与所述驱动电路10的第二端之间连通。

本公开至少一实施例所述的像素电路在工作时，在低频显示时，在每个保持帧，在第一重置阶段和第二重置阶段，通过第一初始化电路13在初始化控制信号的控制下，将第一初始电压Vint1写入驱动电路10的控制端，以在每个保持帧的部分时间段，都对驱动电路10中的驱动晶体管的栅源电压进行复位重置，使得所述驱动晶体管处于OFF-Bias(截止偏置)状态，通过在每一帧对所述驱动晶体管进行复位，来减少驱动晶体管内捕获的电荷累积，改善低频驱动时画面切换时，第一帧亮度不足及短期残像。本公开至少一实施例所述的像素电路在工作时，在低频显示时，在每个保持帧，也能够对驱动晶体管的阈值电压进行补偿，也能补偿驱动晶体管的阈值电压不均一造成的画质/Mura(亮度不均匀)等问题。

在本公开至少一实施例中，所述刷新帧包括先后设置的初始化阶段和补偿阶段；

所述第一初始化电路用于在所述初始化阶段，在所述初始化控制信号的控制下，将所述第一初始电压写入所述驱动电路的控制端，以在补偿阶段开始时，所述驱动电路能够导通，以便进行阈值电压补偿；

所述补偿控制电路用于在所述补偿阶段，在所述补偿控制信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通。

本公开至少一实施例所述的像素电路还可以包括数据写入电路；

所述数据写入电路分别与写入控制端、数据线和所述驱动电路的第一端电连接，用于在所述补偿阶段，在所述写入控制端的提供的写入控制信号的控制下，将所述数据线提供的数据电压写入所述驱动电路的第一端，以进行数据电压写入。

在本公开至少一实施例中，所述的像素电路还包括第一发光控制电路和第二发光控制电路；所述刷新帧还包括设置于所述补偿阶段之后的第二发光阶段；

所述第一发光控制电路分别与发光控制端、第一电压端与所述驱动电路的第一端电连接，用于在所述第一发光阶段和所述第二发光阶段，在所述发光控制端提供的发光控制信号的控制下，控制所述第一电压端与所述驱动电路的第一端之间连通；

所述第二发光控制电路分别与所述发光控制端、所述驱动电路的第二端与所述发光元件的第一极电连接，用于在所述第一发光阶段和所述第二发光阶段，在所述发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件的第一极之间连通；

所述发光元件的第二极与第二电压端电连接。

在具体实施时，本公开至少一实施例所述的像素电路还可以包括第一发光控制电路和第二发光控制电路，在第一发光阶段和第二发光阶段，第一发光控制电路在发光控制信号的控制下，控制所述第一电压端与所述驱动电路的第一端之间连通，第二发光控制电路在所述发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件的第一极之间连通，驱动电路控制发光元件发光。

如图2所示，在图1所示的像素电路的至少一实施例的基础上，本公开 至少一实施例所述的像素电路还包括数据写入电路21、第一发光控制电路22和第二发光控制电路23；

所述数据写入电路21分别与写入控制端PG1、数据线D1和所述驱动电路10的第一端电连接，用于在所述补偿阶段，在所述写入控制端PG1的提供的写入控制信号的控制下，将所述数据线D1提供的数据电压写入所述驱动电路10的第一端；

所述第一发光控制电路22分别与发光控制端E1、第一电压端V1与所述驱动电路10的第一端电连接，用于在所述发光控制端E1提供的发光控制信号的控制下，控制所述第一电压端V1与所述驱动电路10的第一端之间连通；

所述第二发光控制电路23分别与所述发光控制端E1、所述驱动电路10的第二端与所述发光元件E0的第一极电连接，用于在所述发光控制信号的控制下，控制所述驱动电路10的第二端与所述发光元件E0的第一极之间连通；

所述发光元件E0的第二极与第二电压端V2电连接。

在图2所示的像素电路的至少一实施例中，第一节点A与所述驱动电路10的控制端电连接，第二节点B与所述储能电路11的第二端电连接，第三节点C与所述驱动电路10的第一端电连接。

在本公开至少一实施例中，所述第一电压端V1可以为高电压端，所述第二电压端V2可以为低电压端，但不以此为限。

本公开如图2所示的像素电路的至少一实施例在工作时，在低频显示时，所述像素电路的显示周期包括先后设置的刷新帧和保持帧，所述刷新帧包括享有设置的初始化阶段、补偿阶段和第二发光阶段；所述保持帧包括先后设置的第一重置阶段、第二重置阶段、保持阶段和第一发光阶段；

在所述刷新帧，所述开关控制电路12在所述开关控制端PG2提供的开关控制信号的控制下，控制所述第一电压端V1与所述储能电路11的第二端之间连通；

在所述初始化阶段，所述第一初始化电路13在所述初始化控制端NR提供的初始化控制信号的控制下，将所述第一初始电压端I1提供的第一初始电压Vint1写入所述驱动电路10的控制端，以使得所述补偿阶段开始时，所述驱动电路10能够在其控制端的电位的控制下，控制所述驱动电路10的第一 端与所述驱动电路10的第二端之间连通；

在所述补偿阶段，数据写入电路在所述写入控制端PG1的提供的写入控制信号的控制下，将所述数据线D1提供的数据电压Vdata写入所述驱动电路10的第一端；所述补偿控制电路14在所述补偿控制端NG提供的补偿控制信号的控制下，控制所述驱动电路10的控制端与所述驱动电路10的第二端之间连通；

在所述补偿阶段开始时，所述驱动电路10在其控制端的电位的控制下，控制所述驱动电路10的第一端与所述驱动电路10的第二端之间连通，通过数据电压Vdata为所述储能电路11充电，以改变所述驱动电路10的控制端的电位，直至所述驱动电路10在其控制端的电位的控制下，控制所述驱动电路10的第一端与所述驱动电路10的第二端之间断开，此时，所述驱动电路10的控制端的电位为Vdata+Vth，其中，Vth为所述驱动电路10中的驱动晶体管的阈值电压；

在所述第二发光阶段，所述第一发光控制电路22在所述发光控制端E1提供的发光控制信号的控制下，控制所述第一电压端V1与所述驱动电路10的第一端之间连通，所述第二发光控制电路23在所述发光控制信号的控制下，控制所述驱动电路10的第二端与所述发光元件E0的第一极之间连通；驱动电路10驱动所述发光元件E0发光；在发光阶段，所述驱动电路10驱动所述发光元件E0的驱动的电流与Vth无关，能够补偿阈值电压偏移；

在所述保持帧中的第一重置阶段，所述开关控制电路12在所述开关控制端PG2提供的开关控制信号的控制下，控制所述第一电压端V1与所述储能电路11的第二端之间断开；所述第一初始化电路13在所述初始化控制端NR提供的初始化控制信号的控制下，将所述第一初始电压端I1提供的第一初始电压Vint1写入所述驱动电路10的控制端，由于第二节点B处于浮空状态，第一节点A接入第一初始电压Vint1，通过所述储能电路11中的存储电容的耦合作用，第二节点B的电位也随着第一节点A的电位的改变而改变，Vdata+Vth仍然存储于所述存储电容中；

在所述保持帧的第二重置阶段，所述开关控制电路12在所述开关控制端PG2提供的开关控制信号的控制下，控制所述第一电压端V1与所述储能电 路11的第二端之间断开；数据写入电路21在所述写入控制端PG1的提供的写入控制信号的控制下，控制所述数据线D1与所述驱动电路10的第一端之间断开，不进行数据电压写入；所述第一初始化电路13在所述初始化控制端NR提供的初始化控制信号的控制下，将所述第一初始电压端I1提供的第一初始电压Vint1写入所述驱动电路10的控制端，所述补偿控制电路14在所述补偿控制端NG提供的补偿控制信号的控制下，控制所述驱动电路10的控制端与所述驱动电路10的第二端之间连通；所述第三节点C处于浮空状态；

在所述第二重置阶段开始时，所述驱动电路10在其控制端的电位的控制下，控制所述驱动电路10的第一端与所述驱动电路10的第二端之间连通；通过驱动电路10、补偿控制电路14和第一初始化电路13向第一初始电压端I1放电，第三节点C的电位逐渐下降，直至所述驱动电路10在其控制端的电位的控制下，控制所述驱动电路10的第一端与所述驱动电路10的第二端之间断开，将所述驱动晶体管置于OFF-Bias状态，此时第一节点A的电位为Vint1，第三节点C的电位为Vint1-Vth，所述储能电路11依然保持Vdata+Vth；

在保持帧的保持阶段，所述补偿控制电路14在所述补偿控制端NG提供的补偿控制信号的控制下，控制所述驱动电路10的控制端与所述驱动电路10的第二端之间连通，此时所述驱动晶体管依然处于OFF-Bias状态，各节点的电位与第二重置阶段一致；

在保持帧的第一发光阶段，所述开关控制电路12在所述开关控制端PG2提供的开关控制信号的控制下，控制所述第一电压端V1与所述储能电路11的第二端之间连通；所述补偿控制电路14在所述补偿控制端NG提供的补偿控制信号的控制下，控制所述驱动电路10的控制端与所述驱动电路10的第二端之间段断开，所述第一发光控制电路22在所述发光控制端E1提供的发光控制信号的控制下，控制所述第一电压端V1与所述驱动电路10的第一端之间连通，所述第二发光控制电路23在所述发光控制信号的控制下，控制所述驱动电路10的第二端与所述发光元件E0的第一极之间连通；驱动电路10驱动所述发光元件E0发光；在发光阶段，所述驱动电路10驱动所述发光元件E0的驱动的电流与Vth无关，能够补偿阈值电压偏移。

本公开至少一实施例所述的像素电路在进行低频驱动时，在保持帧增加 重置时序，此时数据电压不进行刷新写入，通过在每一保持帧都对所述驱动晶体管的栅源电压进行复位重置，使得所述驱动晶体管处于OFF-Bias状态，通过在每一帧对所述驱动晶体管进行复位，来减少驱动晶体管内捕获的电荷累积，改善低频驱动画面切换时，第一帧亮度不足及短期残像的问题。

本公开至少一实施例所述的像素电路还包括第二初始化电路；

所述第二初始化电路分别与所述初始化控制端、第二初始电压端和所述发光元件的第一极电连接，用于在所述初始化控制信号的控制下，将所述第二初始电压端提供的第二初始电压写入所述发光元件的第一极，以控制所述发光元件不发光，确保所述发光元件的暗态亮度够暗，并清除所述发光元件的第一极残留的电荷。

如图3所示，在图2所示的像素电路的至少一实施例的基础上，本公开至少一实施例所述的像素电路还包括第二初始化电路31；

所述第二初始化电路31分别与所述初始化控制端NR、第二初始电压端I2和所述发光元件E0的第一极电连接，用于在所述初始化控制信号的控制下，将所述第二初始电压端I2提供的第二初始电压Vint2写入所述发光元件E0的第一极，以控制所述发光元件E0不发光，确保所述发光元件的暗态亮度够暗，并清除所述发光元件E0的第一极残留的电荷。

在本公开至少一实施例中，所述第一初始电压端I1和所述第二初始电压端I2可以为相同的初始电压端，所述初始电压端用于提供初始电压Vint，但不以此为限。

本公开如图3所示的像素电路的至少一实施例在工作时，在初始化阶段、第一重置阶段和第二重置阶段，所述第二初始化电路31在所述初始化控制信号的控制下，将所述第二初始电压端I2提供的第二初始电压Vint2写入所述发光元件E0的第一极，

可选的，所述第一初始化电路包括第一晶体管，所述补偿控制电路包括第二晶体管，所述开关控制电路包括第三晶体管；

所述第一晶体管的控制极与所述初始化控制端电连接，所述第一晶体管的第一极与所述第一初始电压端电连接，所述第一晶体管的第二极与所述驱动电路的控制端电连接；

所述第二晶体管的控制极与所述补偿控制端电连接，所述第二晶体管的第一极与所述驱动电路的控制端电连接，所述第二晶体管的第二极与所述驱动电路的第二端电连接；

所述第三晶体管的控制极与所述开关控制端电连接，所述第三晶体管的第一极与所述第一电压端电连接，所述第三晶体管的第二极与所述储能电路的第二端电连接。

可选的，所述储能电路包括存储电容，所述驱动电路包括驱动晶体管；

所述存储电容的第一端为所述储能电路的第一端，所述存储电容的第二端为所述储能电路的第二端；

所述驱动晶体管的控制极为所述驱动电路的控制端，所述驱动晶体管的第一极为所述驱动电路的第一端，所述驱动晶体管的第二极为所述驱动电路的第二端。

可选的，所述数据写入电路包括第四晶体管；

所述第四晶体管的控制极与所述写入控制端电连接，所述第四晶体管的第一极与所述数据线电连接，所述第四晶体管的第二极与所述驱动电路的第一端电连接。

可选的，所述第一发光控制电路包括第五晶体管，所述第二发光控制电路包括第六晶体管；

所述第五晶体管的控制极与所述发光控制端电连接，所述第五晶体管的第一极与所述第一电压端电连接，所述第五晶体管的第二极与所述驱动电路的第一端电连接；

所述第六晶体管的控制极与所述发光控制端电连接，所述第六晶体管的第一极与所述驱动电路的第二端电连接，所述第六晶体管的第二极与所述发光元件的第一极电连接。

可选的，所述第二初始化电路包括第七晶体管；

所述第七晶体管的控制极与所述初始化控制端电连接，所述第七晶体管的第一极与所述第二初始电压端电连接，所述第七晶体管的第二极与所述发光元件的第一极电连接。

在本公开至少一实施例中，所述发光元件为有机发光二极管，所述发光 元件的第一极为阳极，所述发光元件的第二极为阴极，但不以此为限。

如图4所示，在图3所示的像素电路的至少一实施例的基础上，所述第一初始化电路13包括第一晶体管M1，所述补偿控制电路14包括第二晶体管M2，所述开关控制电路12包括第三晶体管M3；所述驱动电路10包括驱动晶体管DTFT；所述储能电路11包括存储电容C1；所述发光元件为有机发光二极管O1；

所述第一晶体管M1的栅极与所述初始化控制端NR电连接，所述第一晶体管M1的源极与初始电压端I0电连接，所述第一晶体管M1的漏极与所述驱动晶体管DTFT的栅极电连接；所述初始电压端I0用于提供初始电压Vint；

所述第二晶体管M2的栅极与所述补偿控制端NG电连接，所述第二晶体管M2的源极与所述驱动晶体管DTFT的栅极电连接，所述第二晶体管M2的漏极与所述驱动晶体管M0的漏极电连接；

所述第三晶体管M3的栅极与所述开关控制端PG2电连接，所述第三晶体管M3的源极与高电压端电连接，所述第三晶体管M3的漏极与所述存储电容C1的第二端电连接；所述高电压端用于提供高电压ELVDD；

所述存储电容C1的第一端与所述驱动晶体管DTFT的栅极电连接；

所述数据写入电路21包括第四晶体管M4；

所述第四晶体管M4的栅极与所述写入控制端PG1电连接，所述第四晶体管M4的源极与所述数据线D1电连接，所述第四晶体管M4的漏极与所述驱动晶体管DTFT的源极电连接；

所述第一发光控制电路22包括第五晶体管M5，所述第二发光控制电路23包括第六晶体管M6；

所述第五晶体管M5的栅极与所述发光控制端E1电连接，所述第五晶体管M5的源极与所述高电压端电连接，所述第五晶体管M5的漏极与所述驱动晶体管DTFT的源极电连接；

所述第六晶体管M6的栅极与所述发光控制端E1电连接，所述第六晶体管M6的源极与所述驱动晶体管DTFT的漏极电连接，所述第六晶体管M6的漏极与所述有机发光二极管O1的阳极电连接；

所述第二初始化电路31包括第七晶体管M7；

所述第七晶体管M7的栅极与所述初始化控制端NR电连接，所述第七晶体管M7的源极与所述初始电压端I0电连接，所述第七晶体管M7的漏极与所述有机发光二极管O1的阳极电连接；

所述有机发光二极管O1的阴极与低电压端电连接；所述低电压端用于提供低电压ELVSS。

在图4所示的像素电路的至少一实施例中，所述第一初始电压端和所述第二初始电压端都为所述初始电压端I0，所述初始电压端I0用于提供初始电压Vint。

在图4所示的像素电路的至少一实施例为8T1C的LTPO像素电路，第一晶体管M1、第二晶体管M2和第七晶体管M7都为NMOS(N型金属-氧化物-半导体)晶体管，第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6都为PMOS(P型金属-氧化物-半导体)晶体管。

在图4所示的至少一实施例中，第一晶体管M1和第二晶体管M2为NMOS晶体管，以减小漏电流，利于保持驱动晶体管DTFT的栅极的电位。

在图4中，第一节点A与驱动晶体管DTFT的栅极电连接，第二节点B与C1的第二端电连接，第三节点C与驱动晶体管DTFT的源极电连接。

如图5所示，本公开如图4所示的像素电路的至少一实施例在工作时，刷新帧包括先后设置的初始化阶段S51、补偿阶段S52和第二发光阶段S53；

在初始化阶段S51，初始化控制端NR提供高电压信号，补偿控制端NG提供低电压信号，写入控制端PG1提供高电压信号，开关控制端PG2提供低电压信号，E1提供高电压信号，如图6A所示，第三晶体管M3打开，第一晶体管M1和第七晶体管M7打开，第二晶体管M2、第四晶体管M4、第五晶体管M5、第六晶体管M6和驱动晶体管DTFT关断，初始电压端I0提供初始电压Vint，第二节点B与高电压端之间连通，所述初始电压Vint写入第一节点A和有机发光二极管O1的阳极，对驱动晶体管DTFT的栅极的电位进行初始化，使得在所述补偿阶段S52开始时，驱动晶体管DTFT能够导通，并确保有机发光二极管O1的暗态亮度够暗；

在补偿阶段S52，初始化控制端NR提供低电压信号，补偿控制端NG提 供高电压信号，写入控制端PG1提供过低电压信号，开关控制端PG2提供低电压信号，E1提供高电压信号，如图6B所示，第二晶体管M2和第三晶体管M3导通，第一晶体管M1、第四晶体管M4、第五晶体管M5、第六晶体管M6和第七晶体管M7都关断，数据线D1提供数据电压Vdata；

在补偿阶段S52开始时，驱动晶体管DTFT导通，数据电压Vdata通过第四晶体管M4、驱动晶体管DTFT和第二晶体管M2为C1充电，以提升第一节点A的电位，直至驱动晶体管DTFT关断，此时第一节点A的电位为Vdata+Vth，电压存储于C1中，其中，Vth为驱动晶体管DTFT的阈值电压；

在第二发光阶段S53，初始化控制端NR提供低电压信号，补偿控制端NG提供低电压信号，写入控制端PG1提供高电压信号，开关控制端PG2提供低电压信号，E1提供低电压信号，如图6C所示，第三晶体管M3导通，第五晶体管M5、驱动晶体管DTFT和第六晶体管M6都导通，第三节点C的电位为ELVDD，驱动晶体管DTFT驱动有机发光二极管O1发光，驱动晶体管DTFT驱动有机发光二极管O1发光的驱动电流与(Vdata-ELVDD)2成正比，该驱动电流与Vth无关，补偿了驱动晶体管的阈值电压偏移的问题；

在第二发光阶段S53，所述第一节点A的电位为Vdata+Vth，所述第二节点B的电位和所述第三节点C的电位为ELVDD。

在图6A、图6B和图6C中，圆圈代表相应的晶体管导通，叉号代表相应的晶体管关断。

如图7所示，本公开如图4所示的像素电路的至少一实施例在工作时，刷新帧包括先后设置的第一重置阶段S71、第二重置阶段S72、保持阶段S73和第一发光阶段S74；

在第一重置阶段S71，初始化控制端NR提供高电压信号，补偿控制端NG提供低电压信号，写入控制端PG1提供高电压信号，开关控制端PG2提供高电压信号，E1提供高电压信号，如图8A所示，第三晶体管M3关断，第一晶体管M1和第七晶体管M7导通，初始电压端I0提供初始电压Vint，将Vint写入第一节点A和有机发光二极管O1的阳极，由于第二节点B处于浮空状态，通过C1的耦合作用，第二节点B的电位随着所述第一节点A的电位改变，由于第三晶体管M3关断，则Vdata+Vth依然存储于C1中；在所 述第一重置阶段S71，第一节点A的电位为Vint，第二节点B的电位为ELVDD+(Vint-(Vdata+Vth))，第三节点C的电位为ELVDD；

在第二重置阶段S72，初始化控制端NR提供高电压信号，补偿控制端NG提供高电压信号，写入控制端PG1提供高电压信号，开关控制端PG2提供高电压信号，E1提供高电压信号，如图8B所示，第一晶体管M1和第七晶体管M7导通，第二晶体管M2导通，第三晶体管M3、第五晶体管M5、第六晶体管M6和第四晶体管M4关断，第三节点C处于浮空状态；

在所述第二重置阶段S72开始时，驱动晶体管DTFT导通，通过驱动晶体管DTFT、第二晶体管M2和第一晶体管M1向初始电压端I0放电，以使得第三节点C的电位由ELVDD逐渐下降，直至驱动晶体管DTFT关断，此时第三节点C的电位为Vint-Vth，驱动晶体管DTFT处于OFF-Bias状态，此时第一节点A的电位持续为Vint，C1依然保持Vdata+Vth；

在保持阶段S73，初始化控制端NR提供低电压信号，补偿控制端NG提供高电压信号，写入控制端PG1和开关控制端PG2都提供高电压信号，E1提供高电压信号，如图8C所示，第二晶体管M2导通，第一晶体管M1、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6和第七晶体管M7都关断，驱动晶体管DTFT仍保持OFF-Bias状态，各节点的电压与第二重置阶段S72一致；

在所述第一发光阶段S74，初始化控制端NR提供低电压信号,补偿控制端NG提供低电压信号，写入控制端PG1和开关控制端PG2提供低电压信号，E1提供低电压信号，如图8D所示，第三晶体管M3、第五晶体管M5、第六晶体管M6和驱动晶体管DTFT导通，第一晶体管M1、第二晶体管M2、第四晶体管M4和第七晶体管M7都关断，驱动晶体管DTFT驱动有机发光二极管O1发光；

在第一发光阶段S74，第二节点B的电位重新为ELVDD，此时第一节点A处于浮空状态，通过C1的耦合作用，第一节点A的电位变为Vint+(ELVDD-(ELVDD+(Vint-(Vdata+Vth))))，也即第一节点A的电位为Vdata+Vth，流过有机发光二极管O1的电流正比于Vgs-Vth，也即，流过有机发光二极管O1的电流正比于(Vdata-ELVDD)2，流过有机发光二极管O1的电流与Vth 无关；其中，Vgs为驱动晶体管DTFT的栅源电压。

在图8A、图8B、图8C和图8D中，圆圈代表相应的晶体管导通，叉号代表相应的晶体管关断。

图9是图4所示的像素电路的至少一实施例的工作时序图。在图9中，标号为F1的为第一刷新帧，标号为F3的为第二刷新帧，标号为F21的为第一个第一保持帧，标号为F41的为第二个第一保持帧。当本公开如图4所示的像素电路的至少一实施例的刷新频率为60Hz时，一个显示周期可以包括刷新帧和59个保持帧，在第一个第一保持帧F21和第二刷新帧F3之间还设置有58个保持帧。

本公开实施例所述的驱动方法，应用于上述的像素电路，显示周期包括刷新帧和保持帧；所述保持帧包括先后设置的第一重置阶段、第二重置阶段和第一发光阶段；所述驱动方法包括：

在所述刷新帧和所述第一发光阶段，开关控制电路在开关控制信号的控制下，控制第一电压端与储能电路的第二端之间连通；

在所述第一重置阶段和所述第二重置阶段，所述开关控制电路在所述开关控制信号的控制下，控制所述第一电压端与所述储能电路的第二端之间断开，第一初始化电路在初始化控制信号的控制下，将第一初始电压端提供的第一初始电压写入驱动电路的控制端；

在所述第二重置阶段，补偿控制电路在补偿控制信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通。

在本公开实施例所述的驱动方法中，在低频显示时，在所述保持帧，在第一重置阶段和第二重置阶段，通过第一初始化电路在初始化控制信号的控制下，将第一初始电压写入驱动电路的控制端，以在每个保持帧的部分时间段，都对驱动电路10中的驱动晶体管的栅源电压进行复位重置，使得所述驱动晶体管处于OFF-Bias(截止偏置)状态，通过在每一帧对所述驱动晶体管进行复位，来减少驱动晶体管内捕获的电荷累积，改善低频驱动画面切换时第一帧亮度不足及短期残像的问题。

可选的，所述保持帧还包括设置于所述第二重置阶段和所述第一发光阶段之间的保持阶段；所述驱动方法还包括：

在所述保持阶段，所述补偿控制电路在补偿控制信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通。

在本公开至少一实施例中，所述刷新帧包括先后设置的初始化阶段和补偿阶段；所述驱动方法还包括：

在所述初始化阶段，所述第一初始化电路在所述初始化控制信号的控制下，将所述第一初始电压写入所述驱动电路的控制端，以对所述驱动电路的控制端的电位进行初始化；

在所述补偿阶段，所述补偿控制电路在所述补偿控制信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通。

可选的，所述像素电路还包括数据写入电路、第一发光控制电路和第二发光控制电路；所述刷新帧还包括设置于所述补偿阶段之后的第二发光阶段；所述驱动方法还包括：

在所述补偿阶段，所述数据写入电路分在写入控制端的提供的写入控制信号的控制下，将数据线提供的数据电压写入所述驱动电路的第一端，以进行数据电压写入；

在所述第一发光阶段和所述第二发光阶段，所述第一发光控制电路在发光控制端提供的发光控制信号的控制下，控制第一电压端与所述驱动电路的第一端之间连通，所述第二发光控制电路在所述发光控制信号的控制下，控制所述驱动电路的第二端与发光元件的第一极之间连通，驱动电路驱动发光元件发光。

在本公开至少一实施例中，所述像素电路还包括第二初始化电路；所述驱动方法还包括：

在所述初始化阶段、所述第一重置阶段和所述第二重置阶段，所述第二初始化电路在所述初始化控制信号的控制下，将第二初始电压端提供的第二初始电压写入所述发光元件的第一极，以控制所述发光元件不发光。

本公开实施例所述的显示装置包括上述的像素电路。

本公开实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述是本公开的优选实施方式，应当指出，对于本技术领域的普通 技术人员来说，在不脱离本公开所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本公开的保护范围。