一种校正失调电压的电压比较器

技术领域

本发明涉及电压比较技术领域，具体涉及一种校正失调电压的电压比较器。

背景技术

在开关电源控制领域，为了提高系统转换效率，通常采用同步整流控制技术来替代肖特基二极管进行整流，其中同步整流控制技术中通过控制同步整流功率管的通断来进行整流。

在同步整流过程中的同步整流功率管续流期间，需要时时检测同步整流功率管的漏源两端的电压降，以反映其中的电流变化，由于电流最终下降到0A，同时初级侧开关也将导通，为避免初级侧开关和次级侧开关同时打开而造成电压尖峰从而损坏器件，同步整流功率管必须要在电流下降到0A之前关断，因此检测同步整流功率管的漏极和源极之间的压降就显得尤为重要，一旦同步整流功率管关断，如果此时电流还没有下降到0A，那么必然将通过同步整流功率管的体二极管来进行续流，而体二极管的压降一般为0.6V，将造成很大的导通损耗，因此需要尽可能将同步整流功率管关断的阈值靠近0mV，一般设定关断点在-10mV到0mV之间。

目前大多通过比较器对同步整流功率管的漏极和源极之间的压降和基准电压进行比较来判断漏极和源极之间的压降是否达到阈值。但是由于比较器在设计生产过程中会由于输入对管的匹配性而产生失调电压，而失调电压也在0~10mV这一范围，这会引起所设计的关断阈值有很大的离散性，同时，由于关断阈值的范围太小，芯片想要通过烧写技术来提高其一致性也将带来极大的难度。因此需要一种可以从功能上降低输入失调电压的电压比较器。

发明内容

鉴于背景技术的不足，本发明是提供了一种校正失调电压的电压比较器，能降低电压比较器的输入失调电压。

为解决以上技术问题，第一方面，本发明提供了如下技术方案：一种校正失调电压的电压比较器，包括双输入双输出的第一放大单元、双输入双输出的第二放大单元、双输入双输出的第三放大单元和双输入单输出的第四放大单元；

所述第一放大单元的第一输入端与第一控制开关的输出端电连接，所述第一放大单元的第二输入端与第二控制开关的输出端电连接；

所述第一放大单元的至少一个输入端电连接有开关支路，所述开关支路用于输入比较电压，并基于输入的控制信号来控制所述比较电压是否输入到所述第一放大单元；

所述第一放大单元的两个输出端分别与第二放大单元的两个输出端和第三放大单元的两个输入端电连接；

所述第三放大单元的两个输出端分别通过第二开关支路与第二放大单元的两个输入端电连接，每个第二开关支路上除与第三放大单元电连接的节点中的至少一个节点电连接有储能单元；所述第三放大单元的两个输出端与第四放大单元的两个输入端电连接，所述第四放大单元的输出端用于输出电压比较结果。

在第一方面的某种实施方式中，所述第四放大单元的输出端电连接有施密特触发器。

在第一方面的某种实施方式中，所述第一控制开关的控制端、第二控制开关的控制端和两个第二开关支路同时输入置位信号SET，且在置位信号SET为高电平时导通，为低电平时关断；

所述开关支路在所述控制信号为高电平时导通，为低电平时关断；

所述置位信号SET与所述控制信号为频率相同的周期信号，所述置位信号SET的上升沿与所述控制信号的下降沿相同，所述置位信号SET的高电平占空比小于所述控制信号的低电平占空比。

在第一方面的某种实施方式中，所述第一控制开关和第二控制开关分别为NMOS管NM1和NMOS管NM8，NMOS管NM1的漏极与第一放大单元的第一输入端电连接，NMOS管NM8的漏极与第一放大单元的第二输入端电连接，NMOS管NM1的栅极和NMOS管NM8的栅极用于输入所述置位信号SET。

在第一方面的某种实施方式中，所述第二开关支路包括两个串联的NMOS管，前端NMOS管的漏极与第三放大单元的输出端电连接，后端NMOS管的源极与第二放大单元的输入端电连接，每个NMOS管的源极分别电连接有储能单元，两个NMOS管的栅极用于输入所述置位信号SET。

在第一方面的某种实施方式中，所述开关支路包括NMOS管NM2、NMOS管NM3和电阻R1，NMOS管NM2漏极与第一放大单元的输入端电连接，NMOS管NM2的栅极与NMOS管NM3的栅极电连接，用于输入所述控制信号，NMOS管NM2的源极与NMOS管NM3的漏极电连接，NMOS管NM3的源极与电阻R1一端电连接。

在第一方面的某种实施方式中，所述NMOS管NM3的漏极与NMOS管NM4的漏极电连接，所述NMOS管NM4的源极接地，所述NMOS管NM4的栅极用于输入复位信号RST，所述复位信号RST与所述控制信号为相反的两种信号。

在第一方面的某种实施方式中，所述第一放大单元包括PMOS管PM1、PMOS管PM2、电阻R2和电阻R3；所述PMOS管PM1的源极与PMOS管PM2的源极电连接，用于输入第一偏置电流，PMOS管PM1的栅极和PMOS管PM2的栅极为第一放大单元的两个输入端，PMOS管PM1的漏极和PMOS管PM2的漏极为第一放大单元的两个输出端，分别通过电阻R2和电阻R3接地；

所述第二放大单元包括PMOS管PM3和PMOS管PM4；所述PMOS管PM3的源极与PMOS管PM4的源极电连接，用于输入第二偏置电流，PMOS管PM3的栅极和PMOS管PM4的栅极为第二放大单元的两个输入端，PMOS管PM3的漏极和PMOS管PM4的漏极为第二放大单元的两个输出端，PMOS管PM3的漏极与PMOS管PM1的漏极电连接，PMOS管PM4的漏极与PMOS管PM2的漏极电连接；

所述第三放大单元包括PMOS管PM5、PMOS管PM6、电阻R5和电阻R6；所述PMOS管PM5的源极与PMOS管PM6的源极电连接，用于输入第三偏置电流，PMOS管PM5的栅极和PMOS管PM6的栅极为第三放大单元的两个输入端，PMOS管PM5的栅极与PMOS管PM4的漏极电连接，PMOS管PM6的栅极与PMOS管PM3的漏极电连接，PMOS管PM5的漏极和PMOS管PM6的漏极为第三放大单元的两个输出端，分别通过电阻R5和电阻R6接地，PMOS管PM5的漏极和PMOS管PM6的漏极与两个第二开关支路电连接；

所述第四放大单元包括PMOS管PM7、PMOS管PM8、NMOS管NM13、NMOS管NM14、NMOS管NM15和NMOS管NM16；所述PMOS管PM7的源极与PMOS管PM8的源极电连接，用于输入第四偏置电流，PMOS管PM7的栅极和PMOS管PM8的栅极为第四放大单元的两个输入端，PMOS管PM7的栅极与PMOS管PM5的漏极电连接，PMOS管PM8的栅极与PMOS管PM6的漏极电连接，PMOS管PM7的漏极分别与NMOS管NM13的漏极、NMOS管NM13的栅极和NMOS管NM14的栅极电连接，NMOS管NM13的源极和NMOS管NM14的源极均接地，PMOS管PM8的漏极分别与NMOS管NM14的漏极、NMOS管NM16的漏极和NMOS管NM15的栅极电连接，NMOS管NM15的源极和NMOS管NM16的源极均接地，NMOS管NM15的漏极为第四放大单元的输出端，用于输入第五偏置电流，所述NMOS管NM16的栅极用于输入复位信号RST。

在第一方面的某种实施方式中，本发明还包括电流镜，所述电流镜包括PMOS管PM9、PMOS管PM10、PMOS管PM11、PMOS管PM12、PMOS管PM13和PMOS管PM14；PMOS管PM9的源极分别与PMOS管PM10的源极、PMOS管PM11的源极、PMOS管PM12的源极、PMOS管PM13的源极和PMOS管PM14的源极电连接，用于接入电源；PMOS管PM9的栅极分别与PMOS管PM9的漏极、PMOS管PM10的栅极、PMOS管PM11的栅极、PMOS管PM12的栅极、PMOS管PM13的栅极和PMOS管PM14的栅极电连接，用于输入偏置电流IBP；PMOS管PM10的漏极与PMOS管PM1的源极电连接，向第一放大单元输入第一偏置电流，PMOS管PM11的漏极与PMOS管PM3的源极电连接，向第二放大单元输入第二偏置电流，PMOS管PM12的漏极与PMOS管PM5的源极电连接，向第三放大单元输入第三偏置电流，PMOS管PM13的漏极与PMOS管PM7的源极电连接，向第四放大单元输入第四偏置电流，PMOS管PM14的漏极与NMOS管NM15的漏极电连接，向NMOS管NM15的漏极输入第五偏置电流。

在第一方面的某种实施方式中，第一开关单元的两个输入端分别电连接有开关支路，一个开关支路用于输入比较电压，并基于输入的控制信号来控制所述比较电压是否输入到所述第一放大单元与所述一个开关支路电连接的输入端上；另一个开关支路基于输入的所述控制信号来控制是否将所述第一放大单元与所述另一个开关支路电连接的输入端的信号拉低。

本发明与现有技术相比所具有的有益效果是：本发明通过设置四级放大单元，以及让第一放大单元的两个输出端分别与第二放大单元的两个输出端和第三放大单元的两个输入端电连接，让第三放大单元的两个输出端分别通过第二开关支路与第二放大单元的两个输入端电连接，让每个第二开关支路上除与第三放大单元电连接的节点中的至少一个节点电连接储能单元，这样通过第二放大单元的虚短特性，可以对第一放大单元输入的参考电压和输入失调电压一同进行输出失调较零，从而实现了输入失调电压的消除，实现了电压比较点的一致性和提高同步整流的效率可靠性。

附图说明

图1为实施例中的本发明的结构示意图；

图2为实施例中的第一放大单元、第一控制开关、第二控制开关和开关支路的电路图；

图3为实施例中的第一放大单元、第一控制开关、第二控制开关和开关支路的另一种电路图；

图4为实施例中的第二放大单元和第二开关支路和储能单元的电路图；

图5为实施例中的第三放大单元、第四放大单元和施密特触发器的电路图；

图6为实施例中的控制信号、置位信号SET和复位信号RST的波形图；

图7为实施例中的电流镜的电路图。

具体实施方式

现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。

如图1所示，一种校正失调电压的电压比较器，包括双输入双输出的第一放大单元1、双输入双输出的第二放大单元2、双输入双输出的第三放大单元3和双输入单输出的第四放大单元4；

第一放大单元1的第一输入端与第一控制开关5的输出端电连接，第一放大单元1的第二输入端与第二控制开关6的输出端电连接；

第一放大单元1的第一输入端和第二输入端均连接有开关支路7，一个开关支路7用于输入比较电压，并基于输入的控制信号EN来控制比较电压是否输入到第一放大单元；另一个开关支路7基于输入的控制信号EN来控制是否将第一放大单元1与另一个开关支路7电连接的输入端的信号拉低；

第一放大单元1的两个输出端分别与第二放大单元2的两个输出端和第三放大单元3的两个输入端电连接；

第三放大单元3的两个输出端分别通过第二开关支路8与第二放大单元2的两个输入端电连接，每个第二开关支路8上除与第三放大单元3电连接的节点中的至少一个节点电连接有储能单元9；第三放大单元3的两个输出端与第四放大单元4的两个输入端电连接，第四放大单元4的输出端AOUT用于输出电压比较结果。

对于图1所示结构，通过在第一放大单元1的第一输入端和第二输入端分别设置开关支路7是为了实现电路的左右对称，能够实现阻抗匹配，使得在任何状态下第一放大单元1的第一输入端和第二输入端的输入阻抗相同，减少输入误差。在某种实施方式中，为了减少电路面积和减少电路元器件数量，可以只在第一放大单元1的第一输入端或者第二输入端接入开关支路7。

图1所示结构在实际使用时，通过让第一放大单元1的两个输出端分别与第二放大单元2的两个输出端和第三放大单元3的两个输入端电连接，让第三放大单元3的两个输出端分别通过第二开关支路8与第二放大单元2的两个输入端电连接，让每个第二开关支路8上除与第三放大单元电连接的节点中的至少一个节点电连接储能单元9，这样通过第二放大单元2的虚短特性，可以对第一放大单元1输入的参考电压和输入失调电压一同进行输出失调较零，从而实现了输入失调电压的消除，实现了电压比较点的一致性和提高同步整流的效率可靠性。

具体地，本实施例中，第一控制开关5的控制端、第二控制开关6的控制端和两个第二开关支路8同时输入置位信号SET，且在置位信号SET为高电平时导通，为低电平时关断；

开关支路7在控制信号EN为高电平时导通，为低电平时关断；

置位信号SET与控制信号EN为频率相同的周期信号，置位信号SET的上升沿与控制信号EN的下降沿相同，置位信号SET的高电平占空比小于控制信号EN的低电平占空比。

本实施例中，第一放大单元1、第一控制开关5、第二控制开关6和开关支路7的一种电路图如图2所示，其中：

第一控制开关5为NMOS管NM1，第二控制开关6为NMOS管NM8，NMOS管NM1的漏极与第一放大单元1的第一输入端电连接，NMOS管NM8的漏极与第一放大单元1的第二输入端电连接，NMOS管NM1的栅极和NMOS管NM8的栅极用于输入置位信号SET；

两个开关支路7的结构相同，不同的是两个开关支路7中的元器件的命名不同，以左侧的开关支路7为例，开关支路7包括NMOS管NM2、NMOS管NM3和电阻R1，NMOS管NM2漏极与第一放大单元1的第一输入端电连接，NMOS管NM2的栅极与NMOS管NM3的栅极电连接，用于输入控制信号EN，NMOS管NM2的源极与NMOS管NM3的漏极电连接，NMOS管NM3的源极与电阻R1一端电连接，电阻R1另一端接地；

另外NMOS管NM3的漏极与NMOS管NM4的漏极电连接，NMOS管NM4的源极接地，NMOS管NM4的栅极用于输入复位信号RST，复位信号RST与控制信号EN为相反的两种信号；具体地，本实施例中的置位信号SET、复位信号RST与控制信号EN的波形图如图6所示；在实际使用时，置位信号SET、复位信号RST与控制信号EN可以由外部的控制信号生成电路生成，从而可以不仅控制方便，还能减少电压比较器的面积；

第一放大单元1包括PMOS管PM1、PMOS管PM2、电阻R2和电阻R3；PMOS管PM1的源极与PMOS管PM2的源极电连接，用于输入第一偏置电流，PMOS管PM1的栅极和PMOS管PM2的栅极为第一放大单元1的两个输入端，PMOS管PM1的漏极和PMOS管PM2的漏极为第一放大单元1的两个输出端，分别通过电阻R2和电阻R3接地。

对于图2所示电路，当置位信号SET为高电平时，NMOS管NM1和NMOS管NM8导通，PMOS管PM1的栅极接入基准电压VREF，PMOS管PM2的栅极通过NMOS管NM8接地，参照图6所示波形，此时控制信号EN为低电平，NMOS管NM2、NMOS管NM3、NMOS管NM6和NMOS管NM7关断，比较电压VIN不能输入到PMOS管PM2的栅极，由于比较电压VIN周期输入到第一放大单元1，而NMOS管NM4和NMOS管NM5导通用于将比较电压VIN输入到第一放大单元1的中间信号清零。

对于图2所示电路，其用于对负比较电压进行比较，当需要对正比较电压进行比较时，第一放大单元1、第一控制开关5、第二控制开关6和开关支路7的电路图可以参照图3。

具体地，本实施例中，第二放大单元2、第二开关支路8和储能单元9的电路如图4所示，其中：

第二开关支路8包括两个串联的NMOS管，以左侧的第二开关支路8为例，两个NMOS管分别为NMOS管NM9和NMOS管NM10，前端NMOS管即NMOS管NM9的漏极与第三放大单元3的输出端电连接，后端NMOS管即NMOS管NM10的源极与第二放大单元2的输入端电连接，每个NMOS管的源极分别电连接有储能单元9，两个NMOS管的栅极用于输入置位信号SET。本实施例中，储能单元9为电容；

第二放大单元2包括PMOS管PM3和PMOS管PM4；PMOS管PM3的源极与PMOS管PM4的源极电连接，用于输入第二偏置电流，PMOS管PM3的栅极和PMOS管PM4的栅极为第二放大单元的两个输入端，PMOS管PM3的漏极和PMOS管PM4的漏极为第二放大单元的两个输出端，PMOS管PM3的漏极与PMOS管PM1的漏极电连接，PMOS管PM4的漏极与PMOS管PM2的漏极电连接；

对于图4所示电路，PMOS管PM3和PMOS管PM4为差分输入对；在实际使用时，当NMOS管NM8、NMOS管NM9、NMOS管NM10、NMOS管NM11和NMOS管NM12导通时，第三放大单元3的输出电压输入到电容C1、电容C2、电容和电容C4进行锁存，此时第二放大单元2的输入为第三放大单元3的输出。

本实施例中，第三放大单元3和第四放大单元4的电路如图5所示，其中：

第三放大单元3包括PMOS管PM5、PMOS管PM6、电阻R5和电阻R6；PMOS管PM5的源极与PMOS管PM6的源极电连接，用于输入第三偏置电流，PMOS管PM5的栅极和PMOS管PM6的栅极为第三放大单元3的两个输入端，PMOS管PM5的栅极与PMOS管PM4的漏极电连接，PMOS管PM6的栅极与PMOS管PM3的漏极电连接，PMOS管PM5的漏极和PMOS管PM6的漏极为第三放大单元3的两个输出端，分别通过电阻R5和电阻R6接地，PMOS管PM5的漏极和PMOS管PM6的漏极与两个第二开关支路8电连接；

第四放大单元4包括PMOS管PM7、PMOS管PM8、NMOS管NM13、NMOS管NM14、NMOS管NM15和NMOS管NM16；PMOS管PM7的源极与PMOS管PM8的源极电连接，用于输入第四偏置电流，PMOS管PM7的栅极和PMOS管PM8的栅极为第四放大单元的两个输入端，PMOS管PM7的栅极与PMOS管PM5的漏极电连接，PMOS管PM8的栅极与PMOS管PM6的漏极电连接，PMOS管PM7的漏极分别与NMOS管NM13的漏极、NMOS管NM13的栅极和NMOS管NM14的栅极电连接，NMOS管NM13的源极和NMOS管NM14的源极均接地，PMOS管PM8的漏极分别与NMOS管NM14的漏极、NMOS管NM16的漏极和NMOS管NM15的栅极电连接，NMOS管NM15的源极和NMOS管NM16的源极均接地，NMOS管NM15的漏极为第四放大单元4的输出端，用于输入第五偏置电流，NMOS管NM16的栅极用于输入复位信号RST；

另外图4中的第四放大单元4的输出端还电连接有施密特触发器SMIT；在实际使用时，通过施密特触发器SMIT可以防止第四放大单元4的输出翻转时出现震荡，可以加快本发明输出的翻转。

对于图5所示电路，PMOS管PM5和PMOS管PM6为差分输入对，电阻R5和电阻R6为差分对的电阻负载，提供电压增益；

另外第四放大单元4为两级放大单元，PMOS管PM7和PMOS管PM8为第一级放大单元的差分输入对，NMOS管NM15为第二级的共源放大电路，NMOS管NM16为复位下拉管，当复位信号RST为高电平时，NMOS管NM16打开，将NMOS管NM15的栅极下拉到地，使第四放大单元4的输出置高。

另外，本实施例中，本发明还还包括如图7所示的电流镜，电流镜包括PMOS管PM9、PMOS管PM10、PMOS管PM11、PMOS管PM12、PMOS管PM13和PMOS管PM14；PMOS管PM9的源极分别与PMOS管PM10的源极、PMOS管PM11的源极、PMOS管PM12的源极、PMOS管PM13的源极和PMOS管PM14的源极电连接，用于接入电源VDD；PMOS管PM9的栅极分别与PMOS管PM9的漏极、PMOS管PM10的栅极、PMOS管PM11的栅极、PMOS管PM12的栅极、PMOS管PM13的栅极和PMOS管PM14的栅极电连接，用于输入偏置电流IBP；PMOS管PM10的漏极与PMOS管PM1的源极电连接，向第一放大单元输入第一偏置电流，PMOS管PM11的漏极与PMOS管PM3的源极电连接，向第二放大单元输入第二偏置电流，PMOS管PM12的漏极与PMOS管PM5的源极电连接，向第三放大单元输入第三偏置电流，PMOS管PM13的漏极与PMOS管PM7的源极电连接，向第四放大单元输入第四偏置电流，PMOS管PM14的漏极与NMOS管NM15的漏极电连接，向NMOS管NM15的漏极输入第五偏置电流。

结合图2、图4、图5、图6和图7，本发明电路的工作原理如下：

在t0时刻，第一放大单元1的PMOS管PM2的栅极接0V，PMOS管PM2的栅极接基准电压VREF，此时，由PMOS管PM1和PMOS管PM2组成的输入差分对的输入电压包含基准电压VREF以及输入失调电压Vos，此时第一放大单元1的输入差模电压为Vos-VREF；

另外第三放大单元3的输出接到第二放大单元2的输入并返回到第三放大单元3的输入，同时也是第一放大单元1的输出。根据运放的虚短特性，第二放大单元2的输出会与第三放大单元3的输入相等，也就是第一放大单元1的输出电压相等，而第一放大单元1此时则被配置为在输入电压为Vos-VREF的情况下输出相等的状态；这时可以认为第一放大单元1的差分输入为Vos-VREF时其差分输出是没有输出失调的；

在t2时刻，第一放大单元1的PMOS管PM2的栅极接比较电压VIN，PMOS管PM1的栅极接0V，同时两个第二开关支路断开，电容C2和电容C3上存储的电压为之前t0状态时第三放大单元3的输出，这样第二放大单元2便可以在正常比较阶段将第一放大单元1的输出配置为输入差分电压为Vos-VREF时没有输出失调，这时，第一放大单元1的真正比较点变为VIN+Vos=Vos-VREF，可以看出左右两边的失调电压Vos被抵消，比较电压VIN的值为-VREF，如果VREF的值为5mV，那么整个比较器输出翻转的输入电压就是-5mV，此时，便完成了一次比较，同时消除了第一放大单元1的输入失调的影响，使得比较器的一致性大大提高。

上述依据本发明为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。