一种高耐压防反灌电路

技术领域

本申请涉及模拟集成电路领域，具体涉及一种高耐压防反灌控制电路，主要用于锂电池充电管理芯片。

背景技术

线性锂电池充电管理芯片(Charger)被广泛应用于各种便携式电子产品中，锂电池Charger都需防止BAT电压反灌到输入端VIN。主流线性锂电池Charger的内部功率管都是PMOS晶体管，因PMOS晶体管的源极S及漏极D跟衬底B间存在寄生二极管(见图1所示的Diode1、Diode2)，所以PMOS晶体管的衬底B不能固定接在其源极S上，需要控制电路根据其源极S跟漏极D的电位高低来选择，将衬底B的电位始终接到PMOS晶体管源漏两极中的最高电位上(倒衬底电路如图1所示)。

随着type C充电接口的普及，锂电池充电器的VIN端耐压都需要20V以上，对于高压应用，图1所示的倒衬底控制电路不好设计，传统的解决办法是将两个P型LDMOS晶体管串联(如图2所示)，上管的漏极D作为输入端IN，下管的漏极D作为输出端OUT，两个P型LDMOS晶体管的源极S连接，两者的栅极Gate也连接，这样上下两个P型LDMOS的寄生二极管是背靠背的，不存在反灌问题。

上述将两个P型LDMOS晶体管串联解决防反灌问题的缺点是内阻增大了一倍，如果要将两个串联P型LDMOS晶体管的内阻降到跟单个P型LDMOS晶体管内阻一样，其版图面积将是单个P型LDMOS晶体管版图面积的四倍。为降低高耐压防反灌功率管的内阻跟成本，申请人于2021年3月15日提交了《一种高耐压防反灌保护电路》的实用新型专利申请(授权公告号CN215120126U)，该实用新型专利的方案可以将防反灌功率管的版图面积减小50％左右。

目前高耐压线性锂电池充电管理芯片成本主要集中在防反灌功率管上，如何进一步降低高压防反灌PMOS晶体管的内阻跟成本，成为问题的关键。

发明内容

为进一步降低高耐压防反灌电路的版图面积跟成本，本申请提供了一种高耐压防反灌电路。

为实现上述目的，本申请的技术方案为：

一种高耐压防反灌电路，包括：高压P型LDMOS管P0、P1和P2，比较器COMP，BULK toVIN控制电路，BULK to BAT控制电路；

高压P型LDMOS管P0的源极接芯片供电端VIN，其漏极接电池端BAT，其衬底电位BULK跟高压P型LDMOS管P1和P2的源极短接，P1管和P2管的衬底电位也短接连接至BULK；

P1管的漏极连接至VIN，P1管的栅极连接至BULK to VIN控制电路的输出端；

P2管的漏极连接至BAT，P2管的栅极连接至BULK to VIN控制电路的输出端；

BULK to VIN控制电路由BULK电位供电，其输入端连接至比较器COMP的输出端，其输出端连接至P1管的栅极；

BULK to BAT控制电路由BAT跟BULK两路供电，其输入端连接至比较器COMP的输出端，其输出端连接至P2管的栅极；

比较器COMP由芯片内部产生的5V电压源VCC供电，其同相端连接至VIN，反向端连接至BAT，其输出端分别连接至BULK to VIN控制电路和BULK to BAT控制电路的输入端。

上述BULK to VIN控制电路包括齐纳二极管D1，电阻R1和R2，高压N型LDMOS管N1；齐纳二极管D1的正极与电阻R1的下端和电阻R2的上端短接作为BULK to VIN控制电路的输出端连接至P1管的栅极，齐纳二极管D1的负极与电阻R1的上端短接作为BULK to VIN控制电路的供电端连接至BULK，电阻R2的下端连接至N1管的漏极，N1管的衬底跟源极短接接地，N1管的栅极作为BULK to VIN控制电路的输入端连接至比较器COMP的输出端。

上述BULK to BAT控制电路包括齐纳二极管D2，电阻R3、R4、R5和R6，高压P型LDMOS管P3，高压N型LDMOS管N2和N3，低压PMOS管P4，低压NMOS管N4，反相器INV；P3管的衬底跟源极短接连接至BULK，P3管的漏极连接至P2管的栅极，齐纳二极管D2的正极与电阻R3的下端和电阻R4的上端短接连接至P3管的栅极，齐纳二极管D2的负极和电阻R3的上端短接连接至BULK，电阻R4的下端连接至N2管的漏极，N2管的衬底和源极短接接地，N2管的栅极连接至比较器COMP的输出端；N3管的栅极经电阻R6连接至BAT，N3管的漏极连接至P2管的栅极，N3管的衬底和源极短接连接至反相器INV的输出端，INV由BAT供电；低压PMOS管P4的衬底和源极短接连接至BAT，P4管的漏极连接电阻R5的上端，R5的下端跟低压NMOS管N4的漏极短接连接至反相器INV的输入端，N4管的衬底和源极短接接地，N4管的栅极和P4管的栅极短接连接至比较器COMP的输出端。

上述BULK to VIN控制电路中的齐纳二极管D1起限压钳位作用，电阻R2起限流作用，电阻R1起拉高P1管栅电位的作用，N1管是高压晶体管。

上述BULK to BAT控制电路中的齐纳二极管D2起限压钳位作用，电阻R4起限流作用，电阻R3起拉高P3管栅电位作用。

上述BULK to BAT控制电路中的电阻R5起限流作用，反相器INV由BAT供电，P4管的源极由BAT供电。

本申请的工作原理是：比较器COMP比较VIN与BAT电压的高低，输出相应信号至BULK to VIN控制电路和BULK to BAT控制电路，BULK to VIN控制电路控制P1管的导通和关断，BULK to BAT控制电路控制P2管的导通和关断。当VIN电压高于BAT电压时，BULK toVIN控制电路使P1管导通，将功率管P0的衬底电位BULK接至VIN，Bulk to BAT控制电路使P2管处于关断状态；当VIN电压低于BAT电压时，BULK to BAT控制电路使P2管导通，将功率管P0的衬底电位接至BAT，BULK to VIN控制电路使P1管处于关断状态，此时BAT电位比VIN高，充电管理芯片内部的控制电路会将功率管P0的栅电位接至BAT，这样P0管的栅跟衬底电位均连接BAT处于关断状态，不会出现从BAT反灌电流至VIN的问题。

与现有技术相比，本申请的有益效果在于：

本申请解决了锂电池充电管理芯片在高压应用下的防反灌问题，相比传统的功率管用两个背靠背的高压PMOS串联防反灌，在同样的耐压及同样的导通内阻下本申请所需的功率管版图面积仅为传统防反灌方案的两个背靠背PMOS面积的1/4(原因是两个同样耐压同样导通内阻的PMOS背靠背串联后版图面积翻倍，其总导通内阻也翻倍，欲使背靠背串联的两个PMOS总导通内阻跟单个PMOS的导通内阻相同，则串联的两个PMOS中的每个PMOS的版图面积都需要翻倍，这样两个串联的PMOS的总版图面积将是单个PMOS版图面积的4倍)；而且，在维持同样导通内阻的情况下，本申请的功率管版图面积仅为CN215120126U实用新型专利方案的50％左右，可以显著降低高压充电管理芯片的成本。

附图说明

图1是现有低压防反灌保护电路倒衬底控制电路图；

图2是传统的两个高压P型LDMOS晶体管串联形成的防反灌保护电路示意图；

图3是本申请所述的高耐压防反灌电路原理框图；

图4是本申请所述的高压防反灌电路的具体实施电路图。

具体实施方式

以下将结合附图，对本申请的技术方案进行详细说明。

如图3所示，本申请所述高耐压防反灌电路包括高压P型LDMOS管P0、P1和P2，比较器COMP，BULK to VIN控制电路和BULK to BAT控制电路。

高压P型LDMOS管P0作为充电管理芯片的功率管，其源极接芯片供电端VIN，其漏极接电池端BAT，其衬底电位BULK跟高压P型LDMOS管P1和P2的源极短接，P1管和P2管的衬底电位也短接连接至BULK。

P1管的漏极连接至VIN，P1管的栅极连接至BULK to VIN控制电路的输出端。

P2管的漏极连接至BAT，P2管的栅极连接至BULK to VIN控制电路的输出端。

BULK to VIN控制电路由BULK电位供电，其输入端连接至比较器COMP的输出端，其输出端连接至P1管的栅极。

BULK to BAT控制电路由BAT跟BULK两路供电，其输入端连接至比较器COMP的输出端，其输出端连接至P2管的栅极。

比较器COMP由芯片内部产生的5V电压源VCC供电，其同相端连接至VIN，反向端连接至BAT，其输出端分别连接至BULK to VIN控制电路和BULK to BAT控制电路的输入端。

参见图4，所述BULK to VIN控制电路包括齐纳二极管D1，电阻R1和R2，高压N型LDMOS管N1；齐纳二极管D1的正极与电阻R1的下端和电阻R2的上端短接作为BULK to VIN控制电路的输出端连接至P1管的栅极，齐纳二极管D1的负极与电阻R1的上端短接作为BULKto VIN控制电路的供电端连接至BULK，电阻R2的下端连接至N1管的漏极，N1管的衬底跟源极短接接地，N1管的栅极作为BULK to VIN控制电路的输入端连接至比较器COMP的输出端。

在上述BULK to VIN控制电路中，齐纳二极管D1起限压钳位作用，电阻R2起限流作用，电阻R1起拉高P1管栅电位的作用，N1管是高压晶体管。

所述BULK to BAT控制电路包括齐纳二极管D2，电阻R3、R4、R5和R6，高压P型LDMOS管P3，高压N型LDMOS管N2和N3，低压PMOS管P4，低压NMOS管N4，反相器INV；P3管的衬底跟源极短接连接至BULK，P3管的漏极连接至P2管的栅极，齐纳二极管D2的正极与电阻R3的下端和电阻R4的上端短接连接至P3管的栅极，齐纳二极管D2的负极和电阻R3的上端短接连接至BULK，电阻R4的下端连接至N2管的漏极，N2管的衬底和源极短接接地，N2管的栅极连接至比较器COMP的输出端；N3管的栅极经电阻R6连接至BAT，N3管的漏极连接至P2管的栅极，N3管的衬底和源极短接连接至反相器INV的输出端，INV由BAT供电；低压PMOS管P4的衬底和源极短接连接至BAT，P4管的漏极连接电阻R5的上端，R5的下端跟低压NMOS管N4的漏极短接连接至反相器INV的输入端，N4管的衬底和源极短接接地，N4管的栅极和P4管的栅极短接连接至比较器COMP的输出端。

在上述BULK to BAT控制电路中，齐纳二极管D2起限压钳位作用，电阻R4起限流作用，电阻R3起拉高P3管栅电位作用，电阻R5起限流作用，反相器INV由BAT供电，P4管的源极由BAT供电。

本申请的工作过程是：

锂电池充电管理芯片上电后VIN电压高于BAT电压，处于正常充电状态，需要将功率管P0的衬底电位BULK接到VIN上，此时比较器COMP输出高电平(高电平电压同VCC)，N2管导通，电阻R4其限流作用，P3管的栅电位被拉低(P3管栅电位被齐纳二极管D2钳位在比BULK电位低5V左右)，P3管导通将P2管栅电位拉高至BULK电位使P2管处于关断状态；COMP输出的高电平使N1管导通，电阻R2起限流作用，P1管栅电位被拉低(P1管栅电位被齐纳二极管D1钳位在比BULK电位低5V左右)，P1管导通将功率管P0的衬底电位BULK接到VIN上；同时COMP输出的高电平使N4管导通输出低电平至INV的输入端，则INV输出高电平，由于INV由BAT供电，INV输出的高电平为BAT电压，N3管的栅经过电阻R6连接到BAT端，此时N3管的源极电位也是BAT电压处于关断状态。当锂电池充电管理芯片掉电后VIN电压低于BAT电压，比较器COMP输出低电平，N1管和N2管处于关断状态，P1管的栅经电阻R1拉高至BULK电位，P1管此时处于关断状态；P3管的栅经电阻R3拉高至BULK电位，P3管此时也处于关断状态；COMP输出的低电平使P4管导通且N4管关断，此时INV的输入端经R5和P4连接到BAT，INV输出低电位地，此时N3管导通，P2管的栅电位经N3管连接到INV的输出电位地，P2管处于导通状态将功率管P0的衬底电位BULK连接至BAT，此时BAT电位比VIN高，充电管理芯片内部的控制电路会将功率管P0的栅电位接至BAT，这样P0管的栅跟衬底电位均连接BAT处于关断状态，不会出现从BAT反灌电流至VIN的问题。

实施例仅为说明本申请的技术思想，不能以此限定本申请的保护范围，凡是按照本申请提出的技术思想，在技术方案基础上所做的任何改动，均落入本申请保护范围之内。