提高逐次逼近型模数转换器参考电压稳定性的电路

技术领域

本发明涉及模拟集成电路技术等领域，具体的说，是提高逐次逼近型模数转换器参考电压稳定性的电路。

背景技术

SAR_ADC（逐次逼近型模数转换器）是ADC（模数转换器）的一种常见架构。而采用电容阵列的电荷重分布型SAR_ADC由于良好的电容匹配和较低的静态功耗而成为目前SAR_ADC的主流结构。通常，N位SAR_ADC包含一个N位的二进制电容阵列，即1C、2C、4C、…、2N-1C，其中C为单位电容，2N-1C对应于MSB（最高位），1C对应于LSB（最低位）。

在电力线检测、继电器保护、多相电机控制以及一些数据采集系统的应用中，ADC的输入通常是高压信号，例如0~10V。为了对高压信号进行采样和量化，ADC前端可以采用电阻串分压的结构，将高压信号变为0~V

后一种设计方案无需让输入信号驱动阻性负载，模拟前端无静态功耗，并且通过改变采样电容的大小可以方便地调节输入信号的范围，因此在高压SAR_DAC的设计中更具有优势。

采样电容可以与量化电容合并，以减小电路的面积。由于采样电容需要参与采样和量化，因此其下极板需要有三个开关分别接高压输入信号（V

为了避免以上问题，采样电容可以与量化电容相独立，只在采样时接高压输入信号，采样结束后保持接参考地。而所有量化电容的下极板则只需要接参考电压和参考地，无需高压开关，从而简化开关控制和驱动电路，提高ADC的转换速度。

为了提高SAR_ADC的线性度，避免输出频谱上出现谐波，参考电压必须要足够稳定，不能随着输入信号的变化而变化。而对于上述SAR_ADC而言，在每个量化周期内，DAC电容从参考电压上抽取的电荷量都与输入信号相关。如果参考电压源被抽取的电荷量少，则参考电压趋向于增大；反之，参考电压则趋向于减小。尽管参考电压产生电路通常都有负反馈系统来将参考电压稳定在设计目标值上，但上述因素所造成的参考电压的波动通常很小，仅毫伏甚至微伏量级，负反馈电路通常无法将这样微弱的变化及时消除。对于14位或者16位的高精度SAR_DAC而言，最低位对应的电压值通常就仅有几百甚至几十微伏，因此上述参考电压的波动已经足以造成ADC性能的下降。

发明内容

本发明的目的在于提供提高逐次逼近型模数转换器参考电压稳定性的电路，解决现有ASR_ADC参考电压稳定性差的不足之处，根据DAC从参考电压产生电路所生成的参考电压抽取电荷的大小，利用参考电压补偿电路从参考电压产生电路所生成的参考电压中进行额外的电荷抽取进行调节，进而使得整个电路结构从参考电压中抽取的电荷基本维持恒定，从而达到提高参考电压稳定性的目的。

本发明通过下述技术方案实现：提高逐次逼近型模数转换器参考电压稳定性的电路，包括P端DAC、N端DAC、比较器、SAR逻辑电路及参考电压产生电路，还包括参考电压补偿电路，所述参考电压补偿电路设置编码电路、补偿电容控制电路及补偿电容阵列，所述编码电路接入SAR逻辑电路的输出信号，编码电路输出的编码信号作为补偿电容控制电路的输入信号，补偿电容控制电路的输出信号作为补偿电容阵列的电容切换控制信号，参考电压产生电路与补偿电容阵列相连接。

进一步的为更好地实现本发明，特别采用下述设置方式：所述SAR逻辑电路的输出信号内ADC输出码字的高M位作为编码电路的输入信号；

所述编码电路输出的编码信号为2

所述补偿电容控制电路输出信号为2

所述补偿电容阵列设置有2

进一步的为更好地实现本发明，特别采用下述设置方式：所述补偿电容控制电路包括或门阵列和SR锁存器阵列，或门阵列的同一输入端接入编码电路输出的编码信号，或门阵列的输出信号作为SR锁存器阵列的S端输入信号，SR锁存器阵列的输出信号作为补偿电容阵列的电容切换控制信号。

进一步的为更好地实现本发明，特别采用下述设置方式：所述编码电路的输入和输出皆为二进制编码。

进一步的为更好地实现本发明，特别采用下述设置方式：所述P端DAC的输出端和N端DAC的输出端分别连接比较器的两个输入端，比较器的输出连接SAR逻辑电路，SAR逻辑电路控制连接P端DAC及N端DAC。

进一步的为更好地实现本发明，特别采用下述设置方式：在所述P端DAC（102）上对模拟输入信号进行采样，在N端DAC（104）上对信号地进行采样。

进一步的为更好地实现本发明，特别采用下述设置方式：所述P端DAC、N端DAC都采用相同的DAC电路结构，且所述DAC电路结构包括量化电容阵列、采样电容阵列及开关S

进一步的为更好地实现本发明，特别采用下述设置方式：所述P端DAC用于对高压输入信号进行采样、保持和量化，N端DAC对信号地进行采样和保持，并在量化过程中按照固定的电容切换方式进行动作，以提供量化过程中P端DAC的共模电压。比较器用于对P端DAC和N端DAC所形成的差分电压进行比较，并输出逻辑电平。SAR逻辑电路根据比较器的输出，控制P端DAC和N端DAC内连接到各电容阵列上的开关的切换。参考电压产生电路为SAR_ADC提供参考电压V

本发明与现有技术相比，具有以下优点及有益效果：

（1）本发明解决现有ASR_ADC参考电压稳定性差的不足之处，根据DAC从参考电压产生电路所生成的参考电压抽取电荷的大小，利用参考电压补偿电路从参考电压产生电路所生成的参考电压中进行额外的电荷抽取进行调节，进而使得整个电路结构从参考电压中抽取的电荷基本维持恒定，从而达到提高参考电压稳定性的目的。

（2）本发明利用参考电压补偿电路从参考电压V

附图说明

图1为本发明的架构图。

图2为本发明所述P端或N端DAC结构图。

图3为本发明所述参考电压补偿电路原理框图。

图4为一种具体的参考电压补偿电路图（补偿电容阵列设置有15位电容）。

图5为输入信号为0~10V时P端DAC各电容在采样、保持和量化阶段的状态（0表示对应电容下极板接参考电压地REFGND，1表示对应电容下极板接参考电压V

图6为输入信号为0~10V时N端DAC各电容在采样、保持和量化阶段的状态（0表示对应电容下极板接参考电压地REFGND，1表示对应电容下极板接参考电压V

图7为输入信号为0~5V时P端DAC各电容在采样、保持和量化阶段的状态（0表示对应电容下极板接参考电压地REFGND，1表示对应电容下极板接参考电压V

图8为输入信号为0~5V时N端DAC各电容在采样、保持和量化阶段的状态（0表示对应电容下极板接参考电压地REFGND，1表示对应电容下极板接参考电压V

图9为保持参考电压稳定的方法流程图。

其中，102-P端DAC、104-N端DAC、106-比较器、108-SAR逻辑电路、110-参考电压产生电路、112-参考电压补偿电路、202-量化电容阵列、204-采样电容阵列、302-编码电路、304补偿电容控制电路、306-补偿电容阵列、404-或门阵列、406-SR锁存器阵列。

具体实施方式

下面结合实施例对本发明作进一步地详细说明，但本发明的实施方式不限于此。

为使本发明实施方式的目的、技术方案和优点更加清楚，下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。因此，以下对在附图中提供的本发明的实施方式的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横 向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、 “竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也 可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

实施例1：

本发明设计出提高逐次逼近型模数转换器参考电压稳定性的电路，如图1~图3所示，特别采用下述设置方式：包括P端DAC102、N端DAC104、比较器106、SAR逻辑电路108及参考电压产生电路110，还包括参考电压补偿电路112，所述参考电压补偿电路112设置编码电路302、补偿电容控制电路304及补偿电容阵列306，所述编码电路302接入SAR逻辑电路108的输出信号，编码电路302输出的编码信号作为补偿电容控制电路304的输入信号，补偿电容控制电路304的输出信号作为补偿电容阵列306的电容切换控制信号，参考电压产生电路110与补偿电容阵列306相连接。

作为优选的设置方案，如图1所示，SAR逻辑电路的输出信号包括：一组DAC电容的控制信号，一组含有ADC输出码字（Dout<

实施例2：

本实施例是在上述实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，如图1~图3所示，进一步的为更好地实现本发明，特别采用下述设置方式：所述SAR逻辑电路108的输出信号内ADC输出码字的高M位作为编码电路302的输入信号，即参考电压补偿电路112采用SAR_ADC的数字输出（含有ADC输出码字（Dout<

所述编码电路302输出的编码信号为2

所述补偿电容控制电路304输出信号为2

所述补偿电容阵列306设置有2

实施例3：

本实施例是在上述任一实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，如图1~图3所示，进一步的为更好地实现本发明，特别采用下述设置方式：所述补偿电容控制电路304包括或门阵列404和SR锁存器阵列406，或门阵列404的同一输入端接入编码电路302输出的编码信号，或门阵列404的输出信号作为SR锁存器阵列406的S端输入信号，SR锁存器阵列406的输出信号作为补偿电容阵列306的电容切换控制信号；所述编码电路302的输入和输出皆为二进制编码。

作为优选的设置方案，如图4所示的一种具体的参考电压补偿电路，包括编码电路（采用4位二进制码转温度计编码电路）302、或门阵列（15个或门构成）404和SR锁存器阵列（15个SR锁存器构成）406构成的补偿电容控制电路304以及补偿电容阵列（包括15位电容）306。SAR_ADC数字输出的高4位接二进制码转温度计编码电路（编码电路302），其15位输出分别接15个或门的一个输入端，15个或门的另一个输入端接信号hold_pls。或门阵列的15位输出接15个SR锁存器的S端（置位端），15个SR锁存器的R端（复位端）接信号conv。SR锁存器阵列406的15位输出分别控制补偿电容阵列306中的15位电容，各个电容的上极板都接地，下极板接两个开关，分别连接到参考电压V

应当注意的是，二进制码转温度计编码电路（编码电路302）的输入输出位数、或门阵列404和SR锁存器阵列406的个数，以及补偿电容阵列的补偿电容个数均可根据实际设计需要作出调整，但并不影响本发明的核心原理。

实施例4：

本实施例是在上述任一实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，如图1~图3所示，进一步的为更好地实现本发明，特别采用下述设置方式：所述P端DAC102的输出端和N端DAC104的输出端分别连接比较器106的两个输入端，比较器106的输出连接SAR逻辑电路108，SAR逻辑电路108控制连接P端DAC102及N端DAC104；在所述P端DAC102上对模拟输入信号进行采样，在N端DAC104上对信号地进行采样。

本发明的SAR_ADC属于伪差分输入类型，输入信号V

实施例5：

本实施例是在上述任一实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，如图1~图3所示，进一步的为更好地实现本发明，特别采用下述设置方式：所述P端DAC102、N端DAC104都采用相同的DAC电路结构，且所述DAC电路结构包括量化电容阵列202、采样电容阵列204及开关S

本发明的P端DAC102、N端DAC104都采用相同的DAC电路结构，如图2所示，此处以一个二进制

应当注意的是，量化电容阵列202的结构和位数，以及采样电容阵列204的电容个数和大小均可根据实际设计需要作出调整，但并不影响本发明的核心原理。

实施例6：

本实施例是在上述任一实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，如图1~图3所示，进一步的为更好地实现本发明，特别采用下述设置方式：所述P端DAC102用于对高压输入信号（V

实施例7：

本实施例是在上述任一实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，在该实施例中，以输入的电压范围为0~10V为例，当输入信号V

根据电荷守恒，可以得出P端DAC102和N端DAC104在保持时的电容上极板电压分别为：

在设计中，可以使V

上述过程持续进行

当输入信号V

根据电荷守恒，可以得出P端DAC102和N端DAC104在保持时的电容上极板电压分别为：

在设计中，同样使V

DAC电路结构（P端DAC102和N端DAC104）从参考电压V

以输入范围为0~10V时为例，保持时DAC（P端DAC102和N端DAC104）从V

其中，C

由此可见，输入信号越小，DAC（P端DAC102和N端DAC104）从V

本发明针对电荷的补偿方案是：在输入信号较小时，通过增加补偿电容从V

输入信号的大小则由SAR_ADC的转换结果来确定。在图3所示的参考电压补偿电路原理框图中，二进制码转温度计编码电路将SAR_ADC输出的高M位（即Dout），转换为2

在图4所示的一个具体的补偿电路实施例中，根据SAR_ADC输出码字的高4位将输入信号分成了16个区间，分别是0~V

采样时，conv为低，使得所有SR锁存器均清零，则dp_aux<14:0>均为低，进而使所有补偿电容的下极板均接REFGND。采样完成后，conv变高，系统时钟电路在hold_pls上产生一个低电平脉冲，并与cap_aux_ctr<14:0>进行“或”运算后作用于SR锁存器的置位端。当cap_aux_ctr<

当输入信号处于最高区间时（假设此区间其平均值为10V×31/32），DAC电路结构的电容（量化电容阵列202设置的电容和采用电容阵列设置的电容）从V

此时，上一周期SAR_ADC输出码字的高4位为1111，将没有补偿电容发生切换，也就不从V

如表1所示为信号经过编码电路302处理后的输入与输出之间的对应关系。

表1

当输入信号处于最小区间时（假设此区间其平均值为10V×1/32），DAC电路结构的电容（量化电容阵列202设置的电容和采用电容阵列设置的电容）从V

此时，上一周期SAR_ADC输出码字的高4位为0000，所有补偿电容均将发生切换，从V

该电荷量应当能刚好补偿DAC电路结构（P端DAC102和N端DAC104）的电容（量化电容阵列202设置的电容和采用电容阵列设置的电容）从V

由此可得单个补偿电容的大小约为：

当输入信号的大小位于其他区间时，DAC电路结构（P端DAC102和N端DAC104）的电容（量化电容阵列202设置的电容和采用电容阵列设置的电容）从V

本发明在进行参考电压稳定时，其方法流程如图9所示。在采样阶段，DAC电路结构（P端DAC102和N端DAC104）的中的采样电容下极板接输入信号，DAC电路结构（P端DAC102和N端DAC104）中的量化电容下极板接地；同时，参考电压补偿电路112中的二进制码转温度计编码电路将上一个量化周期得到的输出码字Dout的高

以上所述，仅是本发明的较佳实施例，并非对本发明做任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本发明的保护范围之内。