具有高效编码和良好误码平层特性的一类QC-LDPC码

技术领域

本发明涉及前向纠错，特别涉及用于电信系统的信道编码或用于存储装置的奇偶校验。特别地，本发明提供了具有线性时间编码和低误码平层的可变长度的速率自适应准循环(quasi cyclic，QC)低密度奇偶校验(low density parity check，LDPC)码。

背景技术

QC码是一种重要的纠错码，这种纠错码具有丰富的代数结构，并且广泛用于各种应用中。如果线性(N，K)码的任何码字循环右移n个位置也是码字，则该线性(N，K)码称为索引为n，n|N的QC码。循环码是QC码的当n＝1的一种特殊情况。自从由Gallager在20世纪60年代首次提出的能力逼近(capability-approaching)LDPC码在20世纪90年代重新变得重要以来，称为QC LDPC码的具有稀疏奇偶校验矩阵的子类QC码已引起广泛关注。这些码的准循环结构使其非常便于编码和译码。QC LDPC码在数据存储和无线通信中的广泛采用引起了对该领域的广泛研究。QC LDPC码已在许多现代通信标准中使用，并且由5G(增强移动宽带(eMBB)采用。用于QC LDPC码的消息传递译码算法(message passing deeodingalgorithm)(例如置信度传播(BP)、最小和(Min-Sum)及其改进(归一化最小和算法(NMSA)、偏移量最小和算法(OMSA)等))自然地支持高度并行。因此，这些算法可以用于具有中等复杂度的超高吞吐量应用，这对于吞吐量可能会高达20Gb/s的5G至关重要。

图9中示出了现代无线通信系统的一般数据流。为了在无线通信中传输数据，通常需要一个以上的传输。混合自动重传请求(hybrid automatic repeat request，HARQ)协议是用于高效地解决此问题的一般方法。其是现有现代无线标准(例如高速下行链路分组接入(HSDPA)、IEEE 802.16-2005、长期演进(LTE)、以及5G eMBB)的重要部分。

为了增加传输的可靠性，具有类速龙码(raptor-like)扩展的多边缘类型(multi-edge type，MET)QC LDPC码是一种非常强大的前向纠错码，可以自然地支持长度和速率自适应。在操作上述无线通信系统的许多实际情况下，MET QC LDPC码可以视为标准QC LDPC，其中：

1)一些循环列的权重为1(这些循环列对应于速龙码(raptor)奇偶校验比特)；

2)码字中的某些信息(或奇偶校验)比特被打孔。

速率自适应MET QC LDPC矩阵通常分为用于HARQ重传的raptor扩展部分和核心部分。此类矩阵已在5G eMBB标准中采用，并且视为即将推出的5G超高可靠性超低时延通信URLLC标准的强力候选。但是，期望5GURLLC标准的目标误块率比5G eMBB标准小得多(从1E-5降至1E-9)。为了支持信息长度精细粒度和速率自适应，可以使用从一个或几个基本矩阵获得的具有PCM的嵌套码族(nested family ofcodes)。可以使用提升、缩短、以及打孔的组合从母PCM中获得不同速率和长度的码的族。当发送信息时，通常在图9所示的速率匹配块中对信息比特进行缩短并对信息比特或奇偶校验比特进行打孔。当接收到信息时，在图9的逆速率匹配块中执行相应的操作。

为了支持各种码字大小，需要具有不同循环大小(circulant size)的QC矩阵。这就是为何需要提供一种简单而强大的提升方法来从少量的母PCM构造子PCM的原因。最常用的提升方法是模块化提升(modularlifting)。如果循环大小为Z的母PCM H由指数矩阵E(H)＝(e

QC LDPC码和MET QC LDPC码通常由消息传递译码器(例如BP、最小和、及其改进(NMSA、OMSA等))译码。具体的码的性能取决于多个因素，例如基础图(通常使用密度演化方法来优化)、陷阱集和短环的数量、提升图中的码距等。

这些码的编码操作通常分两步执行。令c＝(u，p)为码字，其中u是信息(用户)比特的向量，p是奇偶校验比特的向量。如图10所示，奇偶校验矩阵分为两部分H＝(H

然后，典型的两步编码算法执行以下两个步骤：

1、从用户比特的向量u

2、获得作为下式的解的奇偶校验向量p

因为矩阵H及其子矩阵H

因此，在现有技术中，存在问题：如何构造对子矩阵H

(1)允许低复杂度编码；

(2)没有误码平层问题。

此外，在现有技术中，期望如果使用提升方法从一个母PCM获得子PCM族，则所有子PCM应满足上述限制。

在传统解决方案中，确保QC LDPC奇偶校验矩阵允许简单编码的最直接的方法是将其奇偶校验部分H

在许多实际实现中，使用QC LDPC码的非规则重复累积(irregular repeat-accumulate，IRA)族。如图13所示，其奇偶校验矩阵的指数矩阵具有块双对角结构(blockdual-diagonal structure)。在图13中，矩阵的左部分对应于矩阵信息部分的列，并且对此部分没有限制。同时，右部分的第一行应具有三个非负元素(指数a可以是任意值)，而其他所有列恰好具有两个零指数。这种码已经在许多现代通信标准中使用。这些码的编码复杂度与码字长度成线性关系。图14中示出了示例(IEEE802.16-2009 LDPC码，码字长度为2304，循环大小为96)。这些码的编码复杂度与码字长度成线性关系。不幸的是，这种码具有大量的列权重为2的列。在许多实际情况下，这会导致WER＜10

在X.Wu、M.Jiang以及C.Zhao的“A Parity Structure for Scalable QC-LDPCCodes With All Nodes of Degree Three”(IEEE Communications Letters，卷21，号9，页1913-1916，2017年9月)中介绍的块三对角(block triple-diagonal，BTD)结构以及在H.Park、S.Hong、J.S.No以及D.J.Shin的“A new parity structure with multi-weightcirculants for QC LDPC codes”(2012 IEEE International Symposium onInformation Theory Proceedings，剑桥，MA，2012年，页3093-3097)中介绍的改进的BDD(improved BDD，IBDD)结构具有权重为2的循环，因此不是一类(Type-I)LDPC码(如图15中的示例矩阵所示)。

在D.Haley和A.Grant的“Reversible Low-Density Parity-Check Codes”(IEEETransactions on Information Theory，卷55，号5，页2016-2036，2009年5月)以及D.Haley和A.Grant的“Improved reversible LDPC codes”(Proceedings.InternationalSymposium on Information Theory，2005.ISIT 2005.，Adelaide，SA，2005，页1367-1371)中提出了另一种重要的易编码的码(称为“可逆LDPC码”)。这种码的PCM的奇偶校验部分H

在以上引用的两个文档中，使用了另一种方法，其中，使用一般群环

即，在现有技术中，需要一种允许构造LDPC码族的子矩阵H

发明内容

鉴于上述问题和缺点，本发明旨在改进传统版本管理系统。本发明的目的是提供一种允许低复杂度编码并且不存在误码平层问题的编码方法。

通过所附独立权利要求中提供的解决方案实现本发明的目的。从属权利要求中进一步定义了本发明的有利实施方式。

本发明的解决方案基于以下解释的一些考虑。

令

如果二进制mZ×nZ矩阵可以表示为以下分块矩阵(block matrix)，则该矩阵称为循环大小为Z的准循环(QC)矩阵：

其中，每个Z×Z块A

任何二进制QC mZ×nZ矩阵都可以由具有来自环

以下示出了Z＝3，权重为8的6×9QC矩阵：

其中，相应的2×3多项式矩阵如下：

如图所示，循环大小为Z且权重为w的QC矩阵的乘法的复杂度为O(wZ)。因此，QC矩阵的权重越小，矩阵乘法的复杂度越低。

一类QC LDPC码是具有QC奇偶校验矩阵的QC LDPC码，其中每个循环的权重为1，即循环置换矩阵(circulant permutation matrix，CPM)，或者权重为零，即零矩阵(zeromatrix，ZM)。不是一类QC LDPC码(某些循环的权重大于1)的码通常称为二类(Type-II)QCLDPC码。

根据本发明，仅考虑了一类QC LDPC码，并且在下文中省略一类前缀。

通常，具有mZ×nZ奇偶校验矩阵：

具有m个循环行块、n个循环列块，循环大小为Z的码由其指数矩阵定义：

其中，整数e

H的基本矩阵是二进制m×n矩阵B＝(b

QC LDPC码的示例由循环大小Z＝3的QC奇偶校验矩阵定义：

并且具有相应的指数矩阵：

指数矩阵E(H)的行(列)中非负元素的数量称为行(列)权重。在标准消息传递算法下，该矩阵中行权重和列权重的分布是重要参数，该参数对QC LDPC码的纠错性能有很大影响。

通常，LDPC码的奇偶校验矩阵H由称为坦纳(Tanner)图T(H)的二部图表示。其由N个变量节点(对应于矩阵H列)和M＝N-K个校验节点(对应于矩阵H行)组成。当且仅当H

如果QC矩阵H是以提升大小Z从基本矩阵获得的提升矩阵，则Tanner图T(H)称为以提升大小Z从基础图T(B)(也称为原模图)获得的提升图。从基本矩阵(图)获得提升的矩阵(图)的过程称为提升。

图8示出了以提升大小Z＝3从基础图获得的提升图的示例以及相应的提升矩阵和基础矩阵。

LDPC码的Tanner图越接近树，则消息传递译码算法的性能越好。因此，良好的LDPC码设计方法会优化Tanner图，从而避免短环。Tanner图中最短环的长度称为围长(girth)。图8示出了奇偶校验矩阵H的示例以及围长为4的相应的Tanner图(例如，其具有4环(4-cycle)v

存在许多算法可以给出行和列的权重分布或基本图，从而尝试构建具有最佳围长的LDPC码。然而，从实用角度来看，为了具有良好的LDPC码性能，通常在LDPC码的Tanner图中具有围长6就足够了。

本发明的第一方面提供了一种数据编码方法，该方法包括以下步骤：接收用户比特向量u；确定奇偶校验比特向量p，其中，向量c＝(u，p)是满足以下矩阵的码字：具有循环大小为Z的准循环mZ×mZ子矩阵H

因为本发明提供了一种多边缘类型的QC LDPC码，这种码的核心部分的最小列权重等于3，所以这是有益的。相比于其他容易编码的类型的QC LDPC码(例如用于eMBB的双对角矩阵和下三角矩阵)，根据本发明的类型的矩阵避免了低权重列(权重为1和2)。这是非常重要的，因为具有大量低权重列的QC LDPC码通常比没有这种列的QC LDPC码具有更差的误码平层。

相比于现有解决方案的另一个重要好处是，本发明的类别的矩阵不使用权重大于1的循环，并且还可以与eMBB标准中已采用的标准模块化提升一起使用，这使这些矩阵与相应的硬件实现兼容。

该方法还具有较小的复杂度，并且仅使用桶形移位器和向量异或(XOR)运算即可实现相应的硬件编码器。

存储奇偶校验子矩阵的逆所需的存储内存(ROM)的大小很小。这允许使用提出的方法来构造用于无线数据存储应用的多速率LDPC码，这些LDPC码由具有相同块子矩阵A的多个QC LDPC矩阵描述。

在第一方面的一种实施方式中，H

在第一方面的一种实施方式中，该方法还包括步骤：在确定奇偶校验比特向量p时，重新排列奇偶校验矩阵H的mZ行和nZ列。

在第一方面的一种实施方式中，码字c中的至少一个比特被缩短或打孔，每个打孔的比特是信息比特或奇偶校验比特。

在第一方面的一种实施方式中，奇偶校验矩阵H包括类速龙码扩展(raptor-likeextension)，并且码字包括至少一个附加奇偶校验比特，其中，附加奇偶校验比特的总数与从上述类速龙码扩展得到的奇偶校验矩阵H中的附加行的数量相关。

在第一方面的一种实施方式中，H的类速龙码扩展将H扩展d行和d列。

在第一方面的一种实施方式中，上述d行和d列被添加到根据

在第一方面的一种实施方式中，该方法还包括步骤：通过基于模的提升，从奇偶校验矩阵H的母指数矩阵E(H)＝(e

在第一方面的一种实施方式中，根据以下公式执行上述基于模的提升：如果e

在第一方面的一种实施方式中，子矩阵A是4Z×4Z子矩阵，其中，A具有以下4×4指数矩阵：

在第一方面的一种实施方式中，其中，基于用户比特向量u＝(u

-确定中间向量s

-递归寻找第一组奇偶校验向量p

-更新中间向量s

-寻找第二组奇偶校验向量p

本发明的第二方面提供了一种数据编码器，该数据编码器包括处理器，该处理器用于接收用户比特向量u；确定奇偶校验比特向量p，其中，向量c＝(u，p)是满足以下矩阵的码字：具有循环大小为Z的准循环mZ×mZ子矩阵H

第二方面的数据编码器可以具有根据第一方面的方法的实施方式的实施方式。因此，其包括与根据第一方面的方法及其实施方式相同的优点。

本发明的第三方面提供了一种通信装置，该通信装置包括存储器和处理器，其中存储器存储程序代码，该程序代码用于根据第一方面的方法或其任何实施方式控制处理器。

第三方面的通信装置包括与根据第一方面的方法及其实施方式相同的优点。

本发明的第四方面提供了一种存储装置，该存储装置包括存储器和处理器，其中存储器存储程序代码，该程序代码用于根据第一方面的方法或其任何实施方式控制处理器。

第四方面的存储装置包括与根据第一方面的方法及其实施方式相同的优点。

本发明的第五方面提供了一种计算机程序产品，该计算机程序产品包括程序代码，在计算机上运行时，该程序代码用于执行第一方面的方法或其任何实施方式。

第五方面的计算机程序产品包括与根据第一方面的方法及其实施方式相同的优点。

应注意，本申请中描述的所有装置、元件、单元、以及器件可以以软件元件或硬件元件或其任何种类的组合来实现。由本申请中描述的各个实体执行的所有步骤以及描述为由各个实体执行的功能旨在表示各个实体适于或用于执行各个步骤和功能。即使在以下对特定实施例的描述中，由外部实体执行的特定功能或步骤未在执行该特定步骤或功能的实体的特定详细元件的描述中没有反映出来，对于技术人员也应清楚，这些方法和功能可以在相应的软件元件或硬件元件中或其任何种类的组合中实现。

附图说明

本发明的上述方面和实施方式将在以下结合附图对具体实施例的描述中进行解释，在附图中：

图1示出了根据本发明实施例的方法的示意图。

图2示出了根据本发明实施例的奇偶校验矩阵的示意图。

图3详细示出了根据本发明实施例的奇偶校验矩阵的示意图。

图4详细示出了根据本发明实施例的奇偶校验矩阵的示意图。

图5示出了根据本发明实施例的编码算法的示意图。

图6详细示出了根据本发明实施例的奇偶校验矩阵的示意图。

图7示出了码的性能比较的示意图。

图8示出了图和矩阵的示意图。

图9示出了根据现有技术的通信系统中的数据流的示意图。

图10示出了根据现有技术的奇偶校验矩阵的示意图。

图11示出了根据现有技术的另一奇偶校验矩阵的示意图。

图12示出了根据现有技术的另一奇偶校验矩阵的示意图。

图13示出了根据现有技术的另一奇偶校验矩阵的示意图。

图14示出了根据现有技术的另一奇偶校验矩阵的示意图。

图15示出了根据现有技术的另一奇偶校验矩阵的示意图。

图16示出了根据现有技术的另一奇偶校验矩阵的示意图。

具体实施方式

图1示出了数据编码方法100的示意图。该方法用于奇偶校验并且可以用于任何数据编码领域，例如用于无线传输中的奇偶校验或者用于数据存储。

方法100包括第一步：接收101用户比特向量u。该方法还包括第二步：确定102奇偶校验比特向量p，其中，向量c＝(u，p)是满足以下矩阵的码字：具有循环大小为Z的准循环mZ×mZ子矩阵H

将参考以下图2至图6描述方法100的可选细节。本发明公开了可以在方法100中使用一类LDPC奇偶校验矩阵的族。

例如如图2所示，可以从m×n基本矩阵获得来自该族的矩阵，该基本矩阵由两部分组成：信息部分H

为了支持各种码字大小，可以使用模块化提升，从在奇偶校验部分中具有上述结构的母PCM构造几个子PCM。所有构造的子PCM也具有围长6，并且易于编码。

可以进一步打孔或缩短码字中的某些比特，以支持不同的速率和码字大小。具有提出的结构的奇偶校验矩阵的一般结构如图2所示。如果使用适当的下三角矩阵，则核心中的最小列权重可以等于3。

如图3所示，奇偶校验矩阵还可以具有可选的速龙码扩展301、302。

现在参考图4描述根据本发明的类型的矩阵和相应的编码算法，图4中示出了QC奇偶校验矩阵H＝(H

对于子矩阵

如下确定其逆：

为了从u

1、寻找中间向量s

2、递归寻找第一组奇偶校验向量p

3、更新校正子s

4、寻找第二组奇偶校验向量p

这些步骤对应于如图5所示的步骤S1、S2、S3、以及S4。

为了实现低复杂度编码，矩阵A需要具有以下属性：逆B＝A

根据本发明，以下在指数表示中示出的循环大小为Z的4Z×4Z QC矩阵A用于实现上述低复杂度编码并且避免低误码平层问题：

这是与多项式表示中所示的相同的矩阵A：

矩阵A的逆具有以下多项式表示：

矩阵A满足等式A

因此，A

矩阵A也可以表示为乘积A＝A·A

因此，与矩阵A

B＝B

其中，矩阵B

令s

p

p

p

…

p

例如，对于根据本发明的具有属性A

A

这些分解中的任何一种可以用在编码方案中，并且由本发明涵盖。

可以看出，在环

A

其中，adj(A)是在商环

因此，具有上述特性的任何m×m矩阵A都与模块化提升兼容。本发明还允许使用具有该特性的任意矩阵A。参照图6和图7，示出了根据本发明的具有易可逆子矩阵(easyinvertible submatrix)的示例12×21QC LDPC矩阵的仿真结果。其PCM如图6所示。该矩阵可以用于描述MET QC LDPC码的可变长度的速率自适应族。由于该矩阵的主要参数(例如核心图的大小、最大提升大小、打孔的信息节点的数量)与5G eMBB标准中的BG2矩阵相同，因此在纠错性能方面对这些矩阵进行了比较。

对于所有仿真，使用的噪声模型是加性高斯白噪声(additive white Gaussiannoise，AWGN)，译码算法是具有泛洪调度和50次迭代的标准BP。如图7的仿真所示，如果误字率(word error rate，WER)在10

已经结合作为示例以及实施方式的各种实施例描述了本发明。然而，通过研究附图、本公开内容、以及独立权利要求，其他变型可以由本领域技术人员理解并实践要求保护的发明。在权利要求和说明书中，词语“包括”不排除其他元件或步骤，不定冠词“一”或“一个”不排除多个。单个元件或其他单元可以实现权利要求中记载的几个实体或项目的功能。在互不相同的从属权利要求中记载某些措施的事实不表示不能在有利实施方式中使用这些措施的组合。