一种航天器异步串行接口完好性实时监测方法及系统

技术领域

本发明涉及一种航天器异步串行接口完好性实时监测方法，属于通信领域。

背景技术

异步串行接口是航天器的一种常见且重要的接口，其功能好坏直接决定了航天器的通信能力。

航天器上的异步串行接口，由于受到空间单粒子及信号毛刺的影响。可能会对其无法进行完好性实时监测。

发明内容

本发明技术解决的问题是：克服异步串行接口信号毛刺及空间单粒子翻转对航天器的影响，提出一种用高可靠性处理器及其软件进行异步串行接口完好性实时监测的方法，该方法可实现对航天器异步串行接口的持续稳定监测。

本发明采用的技术方案为：

一种航天器异步串行接口完好性实时监测方法，步骤如下：

(1)处理器上电后进行初始化；

(2)处理器发送自检信号给电平转换芯片；

(3)电平转换芯片将接收到的的自检信号转换电平后输出给异步串行接口发送芯片；

(4)异步串行接口发送芯片将输入的自检信号变成异步信号后输出给异步串行接口接收芯片；

(5)异步串行接口接收芯片将输入的异步自检信号转换后输出给电平转换芯片；

(6)电平转换芯片将接收到的的异步自检信号转换电平后输出给处理器；

(7)处理器将返回的自检信号存入其中的一级缓存器；

(8)将一级缓存器的自检信号送入二级缓存器；

(9)将二级缓存器的自检信号送入三级缓存器；

(10)判断三级缓存器中的自检信号与二级缓存器的自检信号是否一致，如果一致，将计数器加1，如果不一致，将计数器清0；判断计数器是否大于等于预设的固定值，如果大于等于预设的固定值，将三级缓存器的自检信号送入四级缓存器，如果小于预设的固定值，将计数器加1，从而滤除返回自检信号中的毛刺，消除由毛刺带来的误判；

(11)在四级缓存器中查找是否有返回的自检数据低电平起始位出现，如果在固定时间内没有发现返回的自检数据低电平起始位，处理器输出低电平接口状态，表示接口状态异常；如果在固定时间内发现返回的自检数据低电平起始位，开始连续接收8个比特的返回自检数据并暂时保存；

(12)判断所述8个比特的返回的自检数据与处理器发送的自检数据是否一致，如果一致，处理器输出高电平接口状态，表示接口状态正常；如果不一致，处理器输出低电平接口状态，表示接口状态异常；处理器输出的接口状态经过电平转换芯片后最终输出，实现航天器异步串行接口完好性实时监测。

进一步的，所述处理器为高可靠性处理器，采用反熔丝FPGA实现。

进一步的，所述电平转换芯片采用B54ACS164245SRH。

进一步的，所述异步串行接口发送芯片采用JSR26C31W-S。

进一步的，异步串行接口接收芯片采用JSR26C32W-S。

进一步的，处理器中设置有一级缓存器、二级缓存器、三级缓存器以及四级缓存器。

进一步的，所述预设固定值为10。

进一步的，所述固定时间内是指1ms。

进一步的，本发明还提出一种异步串行接口完好性实时监测系统，包括：处理器、电平转换芯片、异步串行接口发送芯片以及异步串行接口接收芯片；处理器中设置有一级缓存器、二级缓存器、三级缓存器以及四级缓存器；

处理器上电后进行初始化，之后发送自检信号给电平转换芯片；电平转换芯片将接收到的的自检信号转换电平后输出给异步串行接口发送芯片；异步串行接口发送芯片将输入的自检信号变成异步信号后输出给异步串行接口接收芯片；异步串行接口接收芯片将输入的异步自检信号转换后输出给电平转换芯片；电平转换芯片将接收到的的异步自检信号转换电平后输出给处理器；处理器将返回的自检信号存入其中的一级缓存器；再将一级缓存器的自检信号送入二级缓存器；再将二级缓存器的自检信号送入三级缓存器；

判断三级缓存器中的自检信号与二级缓存器的自检信号是否一致，如果一致，将计数器加1，如果不一致，将计数器清0；判断计数器是否大于等于预设的固定值，如果大于等于预设的固定值，将三级缓存器的自检信号送入四级缓存器，如果小于预设的固定值，将计数器加1，从而滤除返回自检信号中的毛刺，消除由毛刺带来的误判；

在四级缓存器中查找是否有返回的自检数据低电平起始位出现，如果在固定时间内没有发现返回的自检数据低电平起始位，处理器输出低电平接口状态，表示接口状态异常；如果在固定时间内发现返回的自检数据低电平起始位，开始连续接收8个比特的返回自检数据并暂时保存；

判断所述8个比特的返回的自检数据与处理器发送的自检数据是否一致，如果一致，处理器输出高电平接口状态，表示接口状态正常；如果不一致，处理器输出低电平接口状态，表示接口状态异常；处理器输出的接口状态经过电平转换芯片后最终输出，实现航天器异步串行接口完好性实时监测。

本发明与现有技术相比的优点在于：

本发明采用高可靠性反熔丝FPGA处理器，高可靠性处理器抗空间辐照能力强，从而有效预防发生空间单粒子翻转；对异步串行接口信号进行预处理，从而有效消除由异步串行接口信号毛刺带来的不利影响。

附图说明

图1为本发明方法的硬件原理图。

图2为本发明方法的软件流程图。

具体实施方式

如图2所示，本发明提出一种航天器异步串行接口完好性实时监测方法及系统。其硬件实现如图1所示，包括：处理器、电平转换芯片、异步串行接口发送芯片以及异步串行接口接收芯片；处理器中设置有一级缓存器、二级缓存器、三级缓存器以及四级缓存器。

基于上述硬件系统，进行航天器异步串行接口完好性实时监测包括如下步骤：

(1)高可靠性处理器上电后进行初始化。

(2)高可靠性处理器发送自检信号给电平转换芯片。

(3)电平转换芯片将输入的自检信号转换电平后输出给异步串行接口发送芯片。

(4)异步串行接口发送芯片将输入的自检信号变成异步信号后输出给异步串行接口接收芯片。

(5)异步串行接口接收芯片将输入的异步自检信号转换后输出给电平转换芯片。

(6)电平转换芯片将输入的自检信号转换电平后输出给高可靠性处理器。

(7)返回的自检信号送入高可靠性处理器中的一级缓存器。

(8)将一级缓存器的自检信号送入二级缓存器。

(9)将二级缓存器的自检信号送入三级缓存器。

(10)判断三级缓存器的自检信号与二级缓存器的自检信号是否一致，如果一致，将计数器加1，如果不一致，将计数器清0，判断计数器是否大于等于预设的固定值，如果大于等于预设的固定值，将三级缓存器的自检信号送入四级缓存器，如果小于预设的固定值，将计数器加1，这样处理的目的是滤除返回自检信号中的毛刺，消除由毛刺带来的误判。

(11)在四级缓存器中查找是否有返回的自检数据低电平起始位出现，如果在固定时间内没有发现返回的自检数据低电平起始位，高可靠性处理器输出低电平接口状态，表示接口状态异常，如果在固定时间内发现返回的自检数据低电平起始位，开始连续接收8个比特的返回自检数据并暂时保存。

(12)判断返回的自检数据与发送的自检数据是否一致，如果一致，高可靠性处理器输出高电平接口状态，表示接口状态正常；如果不一致，高可靠性处理器输出低电平接口状态，表示接口状态异常，高可靠性处理器输出的接口状态经过电平转换芯片后最终输出，实现航天器异步串行接口完好性实时监测。

本发明还提出一种异步串行接口完好性实时监测系统，包括：处理器、电平转换芯片、异步串行接口发送芯片以及异步串行接口接收芯片；处理器中设置有一级缓存器、二级缓存器、三级缓存器以及四级缓存器；

处理器上电后进行初始化，之后发送自检信号给电平转换芯片；电平转换芯片将接收到的的自检信号转换电平后输出给异步串行接口发送芯片；异步串行接口发送芯片将输入的自检信号变成异步信号后输出给异步串行接口接收芯片；异步串行接口接收芯片将输入的异步自检信号转换后输出给电平转换芯片；电平转换芯片将接收到的的异步自检信号转换电平后输出给处理器；处理器将返回的自检信号存入其中的一级缓存器；再将一级缓存器的自检信号送入二级缓存器；再将二级缓存器的自检信号送入三级缓存器；

判断三级缓存器中的自检信号与二级缓存器的自检信号是否一致，如果一致，将计数器加1，如果不一致，将计数器清0；判断计数器是否大于等于预设的固定值，如果大于等于预设的固定值，将三级缓存器的自检信号送入四级缓存器，如果小于预设的固定值，将计数器加1，从而滤除返回自检信号中的毛刺，消除由毛刺带来的误判；

在四级缓存器中查找是否有返回的自检数据低电平起始位出现，如果在固定时间内没有发现返回的自检数据低电平起始位，处理器输出低电平接口状态，表示接口状态异常；如果在固定时间内发现返回的自检数据低电平起始位，开始连续接收8个比特的返回自检数据并暂时保存；

判断所述8个比特的返回的自检数据与处理器发送的自检数据是否一致，如果一致，处理器输出高电平接口状态，表示接口状态正常；如果不一致，处理器输出低电平接口状态，表示接口状态异常；处理器输出的接口状态经过电平转换芯片后最终输出，实现航天器异步串行接口完好性实时监测。

给出本发明实施例：

处理器为高可靠性处理器，采用反熔丝FPGA实现。处理器中设置有一级缓存器、二级缓存器、三级缓存器以及四级缓存器。

电平转换芯片采用B54ACS164245SRH；

异步串行接口发送芯片采用JSR26C31W-S；

异步串行接口接收芯片采用JSR26C32W-S；

预设固定值为10；

固定时间内是指1ms；

本发明采用高可靠性反熔丝FPGA处理器，高可靠性处理器抗空间辐照能力强，从而有效预防发生空间单粒子翻转；对异步串行接口信号进行预处理，从而有效消除由异步串行接口信号毛刺带来的不利影响。

本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。