耦合到插入层和散热器的量子计算设备

技术领域

本发明总体上涉及用于组装量子计算设备的设备，制造方法和制造系统。更具体地，本发明涉及用于量子计算设备的倒装芯片组装的设备，方法和系统。

背景技术

在下文中，除非在使用时明确区分，否则短语中的“Q”前缀指示该词或短语在量子计算上下文中的引用。

分子和亚原子粒子遵循量子力学定律，这是物理学的一个分支，探索物理世界如何在最基本的层级上工作。在此级别上，粒子以奇异的方式运行，同时处于多个状态，并且与其他很远的粒子进行交互。量子计算利用这些量子现象来处理信息。

我们今天使用的计算机被称为经典计算机(在本文中也称为“常规”计算机或常规节点或“CN”)。常规计算机使用采用半导体材料和技术制造的常规处理器，半导体存储器以及磁或固态存储设备，这就是所谓的冯·诺依曼体系结构。特别地，常规计算机中的处理器是二进制处理器，即，对以1和0表示的二进制数据进行操作。

量子处理器(q-处理器)使用纠缠的量子位器件(在本文中简称为“量子位”，多个“量子位”)的奇异性质来执行计算任务。在量子力学运行的特定领域中，物质粒子可以以多种状态存在-例如“开”状态，“关”状态以及“开”和“关”状态同时存在。在使用半导体处理器进行的二进制计算仅限于仅使用开和关状态(在二进制代码中等于1和0)的情况下，量子处理器利用这些物质的量子状态来输出可用于数据计算的信号。

常规计算机以位为单位对信息进行编码。每个位可以取值为1或0。这些1和0充当开/关的开关，最终驱动计算机功能。另一方面，量子计算机是基于量子位的，量子位是根据量子物理学的两个关键原理进行操作的：叠加和纠缠。叠加意味着每个量子位可以同时表示1和0。纠缠是指叠加中的量子位可以以非经典的方式相互关联；也就是说，一个的状态(无论是1还是0或两者都可以)取决于另一个的状态，纠缠在一起的两个量子位比它们被单独对待时有更多的信息可以确定。

使用这两个原理，量子位用作更复杂的信息处理器，使量子计算机能够以允许它们解决使用传统计算机难以解决的难题的方式运行。IBM已成功构建并演示了使用超导量子位的量子处理器的可操作性(IBM是International Business Machines Corporation在美国和其他国家/地区的注册商标)。

超导量子位包括约瑟夫森结。约瑟夫森结是通过用非超导材料分隔两个薄膜超导金属层而形成的。当超导层中的金属变得超导时-例如通过将金属温度降低到指定的低温温度，电子对可以从一个超导层通过非超导层隧穿到另一超导层。在一个量子位中，作为分散非线性电感器的约瑟夫森结与一个或多个构成非线性微波振荡器的电容性器件并联电耦合。振荡器的谐振/跃迁频率由量子位电路中的电感和电容值确定。除非明确区分，否则对术语“量子位”的任何引用都是对采用约瑟夫森结的超导量子位电路的引用。

由量子位处理的信息以微波频率范围内的微波信号/光子的形式被携带或传输。微波信号被捕获，处理和分析，以解密其中编码的量子信息。读出电路是与量子位耦合以捕获，读取和测量量子位的量子状态的电路。读出电路的输出是可由q-处理器用于执行计算的信息。

超导量子位具有两个量子态--|0>和|1>。这两个状态可以是原子的两个能量状态，例如，超导人造原子(超导量子位)的基态(|g>)和第一激发态(|e>)。其他示例包括核或电子自旋的上自旋和下自旋，晶体缺陷的两个位置以及量子点的两个状态。由于系统具有量子性质，因此这两种状态的任何组合都是允许的和有效的。

为了使使用量子位的量子计算可靠，量子电路(q-电路)，例如量子位本身，与量子位相关联的读出电路以及量子处理器的其他部分，不得改变量子位的能量状态，例如通过以任何显着方式注入或耗散能量或影响量子位的|0>和|1>状态之间的相对相位。在使用量子信息进行操作的任何电路上的这种操作约束都需要在制造用于此类电路的半导体和超导结构时进行特殊考虑。

当前可用的超导量子电路是使用在超低温下(例如，在约10-100毫开尔文(mK)或约4K)下超导的材料形成的。连接到量子电路的外部电路通常在室温(大约270-300K)或更高的温度下运行。因此，外部电路和q-电路之间的连接(例如，通往q-电路的输入线或来自q-电路的输出线，或两者)必须与外部电路的环境进行热隔离。

为了提供这种热隔离，连接到q-电路的线穿过一系列一个或多个稀释冰箱阶段(在本文中简称为“阶段”，多个“阶段”)。稀释冰箱是一种热交换装置，与将组件引入稀释冰箱的温度相比，该组件导致温度降低，或者将组件保持在指定的降低后的温度，或者二者兼有。例如，稀释冰箱阶段可降低输入到q-电路的输入线的温度，而在一系列稀释冰箱阶段中位于该线下游的另一个稀释冰箱阶段可容纳q-电路。

穿过阶段的线上的信号可能包含噪声。该噪声可能位于微波频谱中。由于本文所述的原因，当线路和信号与使用q-电路进行量子计算有关时，微波频率噪声是不希望的。

倒装芯片组件是通过沉积在电子设备的焊盘上的金属焊料凸点将电子设备与外部电路互连的方法。电子设备上的焊盘与外部电路上的匹配焊盘对准。

说明性实施例认识到目前可用的量子器件组装方法的某些缺点。例如，在大多数情况下，当前可用的方法不提供位置精度以确保电子设备上的焊盘与外部电路上的匹配焊盘对准。另外，目前可用的方法不能有效地将热量从量子设备转移走。

因此，在本领域中需要解决前述问题。

发明内容

从第一方面来看，本发明提供一种量子设备，包括：插入层，包括一组通孔；介电层，形成在插入层的第一侧上，该介电层包括通信地耦合到该组通孔的一组传输线；多个量子位芯片，耦合到插入层的相对侧，每个量子位芯片包括：在量子位芯片的第一侧上的多个量子位；以及在量子位芯片的第二侧上的多个突起；与多个量子位芯片热耦合的散热器，该散热器包括与多个量子位芯片的多个突起对准的多个凹部。

从另一方面来看，本发明提供了一种方法，包括：形成包括一组通孔的插入层；在形成在插入层的第一侧上形成的介电层，该介电层包括通信地耦合到该组通孔的一组传输线；在多个量子位芯片上形成多个突起；将多个量子位芯片耦合到插入层的相对侧；以及在散热器上形成多个凹部；将多个量子位芯片耦合到散热器，多个凹部与多个突起对准。

从另一方面来看，本发明提供了一种执行包括以下操作的电路制造系统：形成包括一组通孔的插入层；在形成在插入层的第一侧上形成的介电层，该介电层包括通信地耦合到该组通孔的一组传输线；在多个量子位芯片上形成多个突起；将多个量子位芯片耦合到插入层的相对侧；以及在散热器上形成多个凹部；将多个量子位芯片耦合到散热器，多个凹部与多个突起对准。

示意性实施例提供了一种量子计算设备及其制造方法和系统。实施例的设备包括插入层，该插入层包括一组通孔。在一个实施例中，量子设备包括形成在插入层的第一侧上的介电层，该介电层包括通信地耦合到该组通孔的一组传输线。在一个实施例中，量子设备包括耦合到插入层的相对侧的多个量子位芯片，多个量子位芯片中的每个量子位芯片包括：在量子位芯片的第一侧上的多个量子位和在量子位芯片的第二侧上的多个突起。

在一个实施例中，量子设备包括与多个量子位芯片热耦合的散热器，该散热器包括与多个量子位芯片的多个突起对准的多个凹部。在一个实施例中，该设备包括通信连接到该组传输线的信号连接器。在一个实施例中，多个突起的形状被配置为使多个突起与多个凹部自对准。在一个实施例中，该设备包括耦合至介电层的第二散热器。在一个实施例中，多个突起具有金字塔形状。

在一个实施例中，该设备包括在多个量子位芯片上的第一组焊盘，每个焊盘连接到对应的量子位。在一个实施例中，该设备包括在插入层上的第二组焊盘，第二组焊盘形成在通孔上。

在一个实施例中，该设备包括设置在第二组焊盘上的第一层。在一个实施例中，该设备包括设置在第一层上的一组焊料凸块，该组焊料凸块被配置为结合第一组焊盘和第二组焊盘。在一个实施例中，该组焊料凸块是选自包括铟，锡和铋的组中的至少一个。在一个实施例中，第二层是选自包括钛和金的组中的至少一个的层。

在一个实施例中，该设备包括设置在多个量子位芯片的多个突起上的第一层。在一个实施例中，第二层设置在散热器的多个凹部上。在一个实施例中，第一层是选自包括钛，银，铜，铂和金的组中的至少一个的层。在一个实施例中，第二层是选自包括钛，银，铜，铂和金的组中的至少一个的层。

实施例包括用于制造设备的制造方法。在一个实施例中，该方法包括形成包括一组通孔的插入层。在一个实施例中，该方法包括形成在插入层的第一侧上形成的介电层，该介电层包括通信地耦合到该组通孔的一组传输线。在一个实施例中，该方法包括在多个量子位芯片上形成多个突起。

在一个实施例中，该方法包括将多个量子位芯片耦合到插入层的相对侧。在一个实施例中，该方法包括在散热器上形成多个凹部。

在一个实施例中，该方法包括将多个量子位芯片耦合至散热器，多个凹部与多个突起对准。

在一个实施例中，该方法包括将信号连接器通信地耦合到该组传输线。在一个实施例中，该方法包括：使用临时粘合剂将手柄(handler)附接到介电层上，以使插入层变薄，并在相对侧暴露该组通孔。在一个实施例中，该方法包括在将多个量子位芯片结合在插入层上之后，将手柄从插入层上分离。

在一个实施例中，该方法包括在多个量子位芯片上沉积第一组焊盘。在一个实施例中，该方法包括在插入层上沉积第二组焊盘，第二组焊盘沉积在通孔上。在一个实施例中，该方法包括在第二组焊盘上沉积第一层。在一个实施例中，该方法包括在第一层上沉积一组焊料凸块，该组焊料凸块被配置为结合第一组焊盘和第二组焊盘。

在一个实施例中，该方法包括在多个量子位芯片的多个突起上沉积第一层。在一个实施例中，该方法包括在散热器的多个凹部上沉积第二层。

在一个实施例中，第一层是选自包括钛，银，铜，铂和金的组中的至少一个的层。在一个实施例中，第二层是选自包括钛，银，铜，铂和金的组中的至少一个的层。在一个实施例中，多个突起的形状被配置为使多个突起与多个凹部自对准。

实施例包括用于制造设备的制造系统。

附图说明

本发明特征的新颖特征在所附权利要求中提出。然而，结合附图阅读以下说明性实施例的详细说明，将最好地理解本发明本身及其优选的使用方式，其他目的和优点，其中：

图1描绘了其中可以实现说明性实施例的数据处理系统网络的框图；

图2描绘了其中可以实现说明性实施例的数据处理系统的框图；

图3描绘了根据说明性实施例的示例量子位芯片的框图；

图4描绘了根据说明性实施例的示例量子位芯片配置的框图。

图5描绘了根据说明性实施例的示例散热器配置的框图。

图6描绘了根据说明性实施例的示例散热器配置的框图。

图7描绘了根据说明性实施例的示例散热器配置的框图；

图8描绘了根据说明性实施例的示例配置的框图。

图9描绘了根据说明性实施例的示例配置的框图；

图10描绘了根据说明性实施例的示例配置的框图；

图11描绘了根据说明性实施例的示例配置的框图；

图12描绘了根据说明性实施例的示例配置的框图；

图13描绘了根据说明性实施例的示例配置的框图；

图14描绘了根据说明性实施例的示例配置的框图；

图15描绘了根据说明性实施例的示例配置的框图；

图16描绘了根据说明性实施例的示例倒装芯片配置的框图；

图17描绘了根据说明性实施例的示例倒装芯片配置的框图；

图18描绘了根据说明性实施例的示例倒装芯片配置的框图；

图19描绘了根据说明性实施例的量子位芯片形成过程的流程图；

图20描绘了根据说明性实施例的插入层形成过程的流程图；和

图21描绘了根据说明性实施例的量子位芯片形成过程的流程图。

具体实施方式

用于描述本发明的说明性实施例通常处理并解决了量子设备组装的上述需求。说明性实施例提供了一种用于量子设备组装的方法，解决了上述需求或问题。

在此描述的关于频率或多个频率发生的操作应该被解释为关于该频率或该多个频率的信号发生的操作。除非明确区别使用，否则所有对“信号”的引用均是对微波信号的引用。

本发明的实施例提供了一种用于微波电路的信号连接器的配置。本发明的另一个实施例提供了一种用于信号连接器的设计/构造方法，使得该方法可以被实现为软件应用。可以将实现设计/构造方法实施例的应用程序配置为与现有的电路制造系统(例如电路组装系统)结合使用。

为了描述的清楚，并且不意味着对其进行任何限制，使用一些示例配置来描述本发明的实施例。根据该公开，本领域普通技术人员将能够想到用于实现所描述目的的所描述的配置的许多变化，改编和修改，并且在本发明的范围内可以想到这些变化，改编和修改。

此外，在图中和实例实施例中使用示例设备组件的简化图。在实际制造或电路中，在不脱离本发明的范围的情况下，可以存在未在本文中示出或描述的附加结构或组件，或与所示出的结构或组件不同，但具有与本文所述类似的功能的其他结构或组件。

此外，仅作为示例相对于特定的实际或假设的组件描述了本发明的实施例。本文描述的步骤可以适于使用各种组件来制造电路，组件可以旨在或重新旨在在用于微波电路的信号连接器内提供所描述的功能，并且这样的适应被认为在本发明的范围内。

仅作为示例，关于某些类型的材料，电特性，步骤，数量，频率，电路，组件和应用描述了说明性实施例。这些和其他类似伪像的任何特定表现形式都不旨在限制本发明。可以在说明性实施例的范围内选择这些和其他类似伪像的任何合适的表现。

本公开中的示例仅用于描述的清楚，并不限制本发明。本文列出的任何优点仅是示例，而无意于限制本发明。通过本发明的特定实施例可以实现附加或不同的优点。此外，本发明的特定说明性实施例可以具有一些，全部或没有上面列出的优点。

参考附图，尤其是参考图1和2，这些附图是可以在其中实现说明性实施例的数据处理环境的示例图。图1和图2仅是示例，并且无意于主张或暗示对可以实现不同实施例的环境的任何限制。特定的实现可以基于以下描述对所描绘的环境进行许多修改。

图1描绘了其中可以实现说明性实施例的数据处理系统网络的框图。数据处理环境100是可以在其中实现说明性实施例的计算机网络。数据处理环境100包括网络102。网络102是用于在数据处理环境100中连接在一起的各种设备和计算机之间提供通信链接的介质。网络102可以包括连接，例如有线，无线通信链路或光纤电缆。

客户端或服务器仅是连接到网络102的某些数据处理系统的示例角色，而无意排除这些数据处理系统的其他配置或角色。服务器104和服务器106与存储单元108一起耦合到网络102。软件应用可以在数据处理环境100中的任何计算机上执行。客户端110、112和114也耦合到网络102。诸如服务器104或106或客户端110、112或114的数据处理系统可以包含数据，并且可以在其上执行软件应用或软件工具。

设备132是移动计算设备的示例。例如，设备132可以采取智能电话，平板计算机，膝上型计算机，固定或便携式形式的客户端110，可穿戴计算设备或任何其他合适设备的形式。可以将配置为在图1中的另一数据处理系统中执行的任何软件应用配置为以类似的方式在设备132中执行。在图1中的另一数据处理系统中存储或产生的任何数据或信息可以被配置为以类似的方式在设备132中存储或产生。

应用105实现本文描述的实施例。制造系统107是用于制造量子设备的任何合适的系统。应用105以本文描述的方式向系统107提供用于量子设备的倒装芯片组装的指令。

参考图2，该图描绘了可以在其中实现说明性实施例的数据处理系统的框图。数据处理系统200是计算机的示例，例如图1中的服务器104和106或客户端110、112和114，或另一类型的设备，可以在其中放置用于说明性实施例的计算机可用程序代码或实现过程的指令。

数据处理系统200还表示数据处理系统或其中的配置，例如图1中的数据处理系统132，可以在其中放置实现示例性实施例的过程的计算机可用程序代码或指令。数据处理系统200仅作为示例被描述为计算机，而不限于此。诸如图1中的设备132之类的其他设备形式的实现方式可以例如通过添加触摸界面来修改数据处理系统200，甚至从数据处理系统200中消除某些所描绘的组件，而不背离本文描述的数据处理系统200的操作和功能的一般描述。

在所描绘的示例中，数据处理系统200采用存储器控制器集线器(NB/MCH)202和输入/输出(I/O)控制器集线器(SB/ICH)204。处理单元206，主存储器208和图形处理器210以该图中所示的示例方式耦合。局域网(LAN)适配器212，音频适配器216，键盘和鼠标适配器220，调制解调器222，只读存储器(ROM)224，通用串行总线(USB)和其他端口232，以及PCI/PCIe设备234通过总线238耦合。硬盘驱动器(HDD)或固态驱动器(SSD)226和CD-ROM 230通过总线240耦合。超级I/O(SIO)设备236可以通过总线238耦合。

诸如主存储器208，ROM 224或闪存(未示出)之类的存储器是计算机可用存储设备的一些示例。硬盘驱动器或固态驱动器226，CD-ROM 230和其他类似可用的设备是计算机可用的存储设备的一些示例，包括计算机可用的存储介质。

用于诸如图1中的应用105之类的应用或程序的指令位于存储设备上，诸如以硬盘驱动器226上的代码226A的形式，并且可以被加载到诸如主存储器208的一个或多个存储器中的至少一个中，以供处理单元206执行。说明性实施例的过程可以由处理单元206使用计算机实现的指令来执行，该计算机实现的指令可以位于诸如主存储器208，只读存储器224之类的存储器中，或者位于一个或多个外围设备中。

此外，在一种情况下，可以通过网络201A从远程系统201B下载代码226A，其中类似的代码201C存储在存储设备201D上。在另一种情况下，可以通过网络201A将代码226A下载到远程系统201B，其中将下载的代码201C存储在存储设备201D上。

图1-2中的硬件可以根据实现方式而变化。可以额外使用其他内部硬件或外围设备，例如闪存，等效的非易失性存储器或光盘驱动器等，或代替图1-2所示的硬件。另外，说明性实施例的处理可以应用于多处理器数据处理系统。

参考图3，该图描绘了根据说明性实施例的示例性量子位芯片的框图。图1中的应用105与制造系统107交互以产生或操纵本文所述的配置300。

配置300包括衬底302。衬底302包括在低温温度范围内具有高导热率(高于阈值)的材料。在一个实施例中，衬底302使用表现出至少100的残余电阻率(RRR)，并且在4开尔文的阈值导热率水平下具有大于1W/(cm*K)的导热率的材料形成。RRR是材料在室温和0K下的电阻率之比。由于实际上无法达到0K，因此使用4K的近似值。例如，可以使用蓝宝石，硅，石英，砷化镓，熔融石英，非晶硅或金刚石来形成衬底302，以在77K至0.01K的温度范围内进行操作。衬底材料的这些示例并非旨在进行限制。根据该公开内容，本领域普通技术人员将能够想到许多适合于形成衬底的其他材料，并且在示例性实施例的范围内可以想到这些材料。

配置300还包括至少一个焊盘304和至少一个结306。一个实施例使制造系统，例如图1中的制造系统107，在芯片300的背面上形成结构(formation)310。例如，研磨装置308可以被配置为去除衬底302的一部分以形成结构310。作为另一个示例，可以使用深反应离子蚀刻来形成结构310。在一个实施例中，结构310包括三角形横截面。在一个实施例中，结构310包括多个突起。在一个实施例中，铣削装置306是具有金刚石铣刀或激光铣刀的微铣削装置。铣削装置的这些示例并非旨在进行限制。根据该公开，本领域普通技术人员将能够想到许多其他适合于在量子位芯片的背面上形成结构的铣削装置，并且在示例性实施例的范围内可以想到这些结构。此外，根据本公开，本领域普通技术人员将能够想到适合于在量子位芯片的背面中形成结构的许多其他装置和方法，并且在示例性实施例的范围内可以想到这些装置和方法。

在一个实施例中，衬底302是包括一组量子位芯片的晶片衬底的一部分。在一实施例中，一组量子位芯片中的每个量子位芯片包括至少一个焊盘和至少一个结。在一个实施例中，每个量子位芯片包括多个量子位。一个实施例使制造系统，例如制造系统107，在晶片衬底的背面上形成结构310。例如，研磨装置308可以从晶片衬底去除材料以在晶片衬底的背面上形成结构310。作为另一示例，可以使用深反应离子蚀刻或各向异性化学蚀刻来在晶片衬底的背面上形成结构310。

参考图4，该图描绘了根据说明性实施例的示例性量子位芯片配置的框图。图1中的应用105与制造系统107交互以产生或操纵本文所述的配置400。

实施例使制造系统沉积材料406，从而形成第一层410。第一层410包括在低温温度范围内具有高导热率(高于阈值)的材料406。在一个实施例中，第一层410使用表现出至少100的RRR，并且在4开尔文的导热率阈值水平下具有大于1W/(cm*K)的导热率的材料形成。例如，第一层410可以使用金，银，铜，钛或铂形成，以在77K至0.01K的温度范围内进行操作。层材料的这些示例并非旨在进行限制。根据该公开，本领域普通技术人员将能够想到许多适合于形成第一层的其他材料，并且在说明性实施例的范围内可以想到这些材料。

在一个实施例中，第一层410沉积在配置400的背面上。例如，第一层410可以是在结构404上的颗粒408的薄膜沉积。在一个实施例中，第一层410包括在大约10nm至1000nm范围内的厚度，包括该范围的两端。沉积方法的该示例并非旨在进行限制。根据该公开，本领域普通技术人员将能够想到适合于形成第一层的许多其他方法和工艺，并且在说明性实施例的范围内可以想到这些方法和工艺。

参考图5，该图描绘了根据说明性实施例的示例散热器配置的框图。图1中的应用105与制造系统107交互以产生或操纵本文所述的配置500。

配置500包括散热器502。热器502包括在低温温度范围内具有高导热率(高于阈值)的材料。在一个实施例中，散热器502使用表现出至少100的RRR，并且在4开尔文的导热率阈值水平下具有大于1W/(cm*K)的导热率的材料形成。例如，可以在77K至0.01K的温度范围内使用金，银，铜或铝形成散热器502。散热器材料的这些示例并非旨在进行限制。根据该公开，本领域的普通技术人员将能够想到许多适合于形成散热器的其他材料，并且在示例性实施例的范围内可以想到这些材料。

实施例使制造系统，诸如图1中的制造系统107，在散热器502的表面上形成结构506。例如，铣削装置504可以配置成去除散热器502的一部分以形成结构506。作为另一个示例，可以使用蚀刻来形成结构506。在一个实施例中，结构506包括三角形切口。在一个实施例中，结构506包括多个凹部。在一个实施例中，铣削装置504是具有金刚石铣刀或激光铣刀的微铣削装置。铣削装置的这些示例并非旨在进行限制。根据该公开，本领域普通技术人员将能够想到许多其他适于在散热器上形成结构的铣削装置，并且在示例性实施例的范围内可以想到该装置。此外，根据本公开，本领域普通技术人员将能够想到适合于在散热器上形成结构的许多其他装置和方法，并且在示例性实施例的范围内可以想到这些装置和方法。

参考图6，该图描绘了根据说明性实施例的示例散热器配置的框图。图1中的应用105与制造系统107交互以产生或操纵本文所述的配置600。

实施例使制造系统沉积材料606，从而形成第一层610。第一层610包括在低温温度范围内具有高导热率(阈值以上)的材料606。在一个实施例中，第一层610使用表现出至少100的RRR，并且在4开尔文的导热率阈值水平下具有大于1W/(cm*K)的导热率的材料形成。例如，第一层610可以使用金，银，铜，钛或铂形成，以在77K至0.01K的温度范围内进行操作。层材料的这些示例并非旨在进行限制。根据该公开，本领域普通技术人员将能够想到许多适合于形成第一层的其他材料，并且在说明性实施例的范围内可以想到这些材料。

在一个实施例中，第一层610沉积在配置600的散热器602上。例如，第一层610可以是在结构604上的颗粒608的薄膜沉积。在一个实施例中，第一层610包括在大约10nm至1000nm范围内的厚度，包括该范围的两端。沉积方法的该示例并非旨在进行限制。根据该公开，本领域普通技术人员将能够想到适合于形成第一层的许多其他方法和工艺，并且在说明性实施例的范围内可以想到这些方法和工艺。

参考图7，该图描绘了根据说明性实施例的示例散热器配置的框图。图1中的应用105与制造系统107交互以产生或操纵如本文所述的配置700。

实施例使制造系统将一组量子位芯片704、706、708耦合到散热器702。在一个实施例中，量子位芯片704、706、708类似于图4中的量子位芯片配置400。在一个实施例中，散热器702类似于图6中的散热器602。量子位芯片704、706、708包含结构710。散热器702包含结构712在一个实施例中，结构712对应于结构710的互补形状。例如，结构712包括多个凹部，多个凹部构造成容纳结构710的多个突起。在一个实施例中，结构710被配置为在耦合期间将相应的量子位芯片与结构712的相应的耦合部位自对准。例如，制造系统可以在结构712中压缩结合结构710。

参考图8，该图描绘了根据说明性实施例的示例配置的框图。图1中的应用105与制造系统107交互以产生或操纵本文所述的配置800。

配置800包括衬底802。衬底802包括在低温温度范围内具有高导热率(高于阈值)的材料。在一个实施例中，衬底802使用表现出至少100的RRR，并且在4开尔文的导热率阈值水平下具有大于1W/(cm*K)的导热率的材料形成。例如，可以使用蓝宝石，硅，石英，砷化镓，熔融石英，非晶硅或金刚石来形成衬底802，以在77K至0.01K的温度范围内进行操作。衬底材料的这些示例并非旨在进行限制。根据该公开内容，本领域普通技术人员将能够想到许多适合于形成衬底的其他材料，并且在示例性实施例的范围内可以想到这些材料。

实施例使制造系统，诸如图1中的制造系统107，在衬底802上形成结构806。例如，研磨装置804可以被配置为去除衬底802的一部分以产生结构806。作为另一个示例，可以使用深反应离子蚀刻来产生结构806。在一个实施例中，结构806包括多个凹部。例如，结构806可以在衬底802中包括多个矩形沟槽。在一个实施例中，铣削装置804是具有金刚石铣刀或激光铣刀的微铣削装置。铣削装置的这些示例并非旨在进行限制。根据该公开，本领域普通技术人员将能够想到许多其他适于在衬底上形成结构的铣削装置，并且在示例性实施例的范围内可以想到这些装置。此外，根据本公开，本领域普通技术人员将能够想到适合于在衬底中形成结构的许多其他装置和方法，并且在示例性实施例的范围内可以想到这些装置和方法。

参考图9，该图描绘了根据说明性实施例的示例配置的框图。图1中的应用105与制造系统107交互以产生或操纵本文所述的配置900。

实施例使制造系统沉积材料，从而形成多个通孔906。例如，多个通孔906可以使用钨，铟，铜或锡形成，以在77K至0.01K的温度范围内进行操作。层材料的这些示例并非旨在进行限制。根据该公开内容，本领域普通技术人员将能够想到许多适合于形成多个通孔的其他材料，并且在示例性实施例的范围内可以想到这些材料。

在一个实施例中，多个通孔906被沉积在衬底902中的结构904的凹部中。例如，可以通过电镀或注模焊接(IMS)形成多个通孔906。沉积方法的该示例并非旨在进行限制。根据该公开，本领域普通技术人员将能够想到适合于形成多个通孔的许多其他方法和工艺，并且在示例性实施例的范围内可以想到这些方法和工艺。

参考图10，该图描绘了根据说明性实施例的示例配置的框图。图1中的应用105与制造系统107交互以产生或操纵本文所述的配置1000。

实施例使制造系统沉积材料，从而形成第二层1006。第二层1006包括电介质材料的堆叠。层材料的这些示例并非旨在进行限制。根据该公开，本领域普通技术人员将能够想到许多适合于形成第二层的其他材料，并且在示例性实施例的范围内可以想到这些材料。

在一个实施例中，第二层1006沉积在衬底(插入层)1002上。例如，第二层1006可以通过旋涂形成。沉积方法的该示例并非旨在进行限制。根据该公开，本领域普通技术人员将能够想到适合于形成第二层的许多其他方法和工艺，并且在示例性实施例的范围内可以想到这些方法和工艺。一组传输线1008连接到多个通孔1004。在一个实施例中，该组传输线1008是使用铜形成的。在一个实施例中，该组传输线被暴露以提供信号连接点。

参考图11，该图描绘了根据说明性实施例的示例配置的框图。图1中的应用105与制造系统107交互以产生或操纵本文所描述的配置1100。

实施例使制造系统将第三层(手柄)1108耦合到第二层1104。在一个实施例中，第三层1108使用玻璃或硅形成。层材料的这些示例并非旨在进行限制。根据该公开，本领域普通技术人员将能够想到许多适合于形成第一层的其他材料，并且在说明性实施例的范围内可以想到这些材料。

在一个实施例中，手柄(第三层)1108通过粘合剂层1110结合到第二层1104。在一个实施例中，粘合剂层1110是临时粘合剂。结合方法的该示例并非旨在进行限制。根据该公开，本领域普通技术人员将能够想到许多适合于将第三层粘结到第二层的方法和材料，并且在示例性实施例的范围内可以想到这些方法和材料。

参考图12，该图描绘了根据说明性实施例的示例配置的框图。图1中的应用105与制造系统107交互以产生或操纵本文所述的配置1200。

配置1200包括衬底1202。衬底1202包括在低温温度范围内具有高导热率(高于阈值)的材料。在一个实施例中，衬底1202使用表现出至少100的RRR，并且在4开尔文的导热率阈值水平下具有大于1W/(cm*K)的导热率的材料形成。例如，可以使用蓝宝石，硅，石英，砷化镓，熔融石英，非晶硅或金刚石形成衬底1202，以在77K至0.01K的温度范围内进行操作。衬底材料的这些示例并非旨在进行限制。根据该公开内容，本领域普通技术人员将能够想到许多适合于形成衬底的其他材料，并且在示例性实施例的范围内可以想到这些材料。

实施例使制造系统(例如，图1中的制造系统107)减小衬底1202的厚度。例如，研磨装置1208可以被配置为去除衬底1202的一部分。作为另一示例，可以使用深反应离子蚀刻来去除衬底1202的一部分。在一个实施例中，研磨装置去除衬底1202的一部分以暴露出一组通孔1210。例如，铣削装置1208可以被配置为减小衬底1208的厚度，直到衬底1208的表面与通孔组1210的表面基本上齐平，例如在百分之五以内。在一个实施例中，铣削装置1208是具有金刚石铣刀或激光铣刀的微铣削装置作为另一示例，可以使用化学机械抛光方法来研磨1202。铣削装置的这些示例并非旨在进行限制。根据该公开，本领域普通技术人员将能够想到许多适合减小衬底厚度的其他铣削装置，并且在示例性实施例的范围内可以想到这些装置。此外，根据本公开，本领域普通技术人员将能够想到适合于减小衬底的厚度的许多其他装置和方法，并且在示例性实施例的范围内可以想到这些装置和方法。

参考图13，该图描绘了根据说明性实施例的示例配置的框图。图1中的应用105与制造系统107交互以产生或操纵本文所述的配置1300。

实施例使制造系统沉积材料1306，从而形成一组焊盘1310和一组谐振器1312。在一个实施例中，材料1306是颗粒1308的薄膜沉积。例如，一组焊盘1310可以沉积在该组通孔1304上。

参考图14，该图描绘了根据说明性实施例的示例配置的框图。图1中的应用105与制造系统107交互以产生或操纵本文所述的配置1400。

实施例使制造系统沉积材料1404，从而在一组焊盘1402上形成第一层1408。在一个实施例中，使用钛，钯，金，银，铜或铂中的至少一种形成第一层1408，以在77K至0.01K的温度范围内进行操作。第一层材料的这些示例并非旨在进行限制。根据该公开，本领域的普通技术人员将能够想到许多适合于形成第一层的其他材料，并且在说明性实施例的范围内可以想到这些材料。

在一个实施例中，第一层1408沉积在一组焊盘1402上。例如，第一层1408是颗粒1406的薄膜沉积。作为另一示例，通过溅射沉积第一层1408。作为又一示例，第一层1408通过凸点下冶金(UBM)沉积。沉积方法的这些示例并非旨在进行限制。根据该公开，本领域普通技术人员将能够想到适合于形成第一层的许多其他方法和工艺，并且在说明性实施例的范围内可以想到这些方法和工艺。

参考图15，该图描绘了根据说明性实施例的示例配置的框图。图1中的应用105与制造系统107交互以产生或操纵本文所述的配置1500。

实施例使制造系统沉积材料1504，从而在第一层1502上形成第二层1508。在一个实施例中，第二层1508是一组焊料凸块。在一个实施例中，使用铟，锡和铋形成第二层1508，以在77K至0.01K的温度范围内进行操作。在一个实施例中，第二层1508是铟凸块。第一层材料的该示例并非旨在进行限制。根据该公开内容，本领域普通技术人员将能够想到适合于形成第二层的许多其他材料，并且在说明性实施例的范围内可以想到这些材料。

在一个实施例中，第二层1508沉积在第一层1502上。例如，第二层1508是颗粒1506的IMS沉积。沉积方法的该示例并非旨在进行限制。根据该公开，本领域普通技术人员将能够想到适合于形成第一层的许多其他方法和工艺，并且在说明性实施例的范围内可以想到这些方法和工艺。

参考图16，该图描绘了根据说明性实施例的示例倒装芯片配置的框图。图1中的应用105与制造系统107交互以产生或操纵本文所述的配置1600。

实施例使制造系统将多个量子位芯片耦合至插入层1602。在一个实施例中，量子位芯片1608类似于图4中的量子位芯片配置400。在一个实施例中，散热器1610类似于图6中的散热器602。在一个实施例中，第二层1604类似于图10中的第二层1006。在一个实施例中，第三层1606类似于图11中的第三层1108。在一个实施例中，制造系统在一组铟凸块1612处将量子位芯片的一组焊盘与插入层1602的一组焊盘压缩结合。

参考图17，该图描绘了根据说明性实施例的示例倒装芯片配置的框图。图1中的应用105与制造系统107交互以产生或操纵本文所述的配置1700。

实施例使制造系统将第三层与第二层1704解耦合。在一个实施例中，将第三层和第二层1704结合的粘合材料从第二层1704的表面上清除掉。在一个实施例中，一组谐振器1712与对应的一组结1714对准。

参考图18，该图描绘了根据说明性实施例的示例倒装芯片配置的框图。图1中的应用105与制造系统107交互以产生或操纵本文所述的配置1800。

实施例使制造系统将散热器1806和信号连接器1808耦合到配置1800。散热器1806包括在低温温度范围内具有高导热率(高于阈值)的材料。在一个实施例中，散热器1806使用表现出至少100的RRR，并且在4开尔文的导热率阈值水平下具有大于1W/(cm*K)的导热率的材料形成。例如，散热器1806可以使用金，银，铜或铝形成以用于在77K至0.01K的温度范围内进行操作。散热器材料的这些示例并非旨在进行限制。根据该公开，本领域的普通技术人员将能够想到许多适合于形成散热器的其他材料，并且在示例性实施例的范围内可以想到这些材料。

在一个实施例中，散热器1806设置在信号连接器1808和第二层1804之间。在一个实施例中，信号连接器1808通过一组紧固件1812耦合到散热器1810。信号连接器1808在引脚1816处连接到一组传输线1814。信号连接器1808被配置为将量子位信号从传输线1814传输到用于信号处理的外部电路。

参考图19，该图描绘了根据说明性实施例的量子位芯片形成过程的流程图。过程1900可以在图1中的应用105中实现，以在散热器和量子位芯片中形成如关于图3、4、5、6和7所描述的结构。

该应用使制造系统蚀刻散热器中的结构(框1902)。在一个实施例中，该应用使制造系统在散热器中形成多个凹部。该应用使制造系统在散热器上沉积第一层(方框1904)。在一个实施例中，该应用使制造系统在多个凹部上沉积第一层。该应用使制造系统蚀刻量子位芯片中的结构(方框1906)。在一个实施例中，该应用使制造系统在多个量子位芯片上形成多个突起。该应用使制造系统在量子位芯片上沉积第二层(方框1908)。在一个实施例中，该应用使制造系统在多个突起上沉积第二层。该应用使制造系统将量子位芯片和散热器耦合(框1910)。在一个实施例中，该应用使制造系统将多个量子位芯片耦合至散热器。此后，该应用结束过程1900。

参考图20，该图描绘了根据说明性实施例的插入层形成过程的流程图。过程2000可以在图1中的应用105中实现，以在散热器和量子位芯片中形成如关于图8、9、10、11、12、13、14和15所描述的结构。

该应用使制造系统蚀刻衬底(插入层)中的结构(框2002)。在一个实施例中，该应用使制造系统在衬底中形成多个凹部。该应用使制造系统填充衬底中的结构(框2004)。在一个实施例中，该应用使制造系统填充衬底中的多个凹部。该应用使制造系统将介电层中的传输线连接至填充的结构(方框2006)。该应用使制造系统将手柄(第三层)耦合(附接)到介电层(方框2008)。该应用使制造系统蚀刻衬底以暴露填充的结构(方框2010)。该应用使制造系统在衬底上形成一组谐振器(方框2012)。该应用使制造系统在填充的结构上形成一组焊盘(方框2014)。该应用使制造系统在该组谐振器上沉积第一层(方框2016)。该应用使制造系统在该组谐振器上沉积第二层(方框2018)。此后，该应用程序结束过程2000。

参考图21，该图描绘了根据说明性实施例的量子位芯片形成过程的流程图。

过程2100可以在图1中的应用程序105中实现，以在散热器和量子位芯片中形成如关于图16、17和18所描述的结构。

该应用使制造系统在衬底封装和量子位芯片封装之间形成电连接(方框2102)。该应用使制造系统将手柄与介电层分离(框2104)。该应用使制造系统从介电层清除粘合剂(框2106)。该应用使制造系统将散热器附接到衬底封装(框2108)。该应用使制造系统在信号连接器和衬底封装之间形成电连接(方框2110)。此后，该应用程序结束过程2100。

在此参考相关附图描述了本发明的各种实施例。在不脱离本发明范围的情况下，可以设计出本发明的替代实施例。尽管在以下描述和附图中在元件之间阐述了各种连接和位置关系(例如，在上方，下方，相邻等)，但是本领域技术人员将认识到，本文所述的许多位置关系是独立于取向的，即使改变了取向，仍然可以维持所描述的功能。除非另有说明，否则这些连接和/或位置关系可以是直接的或间接的，并且本发明并不意图在这方面进行限制。因此，实体的耦合可以指直接或间接耦合，并且实体之间的位置关系可以是直接或间接的位置关系。作为间接位置关系的示例，在本说明书中提到在层“B”上形成层“A”包括其中一个或多个中间层(例如，层“C”)在层“A”和层“B”之间的情况，只要中间层基本上不改变层“A”和层“B”的相关特征和功能。

以下定义和缩写用于解释权利要求和说明书。如本文所用，术语“包括”，“包含”，“具有”或其任何其他变型旨在涵盖非排他式的包括。例如，包括一系列元素的组合物，混合物，过程，方法，物品或设备不一定仅限于那些元素，而是可以包括未明确列出或此类组合物，混合物，过程，方法，物品或设备所固有的其他元素。

另外，术语“说明性”在本文中用于表示“用作示例，实例或说明”。本文中被描述为“说明性”的任何实施例或设计不必被解释为比其他实施例或设计更优选或有利。术语“至少一个”和“一个或多个”应理解为包括大于或等于一的任何整数，即一，二，三，四等。术语“多个”应理解为包括大于或等于二的任何整数，即二，三，四，五等。术语“连接”可以包括间接“连接”和直接“连接”。。

在说明书中对“一实施例”，“一个实施例”，“示例实施例”等的引用指示所描述的实施例可以包括特定的特征，结构或特性，但是每个实施例可以包括或可以不包括特定的特征，结构或特征。而且，这样的短语不一定指代相同的实施例。此外，当结合实施例描述特定特征，结构或特性时，可以认为，无论是否明确描述，结合其他实施例来影响这样的特征，结构或特性均在本领域技术人员的知识范围内。

术语“大约”，“基本上”，“大体上”及其变化形式旨在包括与基于提交申请时可用的设备的特定数量的测量相关的误差程度。例如，“约”可以包括给定值的±8％或5％或2％的范围。

为了说明的目的已经给出了对本发明的各种实施例的描述，但是这些描述并不旨在是穷举的或者限于所公开的本发明的实施例。在不脱离所描述的本发明的实施例的范围和精神的情况下，许多修改和变型对于本领域普通技术人员将是显而易见的。选择这里使用的术语是为了最好地解释本发明的实施例的原理，对市场上存在的技术的实际应用或技术上的改进，或者使本领域的其他普通技术人员能够理解这里描述的本发明。

权利要求书(按照条约第19条的修改)

1.一种量子设备，包括：

插入层，包括一组通孔；

介电层，形成在插入层的第一侧上，该介电层包括通信地耦合到该组通孔的一组传输线；

多个量子位芯片，耦合到插入层的相对侧，每个量子位芯片包括：

在量子位芯片的第一侧上的多个量子位；以及

在量子位芯片的第二侧上的多个突起；

第一散热器，与多个量子位芯片热耦合，该第一散热器包括与多个量子位芯片的多个突起对准的多个凹部，并且特征在于通信耦合到该组传输线的信号连接器，以及

第二散热器，耦合到介电层，该第二散热器设置在信号连接器与介电层之间，并且信号连接器通过一组紧固件耦合到第一散热器。

2.根据前述任一权利要求所述的量子设备，其中，多个突起的形状被配置为使多个突起与多个凹部自对准。

3.根据前述权利要求所述的量子设备，其中多个突起具有金字塔形状。

4.根据前述权利要求所述的量子设备，还包括：

多个量子位芯片上的第一组焊盘，每个焊盘连接到对应的量子位；以及

插入层上的第二组焊盘，第二组焊盘形成在通孔上。

5.根据权利要求4所述的量子设备，还包括：

设置在第二组焊盘上的第一层；以及

设置在第一层上的一组焊料凸块，该组焊料凸块被配置为结合第一组焊盘和第二组焊盘。

6.根据权利要求5所述的量子设备，其中该组焊料凸块是选自包括铟，锡和铋的组中的至少一个。

7.根据权利要求1-3所述的量子设备，还包括：

设置在多个量子位芯片的多个突起上的第一层；以及

设置在散热器的多个凹部上的第二层。

8.根据权利要求7所述的量子设备，其中第一层是选自包括钛，银，铜，铂和金的组中的至少一个的层。

9.根据权利要求7或8所述的量子设备，其中第二层是选自包括钛，银，铜，铂和金的组中的至少一个的层。

10.一种方法，包括：

形成包括一组通孔的插入层；

在形成在插入层的第一侧上形成的介电层，该介电层包括通信地耦合到该组通孔的一组传输线；

在多个量子位芯片上形成多个突起；

将多个量子位芯片耦合到插入层的相对侧；以及

在散热器上形成多个凹部；以及

将多个量子位芯片耦合到散热器，多个凹部与多个突起对准；并且特征在于，

将信号连接器通信地耦合到该组传输线；以及

将第二散热器耦合到介电层，将第二散热器设置在信号连接器与介电层之间，并且将信号连接器通过一组紧固件耦合到第一散热器。

11.根据权利要求10所述的方法，其中，多个突起的形状被配置为使多个突起与多个凹部自对准。

12.根据权利要求10或11所述的方法，还包括:

使用粘合剂将手柄附接到介电层上；以及

使插入层变薄以在插入层的相对侧暴露该组通孔。

13.根据权利要求12所述的方法，还包括：

在将多个量子位芯片耦合在插入层上之后，将手柄从插入层上分离。

14.根据权利要求10-13所述的方法，还包括：

在多个量子位芯片上沉积第一组焊盘；

在插入层上沉积第二组焊盘，第二组焊盘沉积在通孔上。

15.根据权利要求14所述的方法，还包括：

在第二组焊盘上沉积第一层；

在第一层上沉积一组焊料凸块，该组焊料凸块被配置为结合第一组焊盘和第二组焊盘。

16.根据权利要求10-15所述的方法，还包括：

在多个量子位芯片的多个突起上沉积第一层；

在散热器的多个凹部上沉积第二层。

17.根据权利要求16所述的方法，其中第一层是选自包括钛，银，铜，铂和金的组中的至少一个的层。

18.根据权利要求16或17所述的方法，第二层是选自包括钛，银，铜，铂和金的组中的至少一个的层。