一种三阶噪声整形逐次逼近模数转换器

技术领域

本发明属于模拟数字转换器技术领域，涉及一种三阶噪声整形逐次逼近模数转换器。

背景技术

随着数字智能在电子信息产业中的迅速发展，众多如计算机、数字通讯等设备的广泛使用逐渐形成以数字系统为主体的格局。然而，在现实生活中，人们普遍看到的还是连续变化的模拟量。模数转换器(ADC)将连续变化的模拟信号转换成0/1的数字信号，是采集数据、处理数据等行业的重要模块。

SAR ADC作为一种高能效、数字化、工艺演进兼容性好的模数转换器在中等精度领域有着广泛的应用。然而，随着精度的提高，比较器噪声要求越来越严苛，指数级增长的电容阵列DAC失配越来越严重，SAR ADC的能效显著降低。

Delta-Sigma ADC广泛应用于高精度领域。借助过采样和噪声整形(NS)技术，Delta-Sigma ADC能够利用低分辨率的量化器和DAC达到很高的分辨率。然而，Delta-SigmaADC通常需要多级高性能运算跨导放大器构成的积分器，会消耗更多的功耗，而且随着工艺演进，电源电压降低，其设计变得越来越困难。

噪声整形SAR ADC是一种Delta-Sigma ADC和SAR ADC的混合结构，它合并了两者的优点。相比于传统的SAR ADC，NS-SAR ADC使用的噪声整形技术使其能够利用更低分辨率的DAC实现高有效位数。相比于传统的Delta-Sigma ADC，NS-SAR ADC有着更高分辨率的量化器，因此降低了对过采样比OSR的要求，能够实现更高的带宽。

目前发表的无源噪声整形SAR ADC多为一阶和二阶噪声整形，带内量化噪声抑制能力有限，且为了补偿无源积分通路的衰减，采用多路差分输入成比例放大的动态比较器。多路差分输入的动态比较器相比单路输入比较器来说，输入参考噪声更大，且由于多路输入差分对尺寸成比例放大，其消耗的功耗也成比例增大。

同时，高精度SAR ADC中采样电容的尺寸受采样噪声的限制。而大的采样电容不仅限制了输入信号的带宽，也增大了DAC建立时的动态功耗。因此，为了进一步提高信噪比，同时避免过大的采样电容，采样噪声取消技术成为了新的研究热点。

现有文献中的噪声整形SAR ADC将量化噪声的积分与输入信号在比较器的输入端相加，所以需要多路输入的比较器，极大地增加了比较器的噪声。而且，随着噪声整形阶数的提高，比较器的噪声会越来越大(一种噪声整形SAR ADC以及一种SOC)。

发明内容

为了解决上述传统噪声整形逐次逼近模数转换器多输入比较器带来的功耗和噪声的问题，以及大采样电容带来的动态功耗的问题，本发明提出了一种使用采样噪声取消技术的三阶噪声整形逐次逼近模数转换器。本发明提出的结构使用电容堆叠的方式对电压进行相加，因此不需要多路输入的比较器，大大降低了比较器的噪声和功耗。而且只需要拓展堆叠电容的数量就可以容易地拓展噪声整形的阶数，提高了ADC的有效位数。

本发明的目的至少通过如下技术方案之一实现。

一种三阶噪声整形逐次逼近模数转换器，包括第一电容阵列C

第一采样开关阵列S

第二采样开关阵列S

采样噪声取消模块的正输入端V

三阶量化噪声积分器的正输入端V

比较器的正输入端V

逐次逼近逻辑电路根据比较器输出结果和时钟信号输出数字信号D

进一步地，所述采样噪声取消模块包括采样噪声放大器OTA

采样噪声放大器OTA

进一步地，采样噪声放大器OTA

进一步地，所述三阶量化噪声积分器包括第一放大器OTA

第十六积分开关S

进一步地，第一积分开关S

进一步地，所述比较器包括第一NMOS管NM0、第二NMOS管NM1、第三NMOS管NM2、第四NMOS管NM3、第五NMOS管NM4、第六NMOS管NM5、第七NMOS管NM6、第一PMOS管PM0、第二PMOS管PM1、第三PMOS管PM2、第四PMOS管PM3、第五PMOS管PM4、第六PMOS管PM5、第七PMOS管PM6和第八PMOS管PM7；

第一NMOS管NM0的栅极作为比较器的正输入端V

进一步地，第一电容阵列C

进一步地，第一采样开关阵列S

进一步地，第一控制开关阵列S

栅压自举采样开关和传输门开关为规范可查的名称，广泛用于模数转换器电路。

进一步地，第一端口V

相比于现有技术，本发明的优点在于：

通过积分电容对量化噪声的一阶、二阶和三阶积分结果进行无源相加，避免了多输入比较器的使用，降低了比较器的输入噪声和功耗；使用了采样噪声取消技术，降低了输入采样DAC的电容值，从而降低了DAC建立过程的动态功耗，而且，第一级积分器的积分电容与采样DAC电容大小相同，因此，降低了积分器的功耗。因此，本发明可以应用于低噪声高精度的模数转换应用，适用于高精度传感器。

附图说明

图1是本发明实施例中的三阶噪声整形逐次逼近模数转换器的结构示意图；

图2为本发明实施例中的采样噪声取消模块的电路结构图；

图3为本发明实施例中的三阶量化噪声积分器的电路结构图；

图4为本发明实施例中的比较器电路结构图；

图5为本发明实施例中的时序控制图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合附图并举实施例，对本发明的具体实施进行详细说明。

实施例1：

一种三阶噪声整形逐次逼近模数转换器，如图1所示，包括第一电容阵列C

第一采样开关阵列S

第二采样开关阵列S

采样噪声取消模块的正输入端V

三阶量化噪声积分器的正输入端V

比较器的正输入端V

逐次逼近逻辑电路根据比较器输出结果和时钟信号输出数字信号D

如图2所示，所述采样噪声取消模块包括采样噪声放大器OTA

采样噪声放大器OTA

采样噪声放大器OTA

如图3所示，所述三阶量化噪声积分器包括第一放大器OTA

第十六积分开关S

第一积分开关S

如图4所示，所述比较器包括第一NMOS管NM0、第二NMOS管NM1、第三NMOS管NM2、第四NMOS管NM3、第五NMOS管NM4、第六NMOS管NM5、第七NMOS管NM6、第一PMOS管PM0、第二PMOS管PM1、第三PMOS管PM2、第四PMOS管PM3、第五PMOS管PM4、第六PMOS管PM5、第七PMOS管PM6和第八PMOS管PM7；

第一NMOS管NM0的栅极作为比较器的正输入端V

本实施例中，第一电容阵列C

本实施例中，第一采样开关阵列S

本实施例中，第一控制开关阵列S

栅压自举采样开关和传输门开关为规范可查的名称，广泛用于模数转换器电路。

第一端口V

如图5所示，所述一种使用采样噪声取消技术的三阶噪声整形逐次逼近模数转换器的工作原理如下：

在第K个转换周期，首先进入采样阶段，第一采样开关控制时钟Φ

采样完成后，第一采样开关控制时钟Φ

当第一采样开关控制时钟Φ

第一采样开关控制时钟Φ

第一量化噪声积分电容C

转换完成后，转换完成信号Φ

一阶积分完成后，第一级积分时钟Φ

二阶积分完成后，第二级积分时钟Φ

系统的噪声传递函数为(1-z

本实施例中，各元件的参数如下：

第一电容阵列C

本实施例的ADC实验结果为：在5兆次每秒的采样率下，仿真得到的信噪比SNDR为84.4dB，有效位数为14.4位。

实施例2：本实施例中，各元件的参数如下：

第一电容阵列C

本实施例的ADC实验结果为：在5兆次每秒的采样率下，仿真得到的信噪比SNDR为85.3dB，有效位数为13.9位。

实施例2：本实施例中，各元件的参数如下：

第一电容阵列C

本实施例的ADC实验结果为：在5兆次每秒的采样率下，仿真得到的信噪比SNDR为84dB，有效位数为13.7位。

以上三个实施例表明：第一，本发明可以实现三阶的噪声整形，大大提高ADC的有效位数。第二，由于使用闭环的量化噪声积分器，ADC的性能对第一放大器OTA

对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及形变，而所有的这些改变以及形变都应该属于本发明权利要求的保护范围之内。