固态ESD SIC模拟器
文献发布时间:2023-06-19 18:35:48
技术领域
本公开涉及用于静电放电测试的系统。
背景技术
静电放电(ESD)测试是验证半导体装置是否足够坚固以用于商业产品中的必要部分。使用ESD测试,制造商可以在成功的测试中确认装置性能,或者在商业发布之前修改装置以使其更能抵抗ESD。符合行业标准的典型ESD要求分为三个模型类别,即所谓的机器模型(MM)、人体模型(HBM)和充电装置模型(CDM)。MM测试要求需要60 ns至90 ns的电脉冲上升时间,其中脉冲幅度为±400 V或更高。基于HBM的测试需要2 ns至10 ns的上升时间和±8000伏的脉冲幅度。CDM测试要求±2000 V的脉冲幅度,其中脉冲上升时间为小于300 ps。装置通常必须以正和负脉冲电压两者进行测试,以确认符合行业标准。广泛的ESD测试已允许降低响应于ESD的装置故障率,并且可以例行地使用曾经易于发生ESD损坏的装置。
传统的ESD测试系统使用汞润高压继电器来产生所需的脉冲。这种继电器具有许多缺陷,诸如,例如,使用危险材料。半导体(固态开关)通常不够快,特别是能够产生所需的大脉冲电压的装置。一些看起来足够快的半导体装置(诸如,雪崩晶体管)具有限制,诸如仅适于在固定的相对较低电压下,而不是用于ESD测试的所需的随机可编程放电电压下产生脉冲。此外,即使半导体装置在其他方面适于开关,半导体装置也会允许泄漏电流,其在施加ESD应力之前可能会破坏被测半导体装置(DUT)。由于这些和其它原因,需要替代的ESD测试方法。
发明内容
静电放电(ESD)测试设备至少包括以背靠背连接耦合的第一FET和第二FET以及可操作以产生双极测试电压的测试电压源。ESD测试电容器定位为由所述测试电压源充电并且通过被测装置(DUT)以及所述第一FET和第二FET放电以响应于控制脉冲在所述DUT中产生测试脉冲。在一些示例中,第一和第二光隔离器耦合到所述第一FET和所述第二FET的相应栅极并且用于从脉冲发生器接收所述控制脉冲。在另外的示例中,第一和第二脉冲电路耦合到所述第一和第二光隔离器的相应输出以及所述第一和第二FET的相应栅极。在另外的示例中,所述脉冲发生器耦合到所述第一和第二光隔离器以将第一和第二栅极脉冲提供给所述第一FET和所述第二FET的相应栅极。在典型示例中,所述测试电压源可操作以产生幅度至少为200 V的双极测试电压。在另外的示例中,电流调节电阻器定位为使得所述测试电压源进行耦合以通过所述电流调节电阻器对所述ESD测试电容器进行充电。在一些示例中,ESD测试电容器开关可选择以产生MM、HM或CDM脉冲。典型地,所述第一FET和所述第二FET中的一个的源极或漏极耦合在所述电流调节电阻器和所述ESD测试电容器之间。在另外的示例中,ESD测试电阻器与所述ESD电容器和所述DUT串联定位,使得ESD测试电流通过所述ESD测试电阻器耦合到所述DUT,并且基于ESD测试模型选择所述ESD测试电阻器。在更进一步的实施例中,第一和第二电源电路分别耦合到所述第一FET和所述第二FET,其中所述第一和第二电源电路分别向所述第一脉冲电路和所述第二脉冲电路提供独立的电压。
在一些示例中,所述第一FET和所述第二FET形成第一背靠背FET对,并且多个FET耦合到所述第一背靠背FET对并且可操作以响应于所述脉冲发生器产生所述测试脉冲。所述多个FET中的所述FET可以被连接为背靠背FET对。相应光隔离器、电源电路和脉冲电路可以耦合到所述多个FET中的每一个。
ESD测试设备包括多个ESD脉冲发生器,每个ESD脉冲发生器定位为响应于至少一个背靠背连接的FET对的激活而在至少两个或更多个DUT中产生ESD测试脉冲。矩阵开关耦合到所述多个ESD脉冲发生器并且可操作以选择性地将所述ESD脉冲发生器中的一个或多个耦合到所述两个或更多个DUT中的任一个。ESD控制器耦合到所述矩阵开关并且可操作以选择DUT以耦合到EST脉冲发生器。在一些示例中,所述ESD脉冲发生器中的每一个包括多对背靠背连接的FET和/或一组或多组背靠背连接的FET。在典型示例中,提供双极电压源并且所述双极电压源可操作以产生幅度至少为400 V的电压,并且进行耦合以对在所述ESD脉冲发生器中的每一个中的相应测试脉冲电容器进行充电。
方法包括响应于施加到所述背靠背连接的SiC FET对的栅极的栅极脉冲,通过背靠背连接的SiC FET对对ESD测试电容器进行放电将ESD测试脉冲施加到DUT。在一些示例中,选择MM、HM或CDM ESD测试脉冲中的一个或多个。
通过参考附图进行的以下详细描述,所公开技术的前述和其它特征和优点将变得更加显而易见。
附图说明
图1A示出了代表性的ESD测试脉冲器。
图1B示出了成对的、背靠背FET的交替堆叠,其允许比从单对FET获得的那些更高的脉冲电压。
图1C示出了相应极性的第一和第二FET堆叠的组合,其允许比从单对FET获得的那些更高的脉冲电压。
图2示出了代表性的基于FET的ESD测试脉冲器,其包括单对背靠背FET,每一个由相应的电源供电。
图3示出了代表性的ESD系统,其包括基于FET的测试脉冲器和开关矩阵。
图4示出了代表性的ESD测试方法。
图5示出了另一个基于FET的测试脉冲器,其包括用于每个FET的电源。
图6示出了另一个基于FET的测试脉冲器。
具体实施方式
本文公开了可以用于ESD测试或其他应用中并且可以在不使用如在传统方法中的汞润继电器的情况下产生必要的电压脉冲的方法和设备。所公开的方法和设备还可以产生具有可变幅度、持续时间和高达几MHz的重复率的脉冲,包括根据预期ESD测试模式的随机幅度和极性。此外,所公开的方法可配置为将脉冲提供给多个装置,诸如经受ESD合规性测试的装置。参考基于SiC的半导体装置描述所公开的方法,但是也可以根据脉冲要求使用其他半导体装置。此外,虽然参考ESD测试描述了所公开的技术,但是脉冲生成方法可以配置用于其他应用,诸如高压灭菌、质谱、电子显微镜、离子注入、传输线脉冲或其他。可以实施所公开的基于半导体的方法,使得泄漏电流不会通过被测装置(DUT)传导。在一些情况下,这些泄漏电流会损坏被测装置,包括适当抵抗基于ESD的损坏的装置。
在代表性示例中,所公开的方法和设备可以产生具有低脉冲畸变的合适的脉冲波形,并且脉冲波形可以符合ESD测试的行业标准。可以以合理的成本产生至少1 kV到8 kV或更高的脉冲幅度,其中脉冲持续时间为几百ps到几十ns。
为了解释的目的,具有公共源极或公共漏极连接的相同类型(P沟道或N沟道)的一对FET在本文中被称为背靠背对,并且这种连接被称为背靠背的连接。在这种背靠背连接中,两个FET的源极(或漏极)连接在一起。在这种背靠背连接中,与该对相关联的体二极管被连接为反并联的。在其他示例中,一对不同类型的FET,即一个P型FET和另一个N型FET是连接的源极至漏极或漏极至源极。这种连接在本文中被称为前后连接并且该对被称为前后对。与背靠背连接一样,与这样一对相关联的二极管被连接为反并联的。将源极连接到漏极或漏极连接到源极的相同类型的FET称为串联连接。如下文所讨论的,在一些示例中,一组串联连接的第一类型的FET被布置为与一系列第一类型的FET的成背靠背连接,或与一系列不同于第一类型的第二类型的FET成前后连接。对于ESD和其他应用而言,基于SiC的FET可以是优选的,这是因为其比基于其他材料的FET在更高的电压下有用。
参考图1A,代表性的ESD测试系统100包括第一FET 102和第二FET 112,其连接起来,使得第一FET 102的源极(或漏极)连接到第二FET 112的源极(或漏极),即第一FET 102和第二FET 114以背靠背配置连接并且形成背靠背对。在图1A的示例中,第一FET 102和第二FET 112是N沟道SiC FET。第一FET 102和第二FET 112分别与通常称为体二极管的第一和第二二极管103、113相关联。第一和第二二极管103、113有效地处于反并联连接中。第一FET 102的漏极(或源极)耦合到公共连接,通常是接地连接。第二FET的漏极(或源极)连接在电流调节电阻器122和形成ESD测试模型组121的ESD测试电容器124和ESD测试电阻器125之间。ESD测试电容器124通过电流调节电阻器122由测试电压源120进行充电。在典型示例中,测试电压源120可以产生幅度至少为200 V、400 V、500 V、800 V、1000 V或更大的双极电压。
控制信号发生器130耦合到第一光隔离器104和第二光隔离器114,其继而分别耦合到第一脉冲电路106和第二脉冲电路116。经由相应的光隔离器和脉冲电路向第一FET102和第二FET 112的栅极施加控制脉冲允许ESD测试电容器由第一FET 102和第二FET 112进行放电,从而在被测装置(DUT)中产生测试脉冲126。DUT 126中的测试脉冲的持续时间、幅度和时间形状基于测试电容器124的电容、测试电阻器125的电阻和控制脉冲。在一些示例中,处理器129或其他数字控制器定位为基于所考虑的ESD模型,通常基于ESD模型组121中的部件的值、所选电压和控制脉冲来选择电容值、测试电压和脉冲形状。
虽然可以使用背靠背连接的FET对,但在一些示例中,单对FET不适用于所需的电压。图1B示出了包括多个背靠背连接的FET对150、151、152的替代FET配置,但是也可以提供更多的FET对,如所示的。FET中的每一个的栅极可以进行耦合以接收合适的脉冲,使得测试电容器159由FET进行放电以在DUT中产生ESD测试脉冲。
在图1C所示的另一个示例中,相同类型(串联连接)的第一多个FET 160和相同类型(串联连接)的第二多个FET 180以背靠背配置耦合,即,FET 161的漏极(或源极)连接到FET 181的源极(或漏极)。第一多个160中的FET 161、162、163串联连接,并且第二多个180中的FET 181、182、183串联连接。FET 161、162、163的体二极管关于FET 181、182、183的体二极管是反并联的。栅极连接未示出,但是每个栅极通常耦合到脉冲电路或以其他方式耦合为接收脉冲信号以启动ESD测试信号。FET可以成组和成对布置,如图1B至1C所示的一样方便。
通常,上述配置中的每个FET需要专用的隔离电源。所需的FET总数取决于脉冲电压和FET特性。在一个示例中,1700 V脉冲发生器使用12个晶体管,其中6个用于提供正脉冲并且6个用于提供负脉冲。
在其他示例中,可以使用P沟道和N沟道FET的各种组合。
参考图2,代表性ESD测试设备200包括FET对202,其包括具有背靠背连接的第一FET 204和第二FET 206。相应的FET驱动器210、220耦合到第一FET 204和第二FET 206的栅极,以通过使电容器230经由DUT 248放电到接地连接250来启动ESD测试脉冲。FET驱动器210、220包括相应的电源212、222、光隔离器214、224和脉冲驱动器216、226。光隔离器214、224进行耦合以接收来自未示出的控制脉冲源的脉冲输入。电源212、224根据需要通常以图2中被示为V
参考图3,ESD测试系统300可操作以选择性地将ESD测试脉冲施加到多个DUT 302中的任一个,以及在用测量系统304进行EST测试脉冲之前或之后评估DUT。ESD测试系统300包括ESD脉冲发生器,诸如脉冲器314
处理器306耦合到存储器装置308,其存储用于选择ESD测试模型以确定脉冲特性,诸如要施加的EST测试脉冲的幅度或持续时间、ESD脉冲极性、数量,以及对用于测试的DUT的选择。处理器308耦合到开关矩阵以选择适当的DUT以进行测试并且可以从高压电源312选择测试电压。在一些示例中,处理器306耦合到网络以传送测试结果并且接收关于要施加的测试脉冲和要选择的DUT的指令。
参考图4,ESD测试的代表性方法400包括在402选择ESD测试模型以及在404基于所选模型确定一个或多个测试脉冲。可以选择测试脉冲以具有合适的幅度、极性、脉冲持续时间或其他性质。在406,合适的电容器被充电到测试电压,并且在408,电容器通过DUT和一个或多个FET对,通常为至少一个背靠背FET对进行放电。在410,评估DUT以确定对测试脉冲的响应。如上面所讨论的,在一些示例中,测试多个DUT,并且不同的测试脉冲可以用于一些或全部DUT。
图5示出了示例系统500,其显示要与HBM模型和MM模型测试一起使用的一些部件和值。系统500包括高压电源502,其进行连接以用由电阻器503调节的电流来对电容器504充电。电容器504定位为响应于由栅极驱动器514施加到背靠背FET对512的栅极的脉冲而经由电阻器510通过DUT 506放电。如图所示,对于HBM模型脉冲和MM模型脉冲而言,电容器504分别具有为100 μF或200 μF的电容值,并且电阻器510分别具有1.5 kΩ和0 Ω的电阻值。用于不同ESD模型的电阻器和电容器可以手动切换,或由处理器控制。
参考图6,ESD测试脉冲发生器600包括隔离的DC-DC转换器602、603,其进行耦合以接收+5 V的输入并且分别产生指向电容器网络604、605的隔离+20 V和-5 V输出(被标注为+20 V、+5 V和+20 V1以及-5 V1)。光隔离器612、613由DC-DC转换器602、604供电并且耦合到TTL控制信号。响应于TTL控制信号,光隔离器612、613产生脉冲输出到相应的栅极驱动器622、623,其也由相关联的隔离DC-DC转换器602、603供电。栅极驱动器622、623耦合到相应FET 632、633的栅极。高压电源640耦合到电容器642,其可以进行放电以在DUT 644中产生ESD测试脉冲。
除非上下文另外明确规定,否则如本说明书和权利要求书中所使用,单数形式“一(a/an)”和“所述”包含复数形式。另外,术语“包括”意指“包含”。进一步地,术语“耦合”不排除耦合项之间存在中间元件。
本文所描述的系统、设备和方法不应以任何方式被解释为限制性的。实际上,本公开针对各种所公开实施例的所有新颖和非显而易见的特征和方面,无论是个别地还是以彼此形成的各种组合和子组合。所公开的系统、方法和设备不限于任何具体方面或特征或其组合,所公开的系统、方法和设备也不要求存在任何一个或多个具体优点或解决任何一个或多个具体问题。任何操作理论均是为了便于阐释,但所公开的系统、方法和设备不限于此类操作理论。
尽管所公开的方法的操作以用于方便呈现的特定顺序次序进行描述,但是应当理解,此描述方式涵盖重新布置,除非特定排序是在下面所阐述的具体语言所要求的。例如,在一些情况下,可以重新布置或同时执行按顺序描述的操作。此外,为了简单起见,附图可能没有示出所公开的系统、方法和设备可以与其它系统、方法和设备结合使用的各种方式。另外,本说明书有时使用像“产生”和“提供”的术语来描述公开的方法。这些术语是所执行的实际操作的高水平抽象。与这些术语相对应的实际操作将取决于特定实施方式而变化,并且易于由所属领域普通技术人员辨别。
在一些示例中,值、程序或设备被称为“最低”、“最佳”、“最小”等。将被认识到的是,这类描述旨在指示可在许多使用的功能替代方案中进行选择,并且这类选择不需要更好、更小或者优选于其它选择。
如本文所使用的,高压(HV)是指幅度至少为200 V、500 V、1000 V或2000 V的电压。在一些示例中,HV电源可以产生具有两种极性的HV,但是可以使用多个HV电源,并且最小和最大电压可以具有不同的幅度。
ESD测试可以用提供有处理器可执行指令的处理器来控制,处理器可执行指令可以存储在本地存储器装置中,在远程存储器装置处或经由网络提供。虽然ESD脉冲发生器可以用数字脉冲驱动,但也可以使用数模转换器来产生期望的脉冲形状。处理器可以耦合到HV电源以选择电压和极性,并且还可以根据需要耦合到开关电阻器和电容器,这取决于要使用的ESD测试模型。处理器还可以耦合到测量系统,以在经受ESD测试脉冲之前和/或之后评估DUT性能。此外,处理器可以使用模拟或数字控制信号选择ESD测试脉冲幅度、极性、脉冲时间形状、脉冲持续时间和脉冲重复率。处理器还可以提供随机脉冲幅度、持续时间、极性和脉冲波形。
鉴于所公开的本发明的原理可施加于许多可能的实施例,应认识到所说明的实施例仅为优选的示例并且不应视为限制本公开的范围。
- 一种具有ESD结构的SiC MOSFET器件
- 集成ESD的SiC功率MOSFET器件及制备方法