用于半导体裸片组合件的接合垫及相关联方法及系统

技术领域

本公开大体上涉及半导体裸片组合件，且更特定来说，涉及用于半导体裸片组合件的接合垫及相关联方法及系统。

背景技术

半导体封装通常包含安装在衬底上并装纳在保护性遮盖物(例如，囊封材料)中的半导体裸片(例如，存储器芯片、微处理器芯片、成像器芯片)。半导体裸片可包含功能特征，例如存储器单元、处理器电路或成像器装置，以及电连接到功能特征的接合垫。接合垫可电连接到衬底的对应导电结构，所述导电结构可耦合到所述保护性遮盖物外部的端子，使得半导体裸片可连接到更高级别的电路系统。

市场压力不断促使半导体制造商减小半导体封装的大小以适应电子装置的空间约束。在一些半导体封装中，可使用直接芯片附接方法(例如，半导体裸片与衬底之间的倒装芯片接合)来减少半导体封装的覆盖区。此直接芯片附接方法包含将电耦合到半导体裸片的多个导电支柱直接连接到衬底的对应导电结构(例如，导电凸块)。在这方面，可在个别导电支柱上方形成焊接结构用于将导电支柱接合到对应导电结构-例如，形成包含导电支柱、焊接结构及导电凸块的接头结构。此外，可应用囊封材料来保护半导体裸片。

发明内容

本公开的一方面提供一种半导体裸片组合件，其包括：第一半导体裸片，其包含在所述第一半导体裸片的第一侧上的第一接合垫；及第二半导体裸片，其包含在所述第二半导体裸片的第二侧上的第二接合垫；其中所述第一接合垫在所述第一接合垫与所述第二接合垫之间的接合界面处与所述第二接合垫对准且接合到所述第二接合垫；且所述第一及第二接合垫中的至少一者包含主要具有第一晶体学取向的第一铜层及主要具有不同于所述第一晶体学取向的第二晶体学取向的第二铜层，所述第一铜层位于所述接合界面处。

本公开的另一方面提供一种方法，其包括：在电介质材料中形成开口使得所述开口的底部表面暴露包含在所述电介质材料中的导电结构；用大体上具有第一晶体学取向的第一铜来部分地填充所述开口，其中所述第一铜连接到所述导电结构并且包含在所述开口的所述底部表面之上且与之平行的第一顶部表面；及用大体上具有不同于所述第一晶体学取向的第二晶体学取向来填充所述开口，其中所述第二铜与所述第一铜的所述第一顶部表面接触并且包含通常与所述电介质材料表面齐平的第二顶部表面。

本公开的另一方面提供一种半导体裸片组合件，其包括：逻辑裸片，其包含第一侧及与所述第一侧相对的第二侧，其中：所述第一侧包含集成电路系统及与其耦合的导电结构；且所述第二侧包含第一接合垫，其可操作地通过延伸穿过所述逻辑裸片的穿衬底通路(TSV)与所述导电结构耦合；及存储器裸片，其在所述逻辑裸片的所述第二侧处接合，所述存储器裸片包含具有存储器阵列的前侧及与所述存储器阵列可操作地耦合的第二接合垫，其中：个别第二接合垫在所述存储器裸片与所述逻辑裸片之间的接合界面处与对应第一接合垫对准且接合到所述对应第一接合垫；且所述第一、第二或第一及第二接合垫两者都包含主要具有第一晶体学取向的第一铜层及主要具有不同于所述第一晶体学取向的第二晶体学取向的第二铜层，所述第一铜层位于所述接合界面处。

附图说明

参考以下图式可更好地理解本技术的许多方面。图中的组件不一定按比例绘制。而是，重点放在清楚地说明本技术的原理。

图1是根据本技术的实施例的具有半导体裸片的堆叠的界面晶片的图。

图2A到2C说明根据本技术的实施例的用于核心半导体裸片的工艺的阶段。

图3是说明根据本技术的实施例的界面晶片的一部分的图。

图4A及4B说明根据本技术的实施例的用于形成半导体裸片组合件的工艺的阶段。

图5是根据本技术的实施例的半导体裸片组合件的图。

图6A说明根据本技术的实施例的形成接合垫的工艺步骤。

图6B是根据本技术的实施例彼此接合的接合垫的图。

图7是示意性地说明包含根据本技术的实施例配置的半导体裸片组合件的系统的框图。

图8是根据本技术的实施例的形成接合垫的方法的流程图。

具体实施方式

下文描述涉及用于半导体裸片组合件的接合垫及相关联系统及方法的若干实施例的特定细节。晶片级封装(WLP)可为半导体裸片组合件(半导体装置组合件)提供缩放形状因子。WLP技术利用界面晶片，半导体裸片或半导体裸片的堆叠(例如，有源裸片、已知良好裸片、存储器裸片)附接到所述界面晶片。个别半导体裸片(或半导体裸片的堆叠)与界面晶片的对应界面裸片对准并且电连接到界面晶片的对应界面裸片。界面裸片可包含类型与所述半导体裸片不同的半导体裸片(例如，控制半导体裸片的逻辑裸片)或具有重布层(RDL)的中介层裸片，所述重布层(RDL)经配置以在半导体裸片(或堆叠的半导体裸片)与更高级别的电路系统(例如，逻辑裸片及/或存储器裸片外部的主机装置)之间路由电信号。

在半导体裸片(或半导体裸片的堆叠)已附接到可称为晶片上的芯片(CoW)的界面晶片之后，囊封材料(例如，模化合物材料、环氧模制化合物(EMC))可安置在界面晶片上方，使得半导体裸片(或半导体裸片的堆叠)浸入囊封材料中。随后，在高温下固化囊封材料以硬化囊封材料以便于为半导体裸片提供保护。可使用研磨工艺步骤去除半导体裸片(或半导体裸片的堆叠)之上的多余囊封材料。使用囊封材料为半导体裸片提供保护的工艺步骤可称为模制工艺。在模制工艺之后，接着可进行一或多个单切工艺步骤以沿界面晶片的划线单切(例如，切断、分离)个别半导体裸片组合件。

对于某些半导体裸片组合件，通过在半导体裸片与界面晶片(或界面晶片的界面裸片)之间形成接头结构将半导体裸片附接到界面晶片-例如，在半导体裸片上形成导电支柱，在界面裸片上形成导电凸块，及使用焊料将导电支柱连接到导电凸块。半导体裸片与界面裸片之间的距离可称为接合线厚度(BLT)，其与接头结构的总高度相关。类似地，可通过在两个或多个半导体裸片(例如，存储器裸片)之间形成接头结构来将其彼此连接以产生半导体裸片的堆叠。在一些情况下，半导体裸片组合件包含承载半导体裸片的堆叠(例如，4、8、12或甚至更多数量的半导体裸片)的界面裸片。因此，BLT加起来限制可容纳在半导体裸片组合件中的半导体裸片的数量，同时满足半导体裸片组合件的高度规格。

可通过利用直接接合方案(其也可被称为零BLT配置)消除半导体裸片之间(或半导体裸片与界面裸片之间)的接头结构。因此，直接接合方案可促进降低半导体裸片组合件的总体高度或增加半导体裸片的数量，同时满足半导体裸片组合件的高度要求。通常，直接接合方案包含直接接合到对应的对应物的两种或更多种不同材料(例如，导电材料及环绕导电材料的电介质材料)。换句话说，分别地，第一半导体裸片的导电材料接合到第二半导体裸片的对应导电材料，且第一半导体裸片的电介质材料接合到第二半导体裸片的对应电介质材料。以此方式，直接接合方案可在第一与第二半导体裸片的导电材料之间形成互连件(具有零BLT的导电路径)，而环绕的电介质材料为互连件提供电隔离及结构支撑。

因此，直接接合可称为组合接合、混合接合或类似者。一般来说，直接接合工艺包含两个阶段。首先，将两个裸片/晶片(例如，顶部裸片/晶片、底部裸片/晶片)附接在一起，使得顶部及底部裸片/晶片的电介质材料彼此接合。在一些实施例中，待接合的表面被活化(例如，使用等离子体处置工艺)以促进表面的接合。此外，顶部及底部裸片的接合垫(包含导电材料)面向彼此对准以在其之间形成导电路径，如下文更详细描述。此外，接合垫可相对于电介质材料的表面(例如，接合界面、配合界面)凹陷，使得电介质材料的接合可在不受突出接合垫干扰的情况下实现。

随后，接合裸片/晶片在高温下退火(例如，接合后退火)，使得顶部及底部裸片的导电材料可在由凹陷与环绕接合垫的电介质材料界定的开放空间内朝向彼此膨胀(例如，由于导电材料与电介质材料之间的热膨胀系数(CTE)的不匹配)。当顶部与底部导电材料的表面接触时，导电材料交接(例如，经由从一种导电材料到另一种导电材料的原子迁移(混杂、扩散))，以形成永久性接合-例如，冶金接合。一旦在导电垫之间形成接合，当接合的裸片/晶片达到半导体裸片组合件的环境温度或操作温度时，导电材料不分离(或切断)。

直接接合方案为半导体装置组合件提供各种优势。举例来说，在直接接合方案中消除了与形成接头结构相关联的良率、可靠性及/或性能问题。此外，可使用用于制造半导体装置的各种工艺步骤(例如，用于形成铜互连件的工艺步骤、化学机械抛光处理步骤、湿式/干式蚀刻工艺步骤)来产生接合垫，使得可缩放接合垫的间距以实现细间距半导体裸片堆叠。此外，通过在半导体装置组合件中容量增加数量的存储器裸片-例如，由于零BLT，可增加半导体装置组合件的存储容量，同时维持相同封装高度。

与直接接合方案相关联的挑战之一可能是与对经接合裸片/晶片(例如，使用电介质层接合彼此附接的裸片/晶片)进行退火以在接合后退火期间在接合垫之间形成冶金接合相关联的热循环。在一些情况下，接合后退火温度范围约在大约350℃到450℃之间。在一些实施例中，鉴于在直接接合工艺步骤期间使用的某些材料-例如，用于将晶片(例如，包含存储器裸片的半导体晶片、包含逻辑裸片的界面晶片)附接到载体衬底的粘合材料，降低接合后退火温度可为有益的。另外，或替代地，可限制接合后退火温度以避免对已完成其处理的半导体裸片(例如，动态随机存取存储器(DRAM)产品)进行额外的热循环。在一些情况下，额外热循环可能会对半导体裸片具有不期望的影响。

本技术经设计以促进直接接合方案的接合垫之间的接合。更具体地说，本技术可适合于在相对较低的温度(例如大约200℃或更低)下进行接合后退火工艺。举例来说，接合垫可包含彼此不同的复合导电材料(除用作接合垫的衬垫的导电材料之外的两种或更多种导电材料(例如，复合金属结构))。在这方面，在退火温度(例如，接合后退火温度)下展现相对更高扩散率的导电材料可安置在接合垫的接合界面(配合界面)处。因此，至少由于更高扩散率，可增强接合垫之间的接合强度-例如，促进跨越接合界面的晶粒生长，改进跨越接合界面的导电材料的混杂，避免在接合界面处的微孔隙形成等。在一些实施例中，此类导电材料包含铜。在一些实施例中，铜主要具有(111)晶体学取向，其也可被称为纳米孪晶(nanotwin)铜(例如，NT-Cu(111))。

此外，接合垫的远离接合界面的剩余部分可包含不同于纳米孪晶铜的导电材料-例如，不具有特定主要晶体学取向的铜或具有不同于(111)的主要晶体学取向的铜，例如(100)或(110)晶体学取向。NT-Cu(111)具有更高扩散率(例如，与具有其它晶体学配置的铜相比，约为三(3)倍的扩散率)，其促进在相对较低的接合后退火温度(例如，大约200℃或更低)下接合垫之间的接合，例如通过抑制铜到铜凹入孔隙形成。因而，在配合界面处包含NT-Cu(111)的接合垫可适合于使用相对较低接合后退火温度的直接接合工艺-例如，芯片到晶片(C2W)直接接合方案、面到背(F2B)直接接合方案。

术语“半导体装置或裸片”通常是指包含一或多种半导体材料的固态装置。半导体装置的实例包含逻辑装置、存储器装置、微处理器或二极管等等。此类半导体装置可包含集成电路或组件、数据存储元件、处理组件及/或在半导体衬底上制造的其它特征。此外，术语“半导体装置或裸片”可指代成品装置或在变成成品装置之前的各种处理阶段处的组合件或其它结构。取决于其使用上下文，术语“衬底”可指代晶片级衬底或经单切裸片级衬底。此外，衬底可包含半导体晶片、封装支撑衬底、中介层、半导体装置或裸片或类似者。所属领域的一般技术人员将认识到，可在晶片级或裸片级处执行本文中所描述的方法的合适步骤。

此外，除非上下文另有指示，否则可使用常规半导体制造技术来形成本文中所公开的结构。举例来说，可使用化学气相沉积、物理气相沉积、原子层沉积、旋转涂布、镀敷及/或其它合适技术来沉积材料。类似地，可(例如)使用等离子体蚀刻、湿式蚀刻、化学机械平坦化或其它合适技术来去除材料。一些技术可与光刻工艺组合。相关领域的技术人员还将理解，技术可具有额外实施例，并且可在不具有本文参考图2A到5描述的实施例的若干细节的情况下实践所述技术。

如本文中所使用，术语“垂直”、“横向”、“向下”、“向上”、“上”及“下”可指代鉴于图中所展示的取向的半导体裸片组合件中的特征的相对方向或位置。举例来说，“上”或“最上”可指代定位成比另一特征更接近于页面的顶部的特征。然而，这些术语应广义地解释为包含具有其它取向的半导体装置。此外，说明书及权利要求书中的术语“前”、“后”、“顶部”、“底部”、“上方”、“下方”及类似者(如果存在)用于描述目的并且不一定用于描述永久性相对位置。应理解，如此使用的术语在适当的情况下是可互换的，使得本文描述的本发明的实施例例如能够在除本文所说明或以其它方式描述的取向以外的其它取向上操作。除非另有说明，否则例如“第一”及“第二”的术语用于任意区分此类术语描述的元件。因此，这些术语不一定希望表示指示此类元件的时间优先化或其它优先化。如本文使用的术语“耦合”不希望限于直接耦合或机械耦合。

图1是根据本技术的实施例的具有半导体裸片110的堆叠的界面衬底105(或界面晶片)的图。鉴于对准且附接到界面衬底105的对应界面裸片106的经单切个别半导体裸片110(或半导体裸片110的堆叠)，承载半导体裸片110的堆叠的界面衬底105可称为重构晶片(或如上文描述的CoW)。尽管本技术在本文中用包含附接到界面裸片(例如，界面裸片106)的半导体裸片的堆叠(例如，半导体裸片110的堆叠)半导体装置组合件描述，但应理解，本技术的原理不限于此。举例来说，根据本技术的半导体装置组合件可包含附接(或接合)到界面裸片的单个半导体裸片(例如，存储器裸片)。

在一些实施例中，界面裸片106是与类型与堆叠的半导体裸片110(例如，存储器裸片、DRAM产品)不同的半导体裸片(例如，逻辑裸片、控制器裸片)。逻辑裸片可经配置以与半导体裸片110及与逻辑裸片耦合的更高级别的电路系统(例如，半导体装置组合件外部的主机装置)交换电信号。在一些实施例中，界面裸片106是具有各种导电结构(例如，重布层、通路、互连件)的中介层裸片，所述导电结构经配置以在半导体裸片110的堆叠与更高级别的电路系统-例如，通过中介层裸片与半导体裸片110的堆叠耦合的中央处理单元(CPU)之间路由电信号。

半导体裸片110的堆叠包含彼此上下堆叠的半导体裸片110。堆叠的每一半导体裸片110具有面朝界面裸片106的前侧，其可被称为具有存储器阵列、耦合到存储器阵列的集成电路、耦合到集成电路的接合垫等的半导体裸片的有源侧，以及与前侧相对的后侧。如本文更详细地描述，半导体裸片110的后侧可包含经配置以附接到(或接合到)另一个裸片(或晶片)的接合垫的接合垫。此外，半导体裸片110可包含延伸穿过半导体裸片110的穿衬底通路(TSV)，其经配置以将前侧上的接合垫与后侧上的接合垫耦合。堆叠的最上半导体裸片110可称为顶部裸片，并且位于顶部裸片与界面裸片106之间的一或多个半导体裸片110可称为核心裸片。

类似地，逻辑裸片106包含前侧(例如，具有各种集成电路、接合垫及/或耦合到集成电路的导电结构的逻辑裸片的有源侧等)及与前侧相对的后侧。前侧上的导电结构可包含重布层及通路，以及经配置以与更高级别的电路系统-例如中央处理单元(CPU)耦合的导电支柱/垫及/或端子(例如，球栅阵列(BGA)中的球)。逻辑裸片106的后侧可包含经配置以附接到(或接合到)另一裸片(例如，半导体裸片110)的接合垫的接合垫。此外，逻辑裸片106可包含延伸穿过逻辑裸片106的TSV，其经配置以将前侧上的接合垫与后侧上的接合垫耦合。

在一些实施例中，在完成前侧晶片处理(例如，形成耦合到集成电路的接合垫)之后，使用粘合材料将核心晶片(包含核心裸片的晶片)临时附接到载体晶片(或衬底)-例如，核心晶片的前侧面向载体晶片。随后，可减薄核心晶片以从后侧暴露核心裸片的TSV。在已被减薄的核心裸片/晶片的后侧处形成各种结构以促进核心裸片的堆叠-例如，沉积电介质层以保护核心裸片的后侧，形成连接到TSV的暴露表面的接合垫等。在一些实施例中，粘合材料可约束沉积电介质层(及/或对接合垫进行退火)的温度。然后，核心裸片被划切并且与顶部裸片一起堆叠在界面衬底105上(例如，使用用于直接接合的工艺步骤)以产生重构晶片，如在图1中所说明。然而，堆叠的顶部裸片可能比核心裸片更厚，并且可能不具有后侧导电结构(或TSV)。

用于制备半导体裸片以将其彼此上下堆叠(例如，在晶片的前侧上形成耦合到集成电路的接合垫及/或导电结构，将晶片临时附接到载体衬底，从后侧减薄晶片，在后侧上形成导电垫等)的工艺步骤可应用于界面衬底105，使得可在界面裸片106的前侧及后侧上形成用于堆叠半导体裸片的适当导电结构。因而，界面衬底105可对应于已完成上文描述的工艺步骤的界面晶片-例如，已被减薄且包含用于在前侧及后侧上进行堆叠的适当导电结构。图1还描绘半导体裸片110的堆叠之间的界面衬底105的划线115(其可称为划切道、切割线或类似者)(例如，沿x方向的水平划线115a及沿y方向的垂直划线115b)。在一些实施例中，在完成CoW的模制工艺之后，沿划线单切个别半导体裸片组合件。

图2A到2C说明根据本技术的实施例的用于核心半导体裸片(或包含核心半导体裸片的核心晶片)工艺的阶段。图2A说明在完成前侧处理后形成各种结构之后的核心半导体裸片(例如，核心晶片的核心DRAM裸片)的一部分的横截面图。举例来说，图2A说明具有前侧211及与前侧211相对的后侧212的半导体裸片210(其可为半导体裸片110的实例或包含半导体裸片110的方面)。半导体裸片210的前侧211包含集成电路215(例如，存储器阵列、可操作地耦合到存储器阵列的外围电路系统等)、耦合到集成电路215的互连件层220(例如，包含导电迹线及通路的一或多个电介质层)及穿衬底通路225(TSV)。互连件层220进一步耦合到TSV垫226及探针垫230。半导体裸片210还包含可被隔离(例如，与集成电路215电隔离)或连接到半导体裸片210的接地平面的虚设垫227。在一些实施例中，垫226、227及230包含Al(或AlCu合金)。

在已经在互连件层220上形成垫226、227及230后，可形成电介质层235(例如，在约375℃下沉积的氧化硅(SiOx))。取决于垫226、227及230提供的宽高比，一或多个气隙245可存在于电介质层235中。此后，可在电介质层235上形成电介质层240(例如，在约350℃下沉积的硅碳氮化物(SiCN))。随后，在电介质层235及240中形成接合垫245及250。个别接合垫245及250包含导电衬垫246(例如，TaN)及金属247(例如，铜)。金属247可包含具有不同材料性质的两种或更多种金属(除导电衬垫246之外)，如参考图6A及6B更详细描述。

接合垫245通过TSV垫226及互连件层220耦合到TSV 225，而接合垫250未连接到半导体裸片210的任何电有源及/或功能组件。因而，接合垫250可称为虚设接合垫，而接合垫245可称为有源接合垫。接合垫250(或贯穿半导体裸片210分布的多个接合垫250)可提供接合垫245所需的工艺均匀性以满足-例如，禁止接合垫245的表面在电介质层240的表面之上突出，金属(例如铜)在电介质层240的表面之下的凹陷(凹入及/或侵蚀)在可接受范围内-例如，在化学机械抛光(CMP)工艺步骤之后。对接合垫245及250的此要求促进前侧211与其它半导体裸片(或逻辑裸片)的正确接合。

图2B说明TSV 225已从后侧212暴露之后的半导体裸片210的横截面图。在这方面，半导体裸片210已使用粘合材料260临时附接到载体衬底265，其中半导体裸片210的前侧211面向载体衬底265。随后，已执行背面研磨处理(或CMP工艺)以从后侧212暴露TSV 225。在一些实施例中，TSV 225的一部分可从后侧212突出，并且可形成电介质层270(例如，在约180℃下沉积的氮化硅(SiN))以覆盖半导体裸片210的后侧。此后，可去除(例如，抛光)TSV225之上的电介质层270的一部分以暴露TSV 225，如图2B中描绘。

图2C说明已在完成后侧处理后形成各种结构之后的半导体裸片210的横截面图。举例来说，图2C说明电介质层275(例如，在约180℃下沉积的SiOx)、电介质层280(例如，在约180℃下沉积的SiN或SiCN)及在电介质层275及280中形成的接合垫285及290。类似于接合垫245及250，接合垫290可称为虚设接合垫，而接合垫285可称为有源接合垫。接合垫285通过延伸穿过半导体裸片210的TSV 225耦合到接合垫245。在一些实施例中，接合垫285及290具有与接合垫245及250相同的结构配置。举例来说，个别接合垫285及290包含导电衬垫246(例如，TaN)及金属(例如，铜)，其包含具有不同材料性质的两种或更多种金属(除导电衬垫246之外)，如参考图6A及6B更详细描述。

应注意，鉴于粘合材料260，可约束(限制)在后侧212上执行各种工艺步骤的温度。举例来说，形成电介质层270、275及280的温度小于形成电介质层235及240的温度。在如在图2C中所展示那样完成后侧处理之后，半导体裸片210可被单切并从载体衬底265脱离(例如，通过去除粘合材料260)，使得半导体裸片210可附接到界面裸片106(及/或彼此上下堆叠以形成半导体裸片210的堆叠)以形成参考图1所述的CoW。

图3说明在完成前侧及后侧处理后形成各种结构之后的界面晶片(例如，界面衬底105)的界面裸片310(其可为界面裸片106的实例或包含界面裸片106的方面)的一部分的横截面图。因而，界面裸片310可被视为与图2C中所说明的半导体裸片210处于同一阶段。举例来说，界面裸片310包含前侧311及与前侧311相对的后侧312。界面裸片310的前侧311包含各种集成电路315(例如，逻辑电路系统)、耦合到集成电路315的互连件层320(例如，包含导电迹线及通路的一或多个电介质层)及TSV 325。互连件层320进一步耦合到TSV垫326及探针垫330。在一些实施例中，TSV垫326、虚设垫327及探针垫330包含Al(或AlCu合金)。TSV垫326可进一步耦合到导电垫394，导电垫394耦合到铜垫395。在一些实施例中，在铜垫395上形成焊料凸块396。在一些实施例中，导电垫394包含铝，而焊料凸块396包含SnAg合金。

界面裸片310的前侧311可使用粘合材料360临时附接到载体衬底365，使得可在界面裸片310的后侧312上执行参考图2B及2C描述的后侧处理。因而，界面裸片310已从后侧减薄(例如，使用背面研磨工艺)以暴露TSV 325。随后，在后侧上形成电介质层370(例如，在约180℃下沉积的SiN)、375(例如，在约180℃下沉积的氧化硅)及380(例如，在约180℃下沉积的SiCN或SiN)。在电介质层380及375中形成接合垫385(有源接合垫)及接合垫390(虚设接合垫)。在一些实施例中，接合垫385及390具有与接合垫245及250相同的结构配置。举例来说，个别接合垫385及390包含导电衬垫(例如，导电衬垫246)及金属(例如，铜)，其包含具有不同材料性质的两种或更多种金属(除导电衬垫246之外)，如参考图6A及6B更详细描述。

图4A及4B说明根据本技术的实施例的用于形成半导体裸片组合件的工艺的阶段。图4A说明半导体裸片(例如，图2C中描绘的半导体裸片210)附接到界面晶片的界面裸片(例如，图3中描绘的界面裸片310)，所述界面晶片通过粘合材料360附接到载体衬底365。在这方面，半导体裸片210的前侧211及界面裸片310的后侧可用等等离子体工艺来处置以促进半导体裸片210的电介质层240(例如，在约350℃下沉积的SiCN)与界面裸片310的电介质层380(例如，在约180℃下沉积的SiCN或SiN)之间在接合界面450处的接合。应注意，由于金属的表面的凹陷，接合垫的表面(例如，接合垫245及接合垫385的金属表面)在此阶段可能不会完全连结在一起(例如，交接)。举例来说，图4A说明由凹陷形成的间隙460。

图4B说明在热退火步骤之后(例如，在大约200℃或更低温度下持续大约2小时左右)附接到界面裸片310的半导体裸片210。在热退火步骤期间，接合垫245及接合垫385的金属(例如，铜)在由凹槽及环绕接合垫245及385的电介质层240及380界定的开放空间内朝向彼此膨胀(例如，由于金属与电介质材料之间的CTE的不匹配)。当顶部及底部金属的表面接触时，金属交接(例如，经由从一种金属到另一种金属的原子迁移(或混杂)以形成永久性接合-例如，冶金接合。因此，接合垫245及385的金属(例如，铜)形成连续的金属结构(例如，不具有跨越接合界面450的间隙-例如，在热退火步骤之后)。举例来说，图4B说明在热退火步骤期间去除间隙460。

图5是根据本技术的实施例的半导体裸片组合件501的图。半导体裸片组合件501包含在接合界面450a处直接接合到半导体裸片的堆叠的界面裸片(例如，界面裸片310)。半导体裸片的堆叠包含核心半导体裸片210a及210b(例如，半导体裸片210)及顶部半导体裸片505，其中的每一者在接合界面450b及450c处直接彼此接合。

顶部半导体裸片505包含半导体裸片210的方面。举例来说，顶部半导体裸片505包含集成电路215及耦合到集成电路215及TSV 225的互连件层220。互连件层220进一步耦合到TSV垫226及探针垫230。此外，顶部半导体裸片505包含形成在电介质层235及240中的接合垫245及250。在一些实施例中，对于顶部半导体裸片505省略TSV225。在一些实施例中，顶部半导体裸片505比核心半导体裸片210a及210b更厚，这是因为顶部半导体裸片505可能不需要从后侧减薄。

如在图5中描绘，半导体裸片组合件501使用粘合材料360临时附接到载体衬底365。在一些实施例中，可实行模制工艺步骤以为半导体裸片组合件501提供保护。随后，个别半导体裸片组合件501可被单切并从载体衬底365脱离。尽管半导体裸片组合件501说明具有接合到界面裸片310的三(3)个半导体裸片(即，核心半导体裸片210a及210b以及顶部半导体裸片505)的半导体裸片的堆叠，但本技术不限于此。举例来说，半导体裸片的堆叠可包含8、12、16、32或甚至更多数量的半导体裸片(例如，存储器裸片)。

图6A说明根据本技术的实施例的形成接合垫的工艺步骤。图6A包含说明用于形成个别接合垫(例如，接合垫245、285及385)的若干阶段的细节的图610到635。应理解，尽管图6A中描绘的各种结构与说明用于在半导体裸片的后侧上形成接合垫(例如，接合垫285及385)的工艺步骤相关，但工艺步骤适用于在半导体裸片(例如，接合垫245)的前侧上形成接合垫。举例来说，图635中描绘的接合垫685可分别对应于半导体裸片210及310的接合垫285及/或385，而相同工艺步骤可用于形成半导体裸片210的接合垫245。

图610描绘在电介质材料650中形成的开口670及在开口670的侧壁及底部表面上以及电介质材料650的表面上形成的导电衬垫671(例如，参考图2A描述的TaN衬垫246)。开口670可具有圆形、椭圆形或矩形等的覆盖区。开口670的底部表面暴露导电结构660，其一部分包含在电介质材料650中。以此方式，导电衬垫671与导电结构660接触。图610还说明衬底665，其可为半导体裸片210(或界面裸片310)的衬底(例如，硅衬底)的实例或包含其方面。

电介质材料650可为复合电介质层。在图610中所说明的实施例中，电介质材料650包含三(3)层电介质层651、652及653，其可为参考图2C描述的电介质层270、275及280(或参考图3描述的电介质层370、375及380)的实例或包含其方面。在其它实施例中，例如，当在半导体裸片的前侧上形成接合垫(例如，接合垫245)时，电介质材料650可包含参考图2A描述的电介质层235及240。此外，在图610中所说明的实施例中，导电结构660可为TSV 225(或TSV 325)的实例或包含其方面。在其它实施例中，例如，当在半导体裸片的前侧形成接合垫(例如，接合垫245)时，导电结构660可为如参考图2A描述的TSV垫226的实例或包含其方面。

图615描绘在开口670中且在导电衬垫671上方形成的第一金属675。在一些实施例中，第一金属675包含铜，可使用镀液(例如，使用电镀工艺步骤)将铜镀敷在导电衬垫671上。图620描绘导电衬垫671之上的第一金属675(例如，第一金属675的多余部分)已被去除。在一些实施例中，CMP工艺步骤用于去除第一金属675的多余部分并停止在导电衬垫671上。图625描绘开口670中的第一金属675的一部分已被去除。在一些实施例中，选择性去除第一金属675的湿式及/或等离子蚀刻工艺步骤可用于部分去除开口670中的第一金属675。

在一些实施例中，在开口670中选择性形成第一金属675的自底向上沉积工艺步骤可用于用第一金属675部分填充开口670，而不是使用参考图615(例如，镀铜敷步骤)、620(例如，CMP工艺步骤)及625(例如，湿式/等离子蚀刻工艺步骤)描述的工艺步骤。在这方面，自底向上沉积工艺步骤可在对应于开口670的底部表面的导电衬垫671的第一部分上选择性地形成第一金属675(例如铜)，而不在对应于开口670的侧壁表面的导电衬垫671的第二部分上(或在电介质材料650的表面之上的导电衬垫671上)形成第一金属675。

图625描绘部分填充开口670的第一金属675，其中第一金属675具有在开口670的底部表面之上并与之平行的第一顶部表面。在一些实施例中，第一顶部表面对应于开口670的深度的至少四分之一(在图625中表示为“D”)-例如，三分之一、一半、三分之二或类似者，使得开口670的剩余部分可填充有第二金属680，如参考图630及635描述。在这方面，开口670的深度大约对应于在开口670中形成的接合垫(例如，接合垫685)的厚度。

图630描绘形成在开口670中(与第一金属675接触)及导电衬垫671上的第二金属680。在一些实施例中，第二金属680包含铜，其可使用镀液来镀敷(例如，使用电镀工艺步骤)。在一些实施例中，对应于第二金属680的铜可具有与对应于第一金属675的铜不同的性质(例如，不同晶体学取向)，如下文更详细描述。

图635描绘导电衬垫671之上的第二金属680(例如，第二金属680的多余部分)已被去除。此外，去除电介质层653的表面上的导电衬垫671。在一些实施例中，CMP工艺步骤可用于在停止在电介质层653上之前去除第二金属680的多余部分及导电衬垫671。如在图635中描绘，第二金属680的顶部表面通常可与电介质材料650的表面齐平。举例来说，第二金属680不在电介质材料650(例如，电介质层653)的顶部表面之上突出。在图635中所说明的实施例中，作为CMP工艺的结果，第二金属680可相对于电介质材料650的顶部表面凹陷(在图635中表示为“R”)。应理解，描绘接合垫685的图635不是按比例绘制的-例如，接合垫685的宽度范围可从0.2到10微米(μm)变化，而凹陷(R)的范围可小于5纳米(nm)。

在一些实施例中，填充开口670的铜包含多个晶粒，所述晶粒各自具有彼此不同的大小及材料性质。取决于形成铜的工艺条件(例如，电镀溶液、温度、铜在其上形成的衬垫层、形成铜之后的退火条件)，铜晶粒可包含某些晶体学取向的分布-例如，(100)、(110)、(111)或类似者。举例来说，对应于第二金属680的铜的铜晶粒的一半以上可具有(111)晶体学取向-即，铜主要或大体上具有(111)晶体学取向。具有(111)晶体学取向的铜可被称为纳米孪晶(例如，NT-铜(111))，其可在直接接合工艺(包含相对较低的接合后退火温度(例如，大约200℃或更低))期间促进铜的接合(交接)。举例来说，纳米孪晶可促进跨越接合界面的晶粒生长，跨越接合界面的铜原子的混杂，在接合界面处减少微孔隙形成等。在一些情况下，纳米孪晶可包含经配置以促进纳米孪晶形成的晶种层-例如强(111)取向晶种层，所述晶种层的90％以上的表面处于(111)晶体学取向中。

与对应于第二金属680的铜相反，对应于第一金属675的铜可具有不同于(111)取向的主要晶体学取向，例如(100)或(110)取向-例如，一半以上的其铜晶粒具有不同于(111)取向的晶体学取向。在一些情况下，对应于第一金属675的铜可不具有特定主要(或主)晶体学取向-例如，第一金属675的铜晶粒具有各种晶体学取向，使得不能够确定主要或主晶体学取向。尽管铜的主要(或主)晶体学取向的前述实例提供为铜晶粒的一半以上具有某些晶体学取向，但本技术不限于此。举例来说，可基于具有特定晶体学取向的铜晶粒的60％、70％、80％或甚至更大部分来确定铜的主要(或主)晶体学取向。

图6B是根据本技术的实施例彼此接合的接合垫的图。图6B说明(底部半导体裸片的)接合垫685与(顶部半导体裸片的)另一接合垫690接触(直接接合)，其可为参考图2A描述的接合垫245的实例或包含其方面。接合垫690可能已通过参考图610到635描述的工艺步骤形成。举例来说，接合垫690包含第一金属675及第二金属680。此外，接合垫690耦合到TSV垫226，如参考图2A描述。

跨越接合界面450，来自接合垫685及接合垫690的第二金属680形成第二金属680(例如，第二金属680的连续片，主要具有(111)晶体学取向的铜)的单个块，其在导电结构660(或TSV 225、325)与TSV垫226之间提供导电路径，以及在接合垫685与690之间提供机械连接。此外，直接接合到电介质层240的电介质层653(或280)在顶部与底部裸片之间提供额外接合强度。

尽管图6B描绘包含第一金属675及第二金属680(例如，复合金属结构)的接合垫685及690两者，但本技术不限于此。举例来说，在一些实施例中，接合垫685或690中的一者仅包含第一金属675(而另一接合垫包含复合金属结构)。在此类实施例中，第一金属675及第二金属680在接合界面450处彼此接合以在导电结构660(或TSV 225、325)与TSV垫226之间提供导电路径。在一些实施例中，接合垫685或690中的一者仅包含第二金属680(而另一接合垫包含复合金属结构)。在一些实施例中，接合垫685及690两者仅包含第二金属680(接合垫685及接合垫690均不包含复合金属结构)。

图6B进一步说明两个电介质层在接合界面450处彼此接合-例如，电介质层653(或280)接合到电介质层240。如本文描述，电介质层653(或280)可在与电介质层240(例如，在半导体裸片的前侧上形成各种结构的工艺步骤期间沉积)相比相对较低的工艺温度下沉积(例如，在半导体裸片的后侧上形成各种结构的工艺步骤期间沉积)。在一些实施例中，在沉积电介质层653(或280)时存在的粘合材料260(或360)限制电介质层653(或280)的工艺温度，如参考图2C描述。在这方面，电介质层653(或280)与240之间的唯一差异可为沉积温度-例如，约180℃对约350℃。在一些实施例中，电介质层653(或280)及240可具有相同材料组成-例如，SiCN。在一些实施例中，电介质层653(或280)及240可具有不同材料组成-例如，SiCN对SiN。

参考图5描述的半导体裸片组合件501可并入无数更大及/或更复杂的系统中的任一者，其代表性实例为图7中示意性展示的系统770。系统770可包含半导体裸片组合件501、电源772、驱动器774、处理器776及/或其它子系统或组件778。半导体裸片组合件501可包含通常类似于具有上文描述的接合垫-例如，接合垫685及690的特征的特征。换句话说，半导体裸片组合件501包含彼此接合的接合垫，其中接合垫中的至少一者包含第一金属及不同于第一金属的第二金属。此外，第一金属位于接合界面处，并且第二金属具有对应于第一或第二接合垫的第二厚度的至少四分之一的第一厚度。鉴于由于零BLT配置而可容纳在封装中的存储器裸片(例如，DRAM裸片)的增加的数量，半导体裸片组合件501可在给定封装高度下包含增加的存储器(或存储)容量。

所得系统770可执行各种各样的功能中的任一者，例如存储器存储、数据处理及/或其它合适功能。因此，代表性系统770可包含但不限于手持装置(例如，移动电话、平板计算机、数字阅读器及数字音频播放器)、计算机及器械。系统770的组件可被容置在单个单元中或分布在多个互连单元上方(例如，通过通信网络)。系统770的组件还可包含远程装置及各种各样的计算机可读媒体中的任一者。

图8是根据本技术的实施例的形成接合垫的方法的流程图800。流程图800可包含如参考图6A描述的方法的方面。

所述方法包含在电介质材料中形成开口使得开口的底部表面暴露包含在电介质材料中的导电结构(方框810)。所述方法进一步包含用大体上具有第一晶体学取向的第一铜来部分地填充开口，其中第一铜连接到导电结构并且包含在开口的底部表面之上且与之平行的第一顶部表面(方框815)。所述方法进一步包含用大体上具有不同于第一晶体学取向的第二晶体学取向来填充开口，其中第二铜与第一铜的第一顶部表面接触并且包含通常与电介质材料表面齐平的第二顶部表面(方框820)。

在一些实施例中，第二晶体学取向对应于(111)取向。在一些实施例中，所述方法进一步包含在用第一铜来部分地填充开口之前，在电介质材料的表面处、在开口的侧壁表面处以及在开口的底部表面处形成导电衬垫，其中第一铜通过导电衬垫连接到导电结构。在一些实例中，用第一铜来部分地填充开口包含在对应于开口的底部表面的导电衬垫的第一部分上形成第一铜，而不在对应于开口的侧壁面的导电衬垫的第二部分上形成第一铜。

在一些实施例中，用第一铜来部分地填充开口包含：在导电衬垫上形成第一铜使得第一铜填充开口；去除对应于电介质材料的表面的平面之上的第一铜的第一部分；及从开口部分去除第一铜的第二部分。在一些实例中，用第二铜填充开口包含：在第一铜的第一顶部表面上方及在电介质材料的表面上方形成第二铜使得第二铜填充开口；及去除在对应于电介质材料的表面的平面之上的第二铜的一部分。

应注意，上文所描述的方法描述可能的实施方案，且操作及步骤可经重新布置或以其它方式修改且其它实施方案是可行的。此外，可组合来自方法中的两者或两者以上的实施例。此外，本文已为了说明而描述技术的特定实施例，但可在不背离本公开的情况下作出各种修改。

本文中所论述的装置(包含半导体装置)可形成于半导体衬底或裸片(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些情况下，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOS)，或另一衬底上的半导体材料的外延层。可通过使用各种化学物种(包含但不限于：磷、硼或砷)的掺杂来控制衬底或衬底子区域的导电性。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法而执行。

如本文中使用，包含权利要求书中，如在项目列表(例如，前面标有例如“中的至少一者”或“中的一或多者”的短语的项目列表)中使用的“或”指示包含性列表使得(例如)A、B或C中的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(即，A及B及C)。此外，如本文中使用，短语“基于”不应理解为对一组封闭条件的引用。举例来说，描述为“基于条件A”的实例步骤可基于条件A及条件B两者而不脱离本公开的范围。换句话说，如本文中使用，短语“基于”应以与短语“至少部分基于”的相同方式理解。

可从上文了解，本文已出于说明目的而描述本发明的特定实施例，但可在不背离本发明的范围的情况下作出各种修改。而是，在前述描述中，讨论众多特定细节以提供本技术的实施例的透彻及可行描述。然而，相关领域的技术人员将认识到，可在无一或多个特定细节的情况下实践本公开。在其它例子中，未展示或未详细描述通常与存储器系统及装置相关联的众所周知的结构或操作以免使本技术的其它方面不清楚。一般来说，应了解，除本文中所公开的特定实施例之外，各种其它装置、系统及方法也可在本技术的范围内。