一种时钟数据恢复电路、显示芯片及显示设备

技术领域

本发明涉及电子电路技术领域，特别涉及一种时钟数据恢复电路、显示芯片及显示设备。

背景技术

随着显示背板驱动技术的发展，显示需求向更高的分辨率，更高的色域以及更高的刷新率的方向发展，因此，驱动芯片作为发送端，需要传输的数据量增大，数据量的传输速率也相应提高。在串行通信系统中，发送端根据数据传输频率来产生数据信号，并将数据信号传送至接收端，接收端接收到数据信号后，根据与传送端的数据传输频率同步的时钟信号来读取该数据信号，以保证数据信号读取结果的正确性。因此，接收端通常使用时钟数据恢复电路(Clock and Data Recovery，CDR)来恢复传送端的数据传输频率以及时钟信号。

相关技术中，时钟数据恢复电路通常采用基于锁相环的双环路结构，包括相位锁定环路和频率锁定环路，且任何时刻仅有一个环路工作。然而，在相位锁定环路和频率锁定环路切换的过程中，会引入额外的相位抖动，降低了电路的稳定性，且该时钟数据恢复电路需要参考时钟和鉴频器，使得面积开销和电路功耗增大。

发明内容

本发明提供一种时钟数据恢复电路、显示芯片及显示设备，用以解决现有技术中时钟数据恢复电路的稳定性差以及面积开销和电路功耗大的问题。

第一方面，本发明实施例提供一种时钟数据恢复电路，包括数字控制器、鉴相器、电荷泵、低通滤波器、电流源电路、电压电流转换器和压控振荡器，其中：

所述鉴相器、所述电荷泵、所述低通滤波器、所述电压电流转换器和所述压控振荡器依次电连接，所述压控振荡器还与所述鉴相器电连接，所述数字控制器分别与所述压控振荡器、所述电流源电路和所述电压电流转换器电连接；

所述数字控制器，用于输入数据信号和所述压控振荡器输出的多个采样时钟信号中的预设相位处的采样时钟信号，比较所述数据信号的频率和所述预设相位处的采样时钟信号的频率，得到频率控制信号或切换控制信号；

所述鉴相器，用于输入所述数据信号和所述多个采样时钟信号，分别比较所述数据信号的相位和每个采样时钟信号的相位，输出上拉脉冲信号或下拉脉冲信号；

所述电荷泵，用于根据所述上拉脉冲信号或所述下拉脉冲信号，得到低频控制信号；

所述低通滤波器，用于对所述低频控制信号进行滤波，得到相位控制信号；

所述电流源电路，用于根据所述频率控制信号，输出第一电流信号；

所述电压电流转换器，用于在所述切换控制信号的控制下，根据所述相位控制信号，输出第二电流信号；

所述压控振荡器，用于根据所述第一电流信号，输出多个采样时钟信号，或根据所述第二电流信号，输出目标时钟信号。

本发明实施例提供一种时钟数据恢复电路，包括数字控制器、鉴相器、电荷泵、低通滤波器、电流源电路、电压电流转换器和压控振荡器，数字控制器输入数据信号和压控振荡器输出的多个采样时钟信号中的预设相位处的采样时钟信号，比较数据信号的频率和预设相位处的采样时钟信号的频率，得到频率控制信号或切换控制信号；鉴相器输入数据信号和多个采样时钟信号，分别比较数据信号的相位和每个采样时钟信号的相位，输出上拉脉冲信号或下拉脉冲信号；电荷泵根据上拉脉冲信号或下拉脉冲信号，得到低频控制信号；低通滤波器对低频控制信号进行滤波，得到相位控制信号；电流源电路根据频率控制信号，输出第一电流信号；电压电流转换器在切换控制信号的控制下，根据相位控制信号，输出第二电流信号；压控振荡器根据第一电流信号，输出多个采样时钟信号，以及根据第二电流信号，输出目标时钟信号。本发明实施例通过数字控制器、电流源电路和压控振荡器共同作用，实现频率的锁定，通过由鉴相器、电荷泵、低通滤波器、电压电流转换器和压控振荡器组成的相位锁定环路实现相位的锁定，从而实现了目标时钟信号的恢复，由于该时钟数据恢复电路不需要使用鉴频器，也无需额外引入参考时钟，因此减小了面积开销和电路功耗，且由于该时钟数据恢复电路为单回路系统，因此不会引入额外的相位抖动，提升了系统的稳定性。

在一种可选的实施例中，所述数字控制器具体用于：

若所述数据信号的频率和所述预设相位处的采样时钟信号的频率相同，则输出所述切换控制信号；

若所述数据信号的频率和所述预设相位处的采样时钟信号的频率不同，则输出所述频率控制信号。

上述方案，数字控制器在数据信号的频率和预设相位处的采样时钟信号的频率不同时，输出频率控制信号至电流源电路，以调节电流源电路输出的第一电流信号的电流值的大小，进而使得压控振荡器根据第一电流信号调节多个采样时钟信号的频率，在数据信号的频率和预设相位处的采样时钟信号的频率相同时，输出切换控制信号至电压电流转换器，以使电压电流转换器工作，进而通过相位控制信号调节电压电流转换器输出的第二电流信号的电流值的大小，使得压控振荡器根据第二电流信号调节多个采样时钟信号的相位，从而使由鉴相器、电荷泵、低通滤波器、电压电流转换器和压控振荡器组成的相位锁定环路工作。

在一种可选的实施例中，所述数字控制器具体用于：

若所述数据信号的频率和所述预设相位处的采样时钟信号的频率的差值的绝对值大于预设值，则调整当前频率控制信号，得到第一频率控制信号；

若所述差值的绝对值不大于所述预设值，则调整所述当前频率控制信号，得到第二频率控制信号。

在一种可选的实施例中，所述电流源电路包括第一电流源支路和第二电流源支路，其中：

所述第一电流源支路，用于根据所述第一频率控制信号，输出所述第一电流信号；

所述第二电流源支路，用于根据所述第二频率控制信号，输出所述第一电流信号；

其中，所述第一电流源支路中的第一电流源输出电流的电流值大于所述第二电流源支路中的第二电流源输出电流的电流值。

上述方案，数字控制器和电流源电路通过粗调节和细调节相配合的方式进行采样时钟信号频率的调节。当数据信号的频率和预设相位处的采样时钟信号的频率的差值的绝对值大于预设值时，数字控制器调整当前频率控制信号，输出第一频率控制信号，电流源电路中的第一电流源支路根据第一频率控制信号，调节输出的第一电流信号，以使压控振荡器根据第一电流信号调节采样时钟信号的频率，即，采用粗调节的方法进行频率调节，以使采样时钟信号的频率可以快速接近数据信号的频率；否则，数字控制器调整当前频率控制信号，输出第二频率控制信号，电流源电路中的第二电流源支路根据第二频率控制信号，调节输出的第一电流信号，以使压控振荡器根据第一电流信号调节采样时钟信号的频率，即，采用细调节的方法进行频率调节，以使采样时钟信号的频率可以准确锁定数据信号的频率，进而实现频率的锁定。

在一种可选的实施例中，所述电流源电路具体用于：

若所述绝对值大于所述预设值，且所述数据信号的频率大于所述预设相位处的采样时钟信号的频率，则根据所述第一频率控制信号，增加所述第一电流源支路中工作的第一电流源的数量，以增大所述第一电流信号；

若所述绝对值大于所述预设值，且所述数据信号的频率小于所述预设相位处的采样时钟信号的频率，则根据所述第一频率控制信号，减少所述第一电流源支路中工作的第一电流源的数量，以减小所述第一电流信号。

在一种可选的实施例中，所述电流源电路具体用于：

若所述绝对值不大于所述预设值，且所述数据信号的频率大于所述预设相位处的采样时钟信号的频率，则根据所述第二频率控制信号，增加所述第二电流源支路中工作的第二电流源的数量，以增大所述第一电流信号；

若所述绝对值不大于所述预设值，且所述数据信号的频率小于所述预设相位处的采样时钟信号的频率，则根据所述第二频率控制信号，减少所述第二电流源支路中工作的第二电流源的数量，以减小所述第一电流信号。

上述方案，数字控制器通过判断绝对值和预设值的大小关系，以及通过判断数据信号的频率和预设相位处的采样时钟信号的频率的大小关系，选择相应的调节方式，输出相应的频率控制信号，电流源电路根据频率控制信号，调节输出的第一电流信号的大小，进而使得压控振荡器根据第一电流信号进行精确的频率锁定。

在一种可选的实施例中，所述数字控制器还用于：

在复位控制信号的控制下，输出预设频率控制信号；

所述电流源电路还用于：

在所述预设频率控制信号的控制下，向所述压控振荡器输出预设第一电流信号；

所述压控振荡器还用于：

在所述预设第一电流信号的控制下，向所述鉴相器输出多个初始采样时钟信号，以及向所述数字控制器输出预设相位处的初始采样时钟信号。

上述方案，数字控制器在复位信号的控制下进行复位操作，输出预设频率控制信号至电流源电路，使得电流源电路根据向压控振荡器输出预设第一电流信号，进而使得压控振荡器根据预设第一电流信号输出多个初始采样时钟信号，为频率锁定阶段的进行提供了预设相位处的初始采样时钟信号，使得该时钟数据恢复电路不需要额外的参考时钟，节省了面积开销。

在一种可选的实施例中，所述数字控制器还用于：

接收到使能信号后，输出所述切换控制信号，其中，所述使能信号用于表征进行相位锁定。

上述方案，数字控制器在接收到使能信号后，可以跳过频率锁定阶段，直接进入相位锁定阶段，从而提升了时钟数据恢复电路的灵活性和普适应。

在一种可选的实施例中，所述数字控制器还用于：

若输出所述频率控制信号的次数大于预设次数，且所述数据信号的频率和所述预设相位处的采样时钟信号的频率的差值在预设范围内，则输出所述切换控制信号。

上述方案，由于数字控制器输出频率控制信号的次数需要大于预设次数，且数据信号的频率和预设相位处的采样时钟信号的频率的差值需要在预设范围内，从而提升了频率锁定的精确性。

在一种可选的实施例中，所述时钟数据恢复电路还包括采样器；

所述采样器的输入端用于输入所述数据信号，所述采样器的采样端用于输入所述目标时钟信号，所述采样器的输出端用于输出目标数据信号。

上述方案，采样器根据目标时钟信号对数据信号进行采样，得到目标数据信号，从而实现对数据信号进行恢复，以提高目标数据信号恢复的准确度。

第二方面，本发明实施例提供一种显示芯片，包括如上述第一方面任一实施例所述的时钟数据恢复电路。

第三方面，本发明实施例提供一种显示设备，包括如上述第二方面所述的显示芯片。

上述第二方面公开的显示芯片和第三方面公开的显示设备可能达到的技术效果请参照上述针对第一方面或第一方面中的各种可能方案可以达到的技术效果说明，这里不再重复赘述。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术提供的一种时钟数据恢复电路的电路结构示意图；

图2为本发明实施例提供的一种时钟数据恢复电路的结构示意图；

图3为本发明实施例提供的一种鉴相器的电路结构示意图；

图4为本发明实施例提供的一种电荷泵和低通滤波器连接的电路结构示意图；

图5为本发明实施例提供的一种电压电流转换器的电路结构示意图；

图6为本发明实施例提供的一种电流源电路的电路结构示意图；

图7为本发明实施例提供的一种压控振荡器的电路结构示意图；

图8为本发明实施例提供的一种时钟数据恢复电路的电路结构示意图；

图9为本发明实施例提供的一种数字控制器的结构示意图；

图10为本发明实施例提供的另一种时钟数据恢复电路的电路结构示意图；

图11为本发明实施例提供的一种数字控制器的工作流程图；

图12为本发明实施例提供的另一种时钟数据恢复电路的结构示意图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。

相关技术中，时钟数据恢复电路通常采用基于锁相环的双环路结构，如图1所示，该时钟数据恢复电路包括频率锁定环路11、相位锁定环路12、频率检测器(FrequencyDetector)13、加法器14和D触发器(D Flip-Flop，DFF)15，任何时刻只能有且仅有一个环路工作，频率锁定环路11和相位锁定环路12的切换通过频率检测器13来实现。其中，频率锁定环路11包括鉴频鉴相器(Phase Frequency Detector，PFD)111、第一电荷泵(Charge Pump，CP)112、分频器113、滤波器(Pass Filter，PF)114和压控振荡器(Voltage-ControlledOscillator，VCO)115，相位锁定环路12包括鉴相器(Phase Detector，PD)121、第二电荷泵122和压控振荡器115。

需要说明的是，上述时钟数据恢复电路中，频率锁定环路11和相位锁定环路12共用滤波器114和压控振荡器115。

针对频率锁定环路11，鉴频鉴相器111的第一输入端与分频器113的输出端电连接，鉴频鉴相器111的第二输入端用于输入参考时钟信号CLKr，鉴频鉴相器111的输出端与第一电荷泵112的输入端电连接，鉴频鉴相器111的控制端与频率检测器13的输出端电连接，第一电荷泵112的输出端与加法器14的第一输入端电连接，加法器14的输出端分别与滤波器114的第一端、压控振荡器115的输入端电连接，滤波器114的第二端接地，压控振荡器115的输出端分别与分频器113的输入端、鉴相器121的第一输入端、频率检测器13的输入端和D触发器15的第一输入端电连接；针对相位锁定环路12，鉴相器121的第二输入端用于输入正相差分的数据信号Din_P，鉴相器121的第三输入端用于输入反相差分的数据信号Din_N，鉴相器121的输出端与第二电荷泵122的输入端电连接，鉴相器121的控制端与频率检测器13的输出端电连接，第二电荷泵122的输出端与加法器14的第二输入端电连接，D触发器15的第二输入端用于输入正相差分的数据信号Din_P，D触发器15的第三输入端用于输入反相差分的数据信号Din_N，D触发器15的输出端用于输出恢复数据。

上述时钟数据恢复电路，由于需要参考时钟信号和鉴频鉴相器的参与，因此会增大电路的面积开销和电路功耗，此外，由于该时钟数据恢复电路采用双环路结构，因此在环路切换的过程中，会引起相位的额外抖动，降低电路系统的稳定性。

基于此，本发明实施例提供一种时钟数据恢复电路、显示芯片及显示设备，用以解决现有技术中时钟数据恢复电路的稳定性差以及面积开销和电路功耗大的问题。

本发明目的实现、功能特点及优点将结合实施例，参照附图做进一步说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

本发明实施例提供一种时钟数据恢复电路，如图2所示，包括数字控制器21、鉴相器22、电荷泵23、低通滤波器24(Low Pass Filter，LPF)、电压电流转换器25、压控振荡器26和电流源电路27，其中：

鉴相器22、电荷泵23、低通滤波器24、电压电流转换器25和压控振荡器26依次电连接，压控振荡器26还与鉴相器22电连接，数字控制器21分别与压控振荡器26、电流源电路27和电压电流转换器25电连接；

数字控制器21，用于输入数据信号Din和压控振荡器26输出的多个采样时钟信号(Clk1、Clk2、…Clkn)中的预设相位处的采样时钟信号Clki，比较数据信号Din的频率和预设相位处的采样时钟信号Clki的频率，得到频率控制信号或切换控制信号；

鉴相器22，用于输入数据信号Din和多个采样时钟信号(Clk1、Clk2、…Clkn)，分别比较数据信号Din的相位和每个采样时钟信号(Clk1、Clk2、…Clkn)的相位，输出上拉脉冲信号或下拉脉冲信号；

电荷泵23，用于根据上拉脉冲信号或下拉脉冲信号，得到低频控制信号；

低通滤波器24，用于对低频控制信号进行滤波，得到相位控制信号；

电流源电路27，用于根据频率控制信号，输出第一电流信号；

电压电流转换器25，用于在切换控制信号的控制下，根据相位控制信号，输出第二电流信号；

压控振荡器26，用于根据第一电流信号，输出多个采样时钟信号(Clk1、Clk2、…Clkn)，或根据第二电流信号，输出目标时钟信号。

本发明实施例提供一种时钟数据恢复电路，包括数字控制器21、鉴相器22、电荷泵23、低通滤波器24、电压电流转换器25、压控振荡器26和电流源电路27，数字控制器21输入数据信号Din和压控振荡器26输出的多个采样时钟信号(Clk1、Clk2、…Clkn)中的预设相位处的采样时钟信号Clki，比较数据信号Din的频率和预设相位处的采样时钟信号Clki的频率，得到频率控制信号或切换控制信号；鉴相器22输入数据信号Din和多个采样时钟信号(Clk1、Clk2、…Clkn)，分别比较数据信号Din的相位和每个采样时钟信号的相位，输出上拉脉冲信号或下拉脉冲信号；电荷泵23根据上拉脉冲信号或下拉脉冲信号，得到低频控制信号；低通滤波器24对低频控制信号进行滤波，得到相位控制信号；电流源电路27根据频率控制信号，输出第一电流信号；电压电流转换器25在切换控制信号的控制下，根据相位控制信号，输出第二电流信号；压控振荡器26根据第一电流信号，输出多个采样时钟信号(Clk1、Clk2、…Clkn)，以及根据第二电流信号，输出目标时钟信号。本发明实施例通过数字控制器21、电流源电路27和压控振荡器26共同作用，实现频率的锁定，通过由鉴相器22、电荷泵23、低通滤波器24和压控振荡器26实现相位的锁定，从而实现目标时钟信号的恢复，由于该时钟数据恢复电路不需要使用鉴频器，也无需额外引入参考时钟，因此减小了面积开销和电路功耗，且由于该时钟数据恢复电路为单回路系统，因此不会引入额外的相位抖动，进而提升系统的稳定性。

可选的，鉴相器22可以为BB鉴相器(Bang-Bang Phase Detector，BBPD)。

在具体实施时，数字控制器21的第一输入端与信号输入端DIN电连接，数字控制器21的第二输入端与压控振荡器26的多个输出端中的一个电连接，数字控制器21的第一输出端与电流源电路27的输入端电连接，数字控制器21的第二输出端与电压电流转换器25的控制端电连接，鉴相器22的输入端与信号输入端DIN电连接，鉴相器22的多个时钟端与压控振荡器26的多个输出端一一对应电连接，鉴相器22的第一输出端与电荷泵23的第一输入端电连接，鉴相器22的第二输出端与电荷泵23的第二输入端电连接，电荷泵23的输出端与低通滤波器24的输入端电连接，低通滤波器24的输出端与电压电流转换器25的第一端电连接，电压电流转换器25的第二端和电流源电路27的输出端均与压控振荡器26的输入端电连接。

具体的，如图3所示，为鉴相器22的电路结构示意图，鉴相器22包括第一锁存器L1、第二锁存器L2、第三锁存器L3、第一D触发器D1、第二D触发器D2、第三D触发器D3、第一异或门XOR1和第二异或门XOR2，其中，第一锁存器L1的正相输入端分别与第二锁存器L2的正相输入端和第三锁存器L3的正相输入端电连接，用于输入正相差分信号Din_P，第一锁存器L1的反相输入端分别与第二锁存器L2的反相输入端和第三锁存器L3的反相输入端电连接，用于输入反相差分信号Din_N，其中，正相差分信号Din_P和反相差分信号Din_N为信号输入端DIN输出的信号，第一锁存器L1的正相输出端与第一D触发器D1的正相输入端电连接，第一锁存器L1的反相输出端与第一D触发器D1的反相输入端电连接，第一锁存器L1的时钟端与压控振荡器26的第一输出端ECLK电连接，第一D触发器D1的正相输出端与第二异或门XOR2的第一输入端电连接，第一D触发器D1的反相输出端与第二异或门XOR2的第二输入端电连接，第一D触发器D1的时钟端与压控振荡器26的第一输出端ECLK电连接，第二锁存器L2的正相输出端与第二D触发器D2的正相输入端电连接，第二锁存器L2的反相输出端与第二D触发器D2的反相输入端电连接，第二锁存器L2的时钟端与压控振荡器26的第二输出端DCLK电连接，第二D触发器D2的正相输出端分别与第一异或门XOR1的第一输入端和第二异或门XOR2的第二输入端电连接，第二D触发器D2的反相输出端分别与第一异或门XOR1的第二输入端和第二异或门XOR2的第一输入端电连接，第二D触发器D2的时钟端与压控振荡器26的第二输出端DCLK电连接，第三锁存器L3的正相输出端与第三D触发器D3的正相输入端电连接，第三锁存器L3的反相输出端与第三D触发器D3的反相输入端电连接，第三锁存器L3的时钟端与压控振荡器26的第三输出端LCLK电连接，第三D触发器D3的正相输出端与第一异或门XOR2的第二输入端电连接，第三D触发器D3的反相输出端与第一异或门XOR2的第一输入端电连接，第三D触发器D3的时钟端与压控振荡器26的第三输出端LCLK电连接，第一异或门XOR1的输出端与电荷泵23的第一输入端电连接，第二异或门XOR2的输出端与电荷泵23的第二输入端电连接。

在鉴相器22中，第一锁存器L1和第一D触发器D1共同组成第一采样器，第二锁存器L2和第二D触发器D2共同组成第二采样器，第三锁存器L3和第三D触发器D3共同组成第三采样器，第一采样器根据第一采样时钟信号EClk对正相差分信号Din_P和反相差分信号Din_N进行采样，输出第一正相采样信号EOUT<0,1>至第二异或门XOR2的第一输入端，以及输出第一反相采样信号EOUTB<0,1>至第二异或门XOR2的第二输入端；第二采样器根据第二采样时钟信号DClk对正相差分信号Din_P和反相差分信号Din_N进行采样，输出第二正相采样信号DOUT<0,1>至第一异或门XOR1的第一输入端和第二异或门XOR2的第二输入端，以及输出第二反相采样信号DOUTB<0,1>至第一异或门XOR1的第二输入端和第二异或门XOR2的第一输入端；第三采样器根据第三采样时钟信号LClk对正相差分信号Din_P和反相差分信号Din_N进行采样，输出第三正相采样信号LOUT<0,1>至第一异或门XOR2的第二输入端，以及输出第三反相采样信号LOUTB<0,1>至第一异或门XOR2的第一输入端。第一异或门XOR1对输入的采样信号进行异或处理，并输出上拉脉冲信号UP<0,1>至电荷泵23的第一输入端；第二异或门XOR2对输入的采样信号进行异或处理，并输出下拉脉冲信号DN<0,1>至电荷泵23的第二输入端。

具体的，如图4所示，为电荷泵23和低通滤波器24电路结构示意图，参照图4和图6，电荷泵23包括上拉电流源S1、下拉电流源S2、第一开关K1和第二开关K2，其中，上拉电流源S1的第一端与供电电压端VDD电连接，上拉电流源S1的第二端与第一开关K1的一端电连接，第一开关K1的控制端与鉴相器22的第一输出端电连接，作为电荷泵23的第一输入端，第一开关K1的另一端与第二开关K2的一端电连接，作为电荷泵23的输出端，第二开关K2的控制端与鉴相器22的第二输出端电连接，作为电荷泵23的第二输入端，第二开关K2的另一端与下拉电流源S2的第一端电连接，下拉电流源S2的第二端接地。

在电荷泵23中，上拉电流源S1作为电荷泵23的上拉电流源，下拉电流源S2作为电荷泵23的下拉电流源，当鉴相器22的第一输出端输出上拉脉冲信号UP<0,1>时，第一开关K1闭合，以使上拉电流源S1工作，将高频的上拉脉冲信号UP<0,1>转换为低频控制信号，并输出至低通滤波器24；当鉴相器22的第二输出端输出下拉脉冲信号DN<0,1>时，第二开关K2闭合，以使下拉电流源S2工作，将高频的下拉脉冲信号DN<0,1>转换为低频控制信号，并输出至低通滤波器24。

具体的，如图4所示，低通滤波器24包括第一电阻R1和第一电容C1，其中，第一电阻R1的一端与电荷泵23的输出端电连接，第一电阻R1的另一端与第一电容C1的一端电连接，第一电容C1的另一端接地。低通滤波器24用于过滤电路中的高频噪声信号，即对低频控制信号进行滤波，输出相位控制信号。

具体的，如图5所示，为电压电流转换器25的电路结构示意图，电压电流转换器25包括传输门G1、第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4、第五开关管M5、第六开关管M6和第七开关管M7，传输门G1的正向控制端分别与传输门G1的正向控制端和数字控制器21的第二输出端电连接，作为电压电流转换器25的控制端，传输门G1的输入端分别与低通滤波器24的输出端和第一开关管M1的控制端电连接，作为电压电流转换器25的输入端，传输门G1的输出端与第二开关管M2的控制端电连接，第一开关管M1的第一端分别与第二开关管M2的第一端和第七开关管M7的第二端电连接，第一开关管M1的第二端分别与第三开关管M3的第二端和第三开关管M3的控制端电连接，第二开关管M2的第二端分别与第四开关管M4的第二端、第四开关管M4的控制端和第五开关管M5的控制端电连接，第三开关管M3的第一端分别与第四开关管M4的第一端、第五开关管M5的第一端和供电电压端VDD电连接，第五开关管M5的第二端与第六开关管M6的控制端电连接，作为电压电流转换器25的输出端，第六开关管M6的第一端分别与第六开关管M6的第二端、第七开关管M7的第一端和地电连接，第七开关管M7的控制端与偏置电压端VBIAS电连接。

在电压电流转换器25中，第四开关管M4和第五开关管M5组成电流镜。在数字控制器21输出切换控制信号之前，传输门G1断开，此时，输入第二开关管M2的正相差分电压信号VCON和输入第一开关管M1的反相差分电压信号VCOP保持相等，则第四开关管M4的控制端输出的电流保持不变，第五开关管M5复制第四开关管M4的控制端输出的电流，并将该电流作为第二电流信号I2，通过第五开关管M5的第二端将第二电流信号I2输出至压控振荡器26的输入端，在此期间，由于第二电流信号I2保持不变，因此压控振荡器26输出的采样时钟信号的相位不会改变。在数字控制器21输出切换控制信号之后，传输门G1导通，此时，输入第二开关管M2的正相差分电压信号VCON和输入第一开关管M1的反相差分电压信号VCOP不等，则第四开关管M4的控制端输出的电流变化，第五开关管M5复制第四开关管M4的控制端输出的电流，并将该电流作为第二电流信号I2，通过第五开关管M5的第二端将第二电流信号I2输出至压控振荡器26的输入端，以使压控振荡器26根据第二电流信号I2变化，调节输出的采样时钟信号的相位。例如，若正相差分电压信号VCON大于反相差分电压信号VCOP，则第五开关管M5的第二端输出的第二电流信号I2也随之增大。

具体的，如图6所示，为电流源电路27的电路结构示意图，电流源电路27包括第一电流源支路271和第二电流源支路272，第一电流源支路271和第二电流源支路272串联连接。第一电流源支路271包括m个第一电流源(S11、S12、…、S1m)和与每个第一电流源(S11、S12、…、S1m)一一对应连接的第三开关(K11、K12、…、K1m)，第一电流源(S11、S12、…、S1m)第一端与供电电压端VDD电连接，第一电流源(S11、S12、…、S1m)的第二端与第三开关(K11、K12、…、K1m)的一端电连接，第三开关(K11、K12、…、K1m)的另一端与数字控制器21的第一输出端电连接，作为电流源电路27的输入端；第二电流源支路272包括n个第二电流源(S21、S22、…、S2n)和与每个第二电流源(S21、S22、…、S2n)一一对应连接的第四开关(K21、K22、…、K2n)，第二电流源(S21、S22、…、S2n)第一端与供电电压端VDD电连接，第二电流源(S21、S22、…、S2n)的第二端与第四开关(K21、K22、…、K2n)的一端电连接，第四开关(K21、K22、…、K2n)的另一端分别与压控振荡器的输入端和第三开关(K11、K12、…、K1m)的另一端电连接，作为电流源电路27的输出端。

在电流源电路27中，当数字控制器21输出的频率控制信号为第一频率控制信号CCTW时，第一电流源支路271工作，第二电流源支路272不工作，第一电流源支路271在第一频率控制信号CCTW的控制下，选择性闭合第三开关(K11、K12、…、K1m)中的一个或多个，以使与闭合的第三开关(K11、K12、…、K1m)对应的第一电流源(S11、S12、…、S1m)输出电流信号，并将该电流信号作为第一电流信号I1输出至压控振荡器26，压控振荡器26根据第一电流信号I1的变化，调节输出的采样时钟信号的频率。当数字控制器21输出的频率控制信号为第二频率控制信号FCTW时，第一电流源支路271不工作，第二电流源支路272工作，第二电流源支路272在第二频率控制信号FCTW的控制下，选择性闭合第四开关(K21、K22、…、K2n)中的一个或多个，以使与闭合的第四开关(K21、K22、…、K2n)对应的第二电流源(S21、S22、…、S2n)输出电流信号，并将该电流信号作为第一电流信号I1输出至压控振荡器26，压控振荡器26根据第一电流信号I1的变化，调节输出的采样时钟信号的频率。

需要说明的是，本发明实施例中，第一电流源(S11、S12、…、S1m)输出电流的电流值大于第二电流源(S21、S22、…、S2n)输出电流的电流值，且第一电流源(S11、S12、…、S1m)的个数m和第二电流源(S21、S22、…、S2n)的个数n可以相等，也可以不等，本发明实施例对此不作任何限制。

具体的，如图7所示，为压控振荡器26的电路结构示意图，参照图7和图8，压控振荡器26包括第一反相器I1、第二反相器I2和第三反相器I3，其中，第一反相器I1的正相输入端与第三反相器I3的反相输出端电连接，第一反相器I1的反相输入端与第三反相器I3的正相输出端电连接，第一反相器I1的控制端分别与第二反相器I2控制端和第三反相器I3的控制端电连接，作为压控振荡器26的输入端，用于输入电流源电路27输出的第一电流信号I1，或输入电压电流转换器25输出的第二电流信号I2，第一反相器I1的反相输出端与第二反相器I2的正相输入端电连接，第一反相器I1的正相输出端与第二反相器I2的反相输入端电连接，作为压控振荡器26的第一输出端，用于输出第一采样时钟信号EClk，第二反相器I2的反相输出端与第三反相器I3的正相输入端电连接，第二反相器I2的正相输出端与第三反相器I3的反相输入端电连接，作为压控振荡器26的第二输出端，用于输出第二采样时钟信号DClk，且在该时钟数据恢复电路完成频率锁定和相位锁定后，输出目标时钟信号DClk_A，第三反相器I3的正相输出端作为压控振荡器26的第三输出端，用于输出第三采样时钟信号LClk。

在压控振荡器26中，第一反相器I1的控制端、第二反相器I2控制端和第三反相器I3的控制端接收第一电流信号或者第二电流信号，在第一电流信号的控制下，对输出的每一个采样时钟信号的频率进行调节，在第二电流信号的控制下，对输出的每一个采样时钟信号的相位进行调节，最终得到目标时钟信号，该目标时钟信号即为发送端输入的时钟信号。第一反相器I1的正输出端输出第一采样时钟信号EClk，第二反相器I2的正输出端输出第二采样时钟信号DClk，第三反相器I3的正输出端输出第三采样时钟信号LClk，且第一采样时钟信号EClk、第二采样时钟信号DClk和第三采样时钟信号LClk之间存在60度的相位差。

在一种可选的实施例中，数字控制器21具体用于：

若数据信号的频率和预设相位处的采样时钟信号的频率相同，则输出切换控制信号；

若数据信号的频率和预设相位处的采样时钟信号的频率不同，则输出频率控制信号。

需要说明的是，本发明实施例中，选取第二采样时钟信号DClk为预设相位处的采样时钟信号，也就是说，选取中间相位的采样时钟信号作为最佳采样时钟信号。

在具体实施时，如图9所示，为数字控制器21的结构示意图，数字控制器21包括误差检测模块211、系数调节模块212、频率锁定模块213和模式切换模块214，其中，误差检测模块211、系数调节模块212和频率锁定模块213配合，共同实现频率的锁定。模式切换模块214用于在频率锁定后，输出切换控制信号，以使电压电流转换器25中的传输门G1导通，进而使得电压电流转换器25输出第二电流Ip至压控振荡器26，以调节压控振荡器26输出的采样时钟信号的相位。

具体的，误差检测模块211的第一输入端与信号输入端DIN电连接，作为数字控制器21的第一输入端，用于输入数据信号Din，误差检测模块211的第二输入端与压控振荡器26的多个输出端中的一个电连接，作为数字控制器21的第二输入端，用于输入第二采样时钟信号DClk，误差检测模块211的第一输出端与系数调节模块212的输入端电连接，误差检测模块211的第二输出端与频率锁定模块213的输入端电连接，误差检测模块211的清零端与模式切换模块214的第二输出端电连接，系数调节模块212的输出端与电流源电路27的输入端电连接，作为数字控制器21的第一输出端，频率锁定模块213的输出端与模式切换模块214的输入端电连接，模式切换模块214的第一输出端与电压电流转换器25的控制端电连接，作为数字控制器21的第二输出端。

在数字控制器21中，如图9所示，误差检测模块211对数据信号Din的频率和预设相位处的采样时钟信号DClk的频率进行检测，即检测数据信号Din的频率和第二采样时钟信号DClk的频率的差值，若数据信号Din的频率和第二采样时钟信号DClk的频率的差值小于预设频率差，比如，预设频率差可以为0.1Hz，数据信号Din的频率和第二采样时钟信号DClk的频率的差值小于0.1Hz，则认为数据信号Din的频率和第二采样时钟信号DClk的频率相等，此时，误差检测模块211的第二输出端输出第一控制信号至频率锁定模块213，频率锁定模块213接收到第一控制信号后，表征已经实现了频率的锁定，输出频率锁定信号F_LOCK至模式切换模块214，模式切换模块214接收到频率锁定信号F_LOCK后，输出清零信号CLEAR至误差检测模块211的清零端，控制误差检测模块211清零，以及输出切换控制信号Mode_Switch至电压电流转换器25，以使电压电流转换器25中的传输门G1导通，进而使得电压电流转换器25输出第二电流Ip至压控振荡器26，以调节压控振荡器26输出的采样时钟信号的相位；若数据信号Din的频率和第二采样时钟信号DClk的频率的差值大于预设频率差，比如，数据信号Din的频率和第二采样时钟信号DClk的频率的差值大于0.1Hz，则认为数据信号Din的频率和第二采样时钟信号DClk的频率不等，此时，误差检测模块211的第一输出端输出第二控制信号至系数调节模块212，系数调节模块212接收到第二控制信号后，表征还没有实现频率的锁定，输出第一频率控制信号CCTW或第二频率控制信号FCTW至电流源电路27，以使电流源电路27根据第一频率控制信号CCTW或第二频率控制信号FCTW，调节输出的第一电流信号I1至压控振荡器27，压控振荡器27根据第一电流信号I1调节输出的采样时钟信号的频率，直至完成频率的锁定。

上述方案，数字控制器21在数据信号Din的频率和预设相位处的采样时钟信号DClk的频率不同时，输出频率控制信号CCTW/FCTW至电流源电路27，以调节电流源电路27输出的第一电流信号I1的电流值的大小，进而使得压控振荡器26根据第一电流信号I1调节多个采样时钟信号的频率，在数据信号Din的频率和预设相位处的采样时钟信号DClk的频率相同时，输出切换控制信号Mode_Switch至电压电流转换器25，以使电压电流转换器25中的传输门G1导通，进而通过相位控制信号调节电压电流转换器25输出的第二电流信号I2的电流值的大小，使得压控振荡器26根据第二电流信号I2调节多个采样时钟信号的相位，从而使由鉴相器22、电荷泵23、低通滤波器24、电压电流转换器25和压控振荡器26组成的相位锁定环路工作。

由于该时钟数据恢复电路采用单环路结构，在数字控制器21的控制下，该时钟数据恢复电路可以进行频率锁定和相位锁定，因此，相比双环路结构的时钟数据恢复电路，该时钟数据恢复电路的判决时间短，追踪时间小，且不会引入额外的相位噪声，提升了系统的稳定性；且由于使用数模混合控制，兼备了模拟电路的高速率以及数字电路的高稳定性的特点，解决了单纯模拟电路控制中，易受PVT(Process，Voltage，Temperature；工艺角、电压和温度)因素影响，以及数字速率不足及杂散较大的影响。

在一种可选的实施例中，数字控制器21具体用于：

若数据信号的频率和预设相位处的采样时钟信号的频率的差值的绝对值大于预设值，则调整当前频率控制信号，得到第一频率控制信号；

若差值的绝对值不大于预设值，则调整当前频率控制信号，得到第二频率控制信号。

具体的，如图9所示，若数据信号Din的频率和第二采样时钟信号DClk的频率的差值的绝对值大于预设值，比如，预设值为50Hz，而频率差值的绝对值为300Hz，则采用频率粗调节的方式实现频率的快速逼近，即，数字控制器21的系数调节模块212根据频率差值的绝对值，输出第一频率控制信号CCTW至电流源电路27。

若数据信号Din的频率和第二采样时钟信号DClk的频率的差值的绝对值小于预设值，比如，频率差值的绝对值为10Hz，则采用频率细调节的方式实现频率的准确锁定，即，数字控制器21的系数调节模块212根据频率差值的绝对值，输出第二频率控制信号FCTW至电流源电路27。

在一种可选的实施例中，电流源电路27包括第一电流源支路271和第二电流源支路272，其中：

第一电流源支路271，用于根据第一频率控制信号，输出第一电流信号；

第二电流源支路272，用于根据第二频率控制信号，输出第一电流信号；

其中，第一电流源支路271中的第一电流源输出电流的电流值大于第二电流源支路272中的第二电流源输出电流的电流值。

具体的，如图9所示，电流源电路27接收第一频率控制信号CCTW后，电流源电路27中的第一电流源支路271根据第一频率控制信号CCTW，调整第一电流源支路271中处于工作状态的第一电流源(S11、S12、…、S1m)的个数，以调节第一电流源支路271输出电流信号的电流值，其中，第一电流源(S11、S12、…、S1m)为大电流源，并将第一电流源支路271输出电流信号作为第一电流信号I1，压控振荡器26接收第一电流信号I1，并根据第一电流信号I1调节输出的采样时钟信号的频率，从而实现频率的快速逼近。例如，若第一电流源支路271中有5个第一电流源(S11、S12、S13、S14、S15)，系数调节模块212输出的第一频率控制信号CCTW为：CCTW<4:0>＝00011，电流源电路27接收到第一频率控制信号CCTW<4:0>＝00011后，控制导通对应位置上的第一电流源，即导通第一电流源S14和S15，并将第一电流源S14和S15输出的总电流作为第一电流信号I1。

电流源电路27接收第二频率控制信号FCTW后，电流源电路27中的第二电流源支路272根据第二频率控制信号FCTW，调整第二电流源支路272中处于工作状态的第二电流源(S21、S22、…、S2n)的个数，以调节第二电流源支路272输出电流信号的电流值，其中，第二电流源(S21、S22、…、S2n)为小电流源，并将第二电流源支路272输出电流信号作为第一电流信号I1，压控振荡器26接收第一电流信号I1，并根据第一电流信号I1调节输出的采样时钟信号的频率，从而实现频率的准确锁定。例如，若第二电流源支路272中有5个第二电流源(S21、S22、S23、S24、S25)，系数调节模块212输出的第二频率控制信号FCTW为：FCTW<4:0>＝00101，电流源电路27接收到第二频率控制信号FCTW<4:0>＝00101后，控制导通对应位置上的第二电流源，即导通第二电流源S23和S25，并将第二电流源S23和S25输出的总电流作为第一电流信号I1。

上述方案，数字控制器21和电流源电路27通过粗调节和细调节相配合的方式进行采样时钟信号频率的调节。当数据信号Din的频率和预设相位处的采样时钟信号DClk的频率的差值的绝对值大于预设值时，数字控制器21调整当前频率控制信号，输出第一频率控制信号CCTW，电流源电路27中的第一电流源支路271根据第一频率控制信号CCTW，调节输出的第一电流信号I1，以使压控振荡器26根据第一电流信号I1调节采样时钟信号的频率，即，采用粗调节的方法进行频率调节，以使采样时钟信号的频率可以快速接近数据信号的频率；否则，数字控制器21调整当前频率控制信号，输出第二频率控制信号FCTW，电流源电路27中的第二电流源支路272根据第二频率控制信号FCTW，调节输出的第一电流信号I1，以使压控振荡器26根据第一电流信号I1调节采样时钟信号的频率，即，采用细调节的方法进行频率调节，以使采样时钟信号的频率可以准确锁定数据信号的频率，进而实现频率的锁定。

在一种可选的实施例中，电流源电路27具体用于：

若绝对值大于预设值，且数据信号的频率大于预设相位处的采样时钟信号的频率，则根据第一频率控制信号，增加第一电流源支路中工作的第一电流源的数量，以增大第一电流信号；

若绝对值大于预设值，且数据信号的频率小于预设相位处的采样时钟信号的频率，则根据第一频率控制信号，减少第一电流源支路中工作的第一电流源的数量，以减小第一电流信号。

具体的，如图9和图10所示，在进行频率粗调节的过程中，若数据信号Din的频率大于第二采样时钟信号DClk的频率，则电流源电路27根据第一频率控制信号CCTW，增加电流源电路27中的第一电流源支路271中工作的第一电流源(S11、S12、…、S1m)的数量，使第一电流源支路271输出的第一电流信号I1增大，根据增大的第一电流信号I1，压控振荡器26对多个采样时钟信号(Clk1、Clk2、…Clkn)的频率进行增大调整，以使多个采样时钟信号(Clk1、Clk2、…Clkn)的频率快速增大，便于快速追赶上数据信号Din的频率，从而实现频率的快速逼近。在频率粗调节的过程中，存在至少两种频率增大调整的方法，具体如下：

方法一：

数字控制器21中的误差检测模块211对数据信号Din的频率和预设相位处的采样时钟信号Clki，即第二采样时钟信号DClk，的频率进行检测，得到频率差值为Δf＝f

方法二：

数字控制器21中的误差检测模块211对数据信号Din的频率和预设相位处的采样时钟信号Clki，即第二采样时钟信号DClk，的频率进行检测，得到频率差值，比如，频率差值为Δf＝f

若数据信号Din的频率小于第二采样时钟信号DClk的频率，则电流源电路27根据第一频率控制信号CCTW，减少电流源电路27中的第一电流源支路271中工作的第一电流源(S11、S12、…、S1m)的数量，使第一电流源支路271输出的第一电流信号I1减小，根据减小的第一电流信号I1，压控振荡器26对多个采样时钟信号(Clk1、Clk2、…Clkn)的频率进行减小调整，以使多个采样时钟信号(Clk1、Clk2、…Clkn)的频率快速减小，便于数据信号Din的频率快速追赶上第二采样时钟信号DClk的频率，从而实现频率的快速逼近。同理，在频率粗调节的过程中，存在至少两种频率减小调整的方法，可以参考上述频率增大调整方法的原理，此处不再重复赘述。

在一种可选的实施例中，电流源电路27具体用于：

若绝对值不大于预设值，且数据信号的频率大于预设相位处的采样时钟信号的频率，则根据第二频率控制信号，增加第二电流源支路中工作的第二电流源的数量，以增大所述第一电流信号；

若绝对值不大于预设值，且数据信号的频率小于预设相位处的采样时钟信号的频率，则根据第二频率控制信号，减少第二电流源支路中工作的第二电流源的数量，以减小第一电流信号。具体的，如图9和图10所示，在进行频率细调节的过程中，若数据信号Din的频率大于第二采样时钟信号DClk的频率，则电流源电路27根据第二频率控制信号FCTW，增加电流源电路27中的第二电流源支路272中工作的第二电流源(S21、S22、…、S2n)的数量，使第二电流源支路272输出的第一电流信号I1增大，根据增大的第一电流信号I1，压控振荡器26对多个采样时钟信号(Clk1、Clk2、…Clkn)的频率进行增大调整，以使多个采样时钟信号(Clk1、Clk2、…Clkn)缓慢增大，便于精确定位数据信号Din的频率，从而实现频率的准确锁定。在频率细调节的过程中，存在至少两种频率增大调整的方法，具体如下：

方法一：

数字控制器21中的误差检测模块211对数据信号Din的频率和预设相位处的采样时钟信号Clki，即第二采样时钟信号DClk，的频率进行检测，得到频率差值为Δf＝f

方法二：

数字控制器21中的误差检测模块211对数据信号Din的频率和预设相位处的采样时钟信号Clki，即第二采样时钟信号DClk，的频率进行检测，得到频率差值，比如，频率差值为Δf＝f

若数据信号Din的频率小于第二采样时钟信号DClk的频率，则电流源电路27根据第二频率控制信号FCTW，减少电流源电路27中的第二电流源支路272中工作的第二电流源(S21、S22、…、S2n)的数量，使第二电流源支路272输出的第一电流信号I1减小，根据减小的第一电流信号I1，压控振荡器26对多个采样时钟信号(Clk1、Clk2、…Clkn)的频率进行减小调整，以使多个采样时钟信号(Clk1、Clk2、…Clkn)缓慢减小，便于精确定位数据信号Din的频率，从而实现频率的准确锁定。在频率细调节的过程中，存在至少两种频率减小调整的方法，可以参考上述频率增大调整方法的原理，此处不再重复赘述。

上述方案，数字控制器21通过判断绝对值和预设值的大小关系，以及通过判断数据信号Din的频率和预设相位处的采样时钟信号DClk的频率的大小关系，选择相对应的调节方式，输出相应的频率控制信号，电流源电路27根据频率控制信号，调节输出的第一电流信号I1的大小，进而使得压控振荡器26根据第一电流信号I1进行精确的频率锁定。

在一种可选的实施例中，数字控制器21还用于：

在复位控制信号的控制下，输出预设频率控制信号；

电流源电路27还用于：

在预设频率控制信号的控制下，向压控振荡器26输出预设第一电流信号；

压控振荡器26还用于：

在预设第一电流信号的控制下，向鉴相器22输出多个初始采样时钟信号，以及向数字控制器21输出预设相位处的初始采样时钟信号。

具体的，如图9和图10所示，在时钟数据恢复电路开始工作的初始时刻，数字控制器21中的系数调节模块212的复位端会接收到复位控制信号Reset，在复位控制信号Reset的控制下，系数调节模块212输出的频率控制信号的电压值复位为预设初始值，比如，预设初始值可以为中值，并将该预设频率控制信号输出至电流源电路27，电流源电路27在预设频率控制信号的控制下，向压控振荡器26输出预设第一电流信号，压控振荡器26在预设第一电流信号的控制下，输出多个初始采样时钟信号，误差检测模块211对数据信号Din的频率和预设相位处的初始采样时钟信号DClk的频率进行检测，输出第一控制信号或第二控制信号。

上述方案，数字控制器21在复位信号Reset的控制下进行复位操作，输出预设频率控制信号至电流源电路27，使得电流源电路27根据预设频率控制信号向压控振荡器26输出预设第一电流信号，进而使得压控振荡器26根据预设第一电流信号输出多个初始采样时钟信号，为频率锁定阶段的进行提供了预设相位处的初始采样时钟信号，使得该时钟数据恢复电路不需要额外的参考时钟，节省了面积开销。

在一种可选的实施例中，数字控制器21还用于：

接收到使能信号后，输出切换控制信号，其中，使能信号用于表征进行相位锁定。

具体的，如图11所示，为频率锁定阶段的工作流程图，数字控制器21接收到来自外部的使能信号no_link，若使能信号no_link＝1，则数字控制器21会跳过频率锁定阶段，直接输出切换控制信号Mode_Switch至电压电流转换器25，以使相位锁定环路开始工作，进行相位的锁定；若使能信号no_link＝0，则数字控制器21进入频率锁定阶段，此时，首先进行频率粗调节，若粗调节结束信号cctw_finish＝0，则表明频率粗调节尚未结束，若粗调节结束信号cctw_finish＝1，且锁定信号lock＝1，则表明频率粗调节结束，接着进行频率细调节，若细调节结束信号fctw_finish＝0，则表明频率细调节尚未结束，若细调节结束信号fctw_finish＝1，则表明频率细调节结束，进入相位锁定阶段。

上述方案，数字控制器21在接收到使能信号后，可以跳过频率锁定阶段，直接进入相位锁定阶段，从而提升了时钟数据恢复电路的灵活性和普适应。

在一种可选的实施例中，数字控制器21还用于：

若输出频率控制信号的次数大于预设次数，且数据信号的频率和预设相位处的采样时钟信号的频率的差值在预设范围内，则输出切换控制信号。

具体的，数字控制器21可以设定频率调节的次数，即预设次数，以及设定数据信号的频率和预设相位处的采样时钟信号的频率的差值范围，即预设范围，例如，可以设定预设次数为10次，差值范围为(-1～1)，当进行大于10次的频率调节，且数据信号的频率和预设相位处的采样时钟信号的频率的差值在(-1～1)范围内，则认定数据信号的频率和预设相位处的采样时钟信号的频率相等，即频率锁定已完成。

上述方案，由于数字控制器21输出频率控制信号的次数需要大于预设次数，且数据信号的频率和预设相位处的采样时钟信号的频率的差值需要在预设范围内，从而提升了频率锁定的精确性。

在一种可选的实施例中，如图12所示，时钟数据恢复电路还包括采样器101；

采样器101的输入端用于输入数据信号Din，采样器101的采样端用于输入目标时钟信号DClk_A，采样器101的输出端用于输出目标数据信号Dout。

需要说明的是，本发明实施例中，采样器101可以为D触发器，也可以为由锁存器和D触发器组成的采样器，本发明实施例对此不作任何限制。

上述方案，采样器根据目标时钟信号对数据信号进行采样，得到目标数据信号，从而实现对数据信号进行恢复，以提高目标数据信号恢复的准确度。

基于相同的构思，本发明实施例还提供一种显示芯片，包括如上述任一实施例所述的时钟数据恢复电路。

本申请实施例中显示芯片解决问题的原理可以参考上述任一实施例中的时钟数据恢复电路解决问题的原理，此处不再重复赘述。

基于相同的构思，本发明实施例还提供一种显示设备，包括如上述任一实施例所述的显示芯片。

本申请实施例中显示设备解决问题的原理可以参考上述任一实施例中的时钟数据恢复电路解决问题的原理，此处不再重复赘述。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。