具有低组件计数和准确增益的放大器

技术领域

本发明大体上涉及放大器，且更具体地说，涉及一种具有最小数目个晶体管且具有准确增益的低组件计数放大器。

背景技术

具有准确增益的常规放大器通常是复杂的，因为它包含大量晶体管或跨导装置。此类复杂性通常增加成本、电路面积和设计时间。

发明内容

根据一种实施方式，一种放大器包括：

P沟道晶体管，所述P沟道晶体管具有耦合在第一节点与第二节点之间的电流端，且具有耦合到第三节点的用于接收输入电压的控制端；

N沟道晶体管，所述N沟道晶体管具有耦合在第四节点与电源电压参考节点之间的电流端，且具有耦合到所述第二节点的控制端；

第一电阻器，所述第一电阻器具有耦合到所述第一节点的第一端，且具有耦合到电源电压节点的第二端；

第二电阻器，所述第二电阻器耦合在所述第一节点与所述第四节点之间，其中所述第四节点产生输出电压；以及

电流吸收器，所述电流吸收器耦合在所述第二节点与所述电源电压参考节点之间。

在一个或多个实施方式中，所述放大器另外包括将直流偏移添加到所述输入电压的直流偏置电压源。

在一个或多个实施方式中，所述放大器另外包括插入在电源电压节点与所述第一电阻器的所述第二端之间的电流源。

在一个或多个实施方式中，所述放大器另外包括插入在所述N沟道晶体管的电流端与所述电源电压参考节点之间的第二电流吸收器。

在一个或多个实施方式中，所述放大器另外包括：

电流源，所述电流源插入在电源电压节点与所述第一电阻器的所述第二端之间；以及

第二电流吸收器，所述第二电流吸收器插入在所述N沟道晶体管的电流端与所述电源电压参考节点之间。

根据另一种实施方式，一种放大器包括：

正极性电路，所述正极性电路包括：

第一P沟道晶体管，所述第一P沟道晶体管具有耦合在第一节点与第二节点之间的电流端，且具有耦合到第三节点的用于接收输入电压的正极性的控制端；

第一N沟道晶体管，所述N沟道晶体管具有耦合在第四节点与电源电压参考节点之间的电流端，且具有耦合到所述第二节点的控制端；

第一电阻器，所述第一电阻器耦合在所述第一节点与第五节点之间；

第二电阻器，所述第二电阻器耦合在所述第一节点与所述第四节点之间，其中所述第四节点产生输出电压的正极性；和

第一电流吸收器，所述第一电流吸收器耦合在所述第二节点与所述电源电压参考节点之间；

电流源，所述电流源耦合到电源电压节点且将源极电流提供到所述第五节点；以及

负极性电路，所述负极性电路包括：

第三电阻器，所述第三电阻器耦合在所述第五节点与第六节点之间；

第二P沟道晶体管，所述第二P沟道晶体管具有耦合在所述第六节点与第七节点之间的电流端，且具有耦合到第八节点的用于接收所述输入电压的负极性的控制端；

第四电阻器，所述第四电阻器耦合在所述第六节点与第九节点之间，其中所述第九节点产生所述输出电压的负极性；

第二N沟道晶体管，所述第二N沟道晶体管具有耦合在所述第九节点与所述电源电压参考节点之间的电流端，且具有耦合到所述第七节点的控制端；和

第二电流吸收器，所述第二电流吸收器耦合在所述第七节点与所述电源电压参考节点之间。

在一个或多个实施方式中，所述第一和第三电阻器具有彼此基本上相同的电阻，并且其中所述第二和第四电阻器具有彼此基本上相同的电阻。

在一个或多个实施方式中，所述电流源被配置成基于共模设置电压与共模电压之间的差而调整所述源极电流。

在一个或多个实施方式中，所述第一和第二电流吸收器被配置成基于共模设置电压与共模电压之间的差而调整第一和第二吸收电流。

在一个或多个实施方式中，所述放大器另外包括耦合在第十节点与所述电源电压参考节点之间的第三电流吸收器，其中所述第一N沟道晶体管的所述电流端耦合在所述第四节点与所述第十节点之间，并且其中所述第二N沟道晶体管的所述电流端耦合在所述第九节点与所述第十节点之间。

在一个或多个实施方式中，所述放大器另外包括共模电压放大器，所述共模电压放大器被配置成基于共模设置电压与共模电压之间的差而控制所述电流源提供所述源极电流。

在一个或多个实施方式中，共模感测放大器具有耦合到所述输出电压的所述正和负极性的用于感测所述共模电压的输入。

在一个或多个实施方式中，所述第三电流吸收器被配置成基于共模设置电压与共模电压之间的差而调整吸收电流。

在一个或多个实施方式中，

所述第一、第二和第三电流吸收器中的每一个被配置成具有接收偏置电压的控制端的N沟道晶体管；

其中所述电流源包括：

第三P沟道晶体管，所述第三P沟道晶体管具有耦合在所述电源电压节点与第十一节点之间的电流端，且具有耦合到所述第四节点的控制端；

第四P沟道晶体管，所述第四P沟道晶体管具有耦合在所述电源电压节点与所述第十一节点之间的电流端，且具有耦合到所述第九节点的控制端；以及

第五P沟道晶体管，所述第五P沟道晶体管具有耦合在所述第五端与所述第十一端之间的电流端，且具有耦合到第十二节点的控制端；并且

另外包括：

第六P沟道晶体管，所述第六P沟道晶体管具有耦合在所述电源电压节点与第十三节点之间的电流端，且具有接收所述共模设置电压的控制端；

第七P沟道晶体管，所述第七P沟道晶体管具有耦合在所述第十二节点与所述第十三节点之间的电流端，且具有耦合到所述第十二节点的控制端；

第三N沟道晶体管，所述第三N沟道晶体管具有耦合在所述第十二节点与所述电源电压参考节点之间的电流端，且具有耦合到第十四节点的用于提供所述偏置电压的控制端；

共模电流源，所述共模电流源耦合在所述电源电压节点与所述第十四节点之间，被配置成将共模参考电流提供到所述第十四节点；以及

第四N沟道晶体管，所述第四N沟道晶体管具有耦合在所述第十四节点与所述电源电压参考节点之间的电流端，且具有耦合到所述第十四节点的控制端。

在一个或多个实施方式中，所述放大器另外包括：

第一斩波器电路，所述第一斩波器电路插入在所述输入电压的所述正和负极性与所述第一和第二P沟道晶体管的所述控制端之间，且被配置成在斩波频率下斩波；以及

第二斩波器电路，所述第二斩波器电路插入在所述输出电压的所述正和负极性与所述第四和第九节点之间，且被配置成在所述斩波频率下斩波。

在一个或多个实施方式中，所述放大器另外包括：

多个斩波器电路，所述多个斩波器电路各自被配置成在斩波频率下斩波，包括：

第一斩波器电路，所述第一斩波器电路插入在所述输入电压与所述第一和第二P沟道晶体管的所述控制端之间，所述第一斩波器电路具有接收所述输入电压的所述正和负极性的一对输入端，以及耦合到所述第一和第二P沟道晶体管的所述控制端的一对输出端；

第二和第三斩波器电路，所述第二和第三斩波器电路插入在所述第二和第七节点与所述第一和第二N沟道晶体管的所述控制端之间，其中所述第二斩波器电路具有耦合到所述第二和第七节点的一对输入端，且具有一对输出端，并且其中所述第三斩波器电路具有耦合到所述第二斩波器电路的所述一对输出端的一对输入端，且具有耦合到所述第一和第二N沟道晶体管的所述控制端的一对输出端；

第四斩波器电路，所述第四斩波器电路插入在所述第二和第四电阻器与所述输出电压之间，其中所述第四斩波器电路具有耦合到所述第二和第四电阻器的一对输入端，且具有耦合到所述输出电压的所述正和负极性的一对输出端；以及

第五斩波器电路，所述第五斩波器电路插入在所述第一和第二N沟道晶体管与所述输出电压之间，其中所述第五斩波器电路具有耦合到所述第一和第二N沟道晶体管的电流端的一对输入端，且具有提供所述输出电压的所述正和负极性的一对输出端。

在一个或多个实施方式中，所述放大器另外包括：

多个斩波器电路，所述多个斩波器电路各自被配置成在斩波频率下斩波，包括：

第一斩波器电路，所述第一斩波器电路插入在所述输入电压与所述第一和第二P沟道晶体管的所述控制端之间，所述第一斩波器电路具有接收所述输入电压的所述正和负极性的一对输入端，以及耦合到所述第一和第二P沟道晶体管的所述控制端的一对输出端；

第二和第三斩波器电路，所述第二和第三斩波器电路插入在所述第二和第七节点与所述第一和第二N沟道晶体管的所述控制端之间，其中所述第二斩波器电路具有耦合到所述第二和第七节点的一对输入端，且具有一对输出端，并且其中所述第三斩波器电路具有耦合到所述第二斩波器电路的所述一对输出端的一对输入端，且具有耦合到所述第一和第二N沟道晶体管的所述控制端的一对输出端；

第四斩波器电路，所述第四斩波器电路插入在所述第一和第二P沟道晶体管与所述第一和第六节点之间，其中所述第四斩波器电路具有耦合到所述第一和第二P沟道晶体管的电流端的一对输入端，且具有耦合到所述第一和第六节点的一对输出端；以及

第五斩波器电路，所述第五斩波器电路插入在所述第四和第九节点与所述第一和第二N沟道晶体管之间，其中所述第五斩波器电路具有耦合到所述第四和第九节点的一对输入端，且具有耦合到所述第一和第二N沟道晶体管的电流端的一对输出端。

根据另一种实施方式，一种放大器包括：

正极性电路，所述正极性电路包括：

第一P沟道晶体管，所述第一P沟道晶体管具有耦合在第一节点与第二节点之间的电流端，且具有耦合到第三节点的用于接收输入电压的正极性的控制端；

第一N沟道晶体管，所述第一N沟道晶体管具有耦合在第四节点与第五节点之间的电流端，且具有耦合到所述第二节点的控制端；

第一电阻器，所述第一电阻器具有耦合到所述第一节点的第一端，且具有耦合到第六节点的第二端；

第二电阻器，所述第二电阻器耦合在所述第一节点与所述第四节点之间，其中所述第四节点产生输出电压的正极性；和

第一电流吸收器，所述第一电流吸收器耦合在所述第二节点与电源电压参考节点之间；

负极性电路，所述负极性电路包括：

第二P沟道晶体管，所述第二P沟道晶体管具有耦合在第七节点与第八节点之间的电流端，且具有耦合到第九节点的用于接收所述输入电压的负极性的控制端；

第二N沟道晶体管，所述第二N沟道晶体管具有耦合在第十节点与所述第五节点之间的电流端，且具有耦合到所述第八节点的控制端；

第三电阻器，所述第三电阻器耦合在所述第六节点与所述第七节点之间；

第四电阻器，所述第四电阻器耦合在所述第七节点与所述第十节点之间，其中所述第十节点产生所述输出电压的负极性；和

第二电流吸收器，所述第二电流吸收器耦合在所述第八节点与所述电源电压参考节点之间；

第三电流吸收器，所述第三电流吸收器耦合在所述第五节点与所述电源电压参考节点之间；

第一电流源，所述第一电流源耦合在电源电压节点与所述第一节点之间；以及

第二电流源，所述第二电流源耦合在所述电源电压节点与所述第七节点之间。

在一个或多个实施方式中，所述放大器另外包括：

第一偏置电流源，所述第一偏置电流源耦合在所述电源电压节点与所述第四节点之间；以及

第二偏置电流源，所述第二偏置电流源耦合在所述电源电压节点与所述第十节点之间。

在一个或多个实施方式中，所述第一和第二电流源、所述第一和第二电流吸收器以及所述第三电流吸收器中的至少一个被配置成基于所感测的共模电压而调整。

附图说明

本发明的实施例借助于例子来示出并且不受附图限制。图中的类似参考标记可指示类似元件。为了简单和清晰起见而示出图中的元件，并且这些元件未必按比例绘制。

图1是根据本公开的第一实施例实施的放大器的示意图，所述放大器具有单端形式。

图2是根据本公开的第二实施例实施的放大器的示意图，所述放大器具有差分形式。

图3是根据本公开的第三实施例实施的放大器的示意图，所述放大器包括上部电流源和额外电流吸收器的共模控制。

图4是根据本公开的第四实施例实施的放大器的示意图，所述放大器示出特定共模配置。

图5是根据本公开的第五实施例实施的放大器的示意图，所述放大器具有改进的余量。

图6是根据本公开的第六实施例实施的放大器的示意图，所述放大器具有进一步改进的余量。

图7是根据本公开的第七实施例实施的放大器的示意图，所述放大器包括用于去除偏移或1/f噪声的斩波器。

图8是根据本公开的第八实施例实施的放大器的示意图，所述放大器也包括用于去除偏移或1/f噪声的斩波器。

图9是根据本公开的第九实施例实施的放大器的示意图，所述放大器也包括用于去除偏移或1/f噪声的斩波器。

具体实施方式

本文公开了具有使用最小数目个晶体管的具有准确增益的简单放大器。示出了单端形式以及若干差分形式。可添加额外电流吸收器以充当拖尾电流源，从而改进电源抑制。电流源可以是被添加以改进余量的分离或额外电流源。示出了包括用以去除1/f噪声的斩波器电路的各种实施例。

图1是根据本公开的第一实施例实施的放大器100的示意图，其中放大器100具有单端形式。电压电源101相对于电源参考节点130上的电源参考电压(例如，接地(GND))在电源电压节点103上生成电源电压VDD。具有电阻R1的第一电阻器102耦合在VDD与节点105之间，并且具有电阻R2的第二电阻器104耦合在节点105与生成输出电压VOUT的输出节点107之间。N沟道MOS(NMOS)晶体管N1具有耦合到节点107的漏极端、耦合到另一节点109的栅极端和耦合到GND的源极端。P沟道MOS(PMOS)晶体管P1具有耦合到节点105的源极端、耦合到输入节点111的栅极端和耦合到节点109的漏极端。耦合在节点109与GND之间的电流吸收器106吸收从节点109到GND的电流ISNK。产生输入电压VIN的输入电压源108具有耦合到输入节点111的正极端和耦合到节点113的负极端。产生偏置电压VB的直流(DC)电压源110具有耦合到节点113的正极端和耦合到GND的负极端。因此，节点113产生偏置电压VB，并且输入节点111产生电压VIN+VB。

根据以下等式(1)提供放大器100的传递函数A：

其中gm1为跨导且r01为P1的电阻，并且gm2为跨导且r02为N1的电阻。如果r0x＞＞R1和R2且gmx*r0x＞＞1，其中“x”表示与P1或N1相关的1或2，则传递函数A可简化为以下等式(2)：

放大器100具有用于接收单端输入电压VIN的单端形式。偏置取决于VB，VOUT的共模与VIN的共模有关，并且VIN的范围稍微受限。但是，取决于放大器100的应用，放大器100非常简单且可具有非常准确的增益。

图2是根据本公开的第二实施例实施的放大器200的示意图，其中放大器200具有差分形式。耦合在VDD与节点205之间的电流源202提供从节点VDD到节点205的电流ISRC。电流源202示出为可调整的，其中可基于感测共模电压来调整ISRC，如本文进一步描述。具有电阻R1的第一电阻器204耦合在节点205与节点207之间，并且具有电阻R2的第二电阻器206耦合在节点207与产生输出电压VOUT的正极性的第一输出节点213之间。第一NMOS晶体管N1具有耦合到节点213的漏极端、耦合到另一节点211的栅极端和耦合到GND的源极端。第一PMOS晶体管P1具有耦合到节点207的源极端、耦合到接收正极性输入电压+1/2VIN的正极性输入节点209的栅极端和耦合到节点211的漏极端。耦合在节点211与GND之间的第一电流吸收器208吸收从节点211到GND的电流ISNK1。应注意，放大器200的电阻R1和R2未必与放大器100的电阻R1和R2相同。

放大器200的负极性一半基本上类似于正极性一半。具有电阻R1的第三电阻器214耦合在节点205与节点217之间，并且具有电阻R2的第四电阻器216耦合在节点217与产生VOUT的负极性的第二输出节点223之间。因此，VOUT为在节点213与223之间产生的差分输出电压。第二NMOS晶体管N2具有耦合到节点223的漏极端、耦合到另一节点221的栅极端和耦合到GND的源极端。第二PMOS晶体管P2具有耦合到节点217的源极端、耦合到接收负极性输入电压-1/2VIN的负极性输入节点219的栅极端和耦合到节点221的漏极端。因此，在输入节点209与输入节点219之间提供差分输入电压±VIN。耦合在节点221与GND之间的第二电流吸收器218吸收从节点221到GND的电流ISNK2。

放大器200的传递函数与如上文等式(1)所限定的放大器100相同，并且可以与上文等式(2)所限定的方式相同的方式简化。尽管传递函数相同，但放大器200的DC偏置不取决于输入共模。另外，代替将NMOS晶体管源极端连接到接地，两个NMOS源极端可连接到非零电压源，这在DC偏置方面给予更多自由。而且，电阻器可从两个源极端连接到接地，这可给予更好的电源抑制。在所有情况下，AC传递函数保持相同。

图3是根据本公开的第三实施例实施的放大器300的示意图，其中放大器300的差分形式类似于放大器200的差分形式。放大器300包括与具有相同参考标号的放大器200类似的组件。放大器300的主要区别在于N1和N2的源极端不耦合到GND，而是在共同节点301处耦合在一起，并且第三电流吸收器302被添加并耦合在节点301与GND之间，所述第三电流吸收器302吸收从节点301到GND的电流ISNK3。电流吸收器302充当被添加以更进一步改进电源抑制的拖尾电流源。放大器300的AC传递函数与如先前描述的等式(1)和(2)所限定的放大器200相同。

另外，添加共模(CM)感测放大器304以设置输出共模，其中放大器304具有用于控制电流源202的输出，所述电流源202示出为具有耦合到CM感测放大器304的输出的调整输入的可调整电流源。在所示出的配置中，将差分输出电压±VOUT的输出CM电压与CM设置电压(VREF，CM)进行比较，并且反馈以控制电流源202。尽管未具体示出，但CM反馈还可通过以下方式完成：基于共模电压通过两个电流源208和218来调整电流，或通过电流吸收器302来调整电流。可替换的是，代替使用+VOUT来感测CM，可在节点205处或在节点301的电压下感测CM。

图4是根据本公开的第四实施例实施的放大器400的示意图，其中放大器400的差分形式类似于放大器300的差分形式。放大器400包括与具有相同参考标号的放大器300类似的组件。另外，电阻器204、214、206和216以及晶体管N1、N2、P1和P2耦合到用于接收±VIN以及用于以类似方式提供±VOUT的节点205、207、211、213、217、221、223和301。对于放大器400，电流源202和CM感测放大器304由PMOS晶体管P3、P4、P5、P6和P7、NMOS晶体管N3和N4以及电流源402替换。电流吸收器208、218和302分别由NMOS晶体管N5、N6和N7替换。

P3和P4具有耦合到VDD的源极端和在中间节点401处耦合在一起的漏极端。P3具有耦合到正输出节点213的栅极端，并且P4具有耦合到负输出223的栅极端。P5具有耦合到节点401的源极端、耦合到节点205的漏极端和耦合到节点405的栅极端。P6具有耦合到VDD的源极端、接收CM设置电压VREF，CM的栅极端和耦合到节点403的漏极端。P7具有耦合到节点403的源极端且具有在节点405处耦合在一起的栅极端和漏极端。电流源402参考VDD且将参考电流IREF提供到节点407中。N3具有耦合到节点405的漏极端、耦合到产生偏置电压VBIAS的节点407的栅极端和耦合到GND的源极端。N4具有在节点407处耦合在一起的栅极端和漏极端以及耦合到GND的源极端。N5、N6和N7各自具有耦合到GND的源极端和接收VBIAS的栅极端。N5具有耦合到用于产生吸收电流ISKN1的节点211的漏极端，N6具有耦合到用于产生吸收电流ISKN2的节点221的漏极端，并且N7具有耦合到用于产生吸收电流ISKN3的节点301的漏极端。

VREF，CM被设置为期望的CM电压且被提供到P6的栅极端，所述P6在其线性区中被偏置。通过连接二极管的P7的电流通过P5被镜像到放大器400的节点205。CM在放大器的输出处通过P3和P4来设置。IREF流过连接二极管的N4以在N3和N4的栅极端处建立VBIAS，所述VBIAS分别偏置N5、N6和N7以建立吸收电流ISNK1、ISNK2和ISNK3。许多替代CM布置也是已知且可用的。

应注意，针对放大器300和400示出的共模方案可应用于本文中所示出和描述的放大器中的任一个。

图5是根据本公开的第五实施例实施的放大器500的示意图，所述放大器500具有改进的余量，其中放大器500基本上类似于放大器300。如图所示，放大器500包括与放大器300相同的组件和节点，不同之处在于提供放大器300的源极电流ISRC的上部可调整电流源202由两个可调整电流源502和504替换。电流源502和电流源504可基于感测如本文所描述的共模电压而调整。可替换的是，电流吸收器208和218或电流吸收器302可基于感测共模电压而调整。电流源502具有耦合到VDD的负极端和耦合到节点207以用于将电流ISRC1提供到节点207中的正极端，并且电流源504具有耦合到VDD的负极端和耦合到节点217以用于将电流ISRC2提供到节点217中的正极端。在电阻器204(R1)和214(R2)的任一侧上使用两个上部电流源而非耦合到节点205的单个电流源避免跨越R1和R2的电压降，因此为一对电流源502和504提供更多的电压余量。将上部电流源拆分成两个电流源还可应用于放大器200和400。

图6是根据本公开的第六实施例实施的放大器600的示意图，所述放大器600具有进一步改进的余量，其中放大器600基本上类似于放大器500。如图所示，放大器600包括与放大器500相同的组件和节点，并且另外包括两个额外电流源602和604。电流源602具有耦合到VDD的负极端和耦合到节点213以用于将电流ISRC3提供到节点213中的正极端，并且电流源604具有耦合到VDD的负极端和耦合到节点223以用于将电流ISRC4提供到节点223中的正极端。添加两个额外电流源602和604以分别将偏置电流提供到两个NMOS晶体管N1和N2。这避免了NMOS偏置电流穿过R2电阻206和216，从而避免了跨越R2的电压降，并且避免了在低供电源电压下N1和N2的余量问题。针对额外余量添加两个电流源还可应用于放大器200、300和400。

图7是根据本公开的第七实施例实施的放大器700的示意图，所述放大器700包括用于去除偏移或1/f噪声的斩波器。放大器700基本上类似于放大器200，其中以基本上相同的方式耦合的类似组件包括有相同参考标号。放大器700包括耦合在接收±VIN的输入端处的第一斩波器电路702和耦合在用于提供±VOUT的输出端处的第二斩波器电路704。确切地说，第一斩波器电路702具有耦合到输入节点209和219的一对输入端，且具有耦合到节点709和719的一对输出端，所述节点709和719分别耦合到P1和P2的栅极端。类似地，第二斩波器电路704具有耦合到节点213和223的一对输入端，且具有在另一对输出节点713和723处提供差分输出电压±VOUT的一对输出端。斩波器电路702和704中的每一个接收斩波时钟FCHOP，并且以FCHOP的频率的速率使该斩波器电路的输入与该斩波器电路的输出交叉。

尽管斩波电路系统示出为应用于放大器200的配置，但是该斩波电路系统同样适用于其它放大器300、400、500和600。因此，例如，可将额外电流吸收器插入在N1和N2的源极端之间(如由放大器300所示)，或可将可调整电流源202拆分成两个电流源(如由放大器500所示)，或可添加额外电流源以将电流提供到输出节点213和223(如由放大器600所示)，或这些技术的任何组合。

放大器700的可能的缺点为迫使斩波后的信号穿过N1和N2的栅极端处的高欧姆节点。如果带宽受限且斩波频率较高，则斩波过程可能不如给定应用所需的准确。

图8是根据本公开的第八实施例实施的放大器800的示意图，所述放大器800包括用于去除偏移或1/f噪声的斩波器。放大器800基本上类似于放大器700(其中以基本上相同方式耦合的类似组件包括有相同参考标号)，并且包括耦合成以类似方式操作的斩波器电路702和704。然而，放大器800包括额外斩波器电路802、804和806，所述额外斩波器电路802、804和806各自接收FCHOP且各自操作以在FCHOP的速率下开关输入端和输出端。斩波器电路802具有耦合到节点211和221的输入端，且具有耦合到节点811和821的输出端。斩波器电路804具有耦合到节点8111和8211的输入端，且具有耦合到节点812和822的输出端，其中节点812和822分别替代地耦合到N1和N2的栅极端。斩波器电路806具有耦合到节点713和723的输入端，且具有耦合到节点814和824的输出端，其中节点814和824分别替代地耦合到N1和N2的漏极端。

斩波器电路现在被放置成使得在高欧姆节点处，信号处于低频率(来回斩波)，以避免斩波后的信号必须经过该高欧姆节点，从而避免带宽限制。在一些情况下，如果N1和N2的1/f噪声被由PMOS晶体管P1和P2及其电流源208和218形成的第一级抑制，则可省略斩波器电路804和806。

放大器800的可能的缺点为增益现在部分地由斩波器开关限定。在电阻器206和216与输出电压VOUT之间的斩波器电路704的开关串联，并且因此与电阻R2相比，斩波器电路704的开关电阻应较低。例如，如果R2为100千欧姆(kΩ)，且斩波器开关为1kΩ，则这产生约1％的增益误差，这在许多应用中(如果不是所有应用)是极可接受的。

尽管斩波电路系统示出为应用于放大器200的配置，但是该斩波电路系统同样适用于其它放大器300、400、500和600。因此，例如，可将额外电流吸收器插入在N1和N2的源极端之间(如由放大器300所示)，或可将可调整电流源202拆分成两个电流源(如由放大器500所示)，或可添加额外电流源以将电流提供到输出节点213和223(如由放大器600所示)，或这些技术的任何组合。

图9是根据本公开的第九实施例实施的放大器900的示意图，所述放大器900包括用于去除偏移或1/f噪声的斩波器。放大器900基本上类似于放大器800，其中以基本上相同的方式耦合的类似组件包括有相同参考标号。在此情况下，包括且以类似方式耦合斩波器电路702、802、804和806，但省略斩波器电路704，以使得节点213与223之间为±VOUT。另外，添加另一斩波器电路902，所述斩波器电路902具有耦合到节点207和217的输入端以及耦合到节点907和917的输出端，所述节点907和917分别耦合到P1和P2的源极端。

在此情况下，在PMOS晶体管P1和P2之前和直接在PMOS晶体管P1和P2之后进行斩波以避免斩波后的信号必须经过高欧姆节点。另外，在一些情况下，如果N1和N2的1/f噪声被由PMOS晶体管P1和P2及其电流源208和218形成的第一级抑制，则可省略斩波器电路804和806。与放大器800相比，斩波器电路中的一个被移动到PMOS晶体管P1和P2的源极，以减小斩波器开关电阻对增益准确性的影响。

尽管斩波电路系统示出为应用于放大器200的配置，但是该斩波电路系统同样适用于其它放大器300、400、500和600。因此，例如，可将额外电流吸收器插入在N1和N2的源极端之间(如由放大器300所示)，或可将可调整电流源202拆分成两个电流源(如由放大器500所示)，或可添加额外电流源以将电流提供到输出节点213和223(如由放大器600所示)，或这些技术的任何组合。

根据以下等式(3)提供放大器900的传递函数A：

其中A＝R1*R2，B＝R1*r01，C＝R1+r02，D＝R2*r01，E＝R1*r03，F＝R2*r03，G＝r01*r02，H＝r02*r03，I＝gm1*R1*R2*r01，J＝gm1*R1*r01*r02，K＝gm2*R1*r02*r03，L＝gm1*gm2*R1*r01*r02*r03，并且其中r03为电流源208和218的输出电阻。如果r03趋于无穷大(或非常高)，则放大器900的传递函数与等式(1)相同，并且如果r0x＞＞R1和R2且gmx*r0x＞＞1，其中“x”表示与P1或N1相关的1或2，则传递函数A可简化为等式(2)。应注意，当斩波器开关的电阻RSW不为零时，则分母改变为并有RSW。但即使如此，RSW在增益精度方面的作用也很有限。另外，如果r03趋于无穷大(或非常高)，则RSW从等式消失。因此，可通过增加r03来改进增益准确性。

尽管已结合若干实施例描述本发明，但本发明并不意图限于本文中所阐述的特定形式。相反，希望涵盖可合理地包括在如所附权利要求书限定的本发明的范围内的此类替代方案、修改和等效物。例如，正电路系统或负电路系统的变型可用于各种实施例中，其中本发明不限于特定电路系统极性、装置类型或电压或误差电平等。举例来说，例如电路系统低和电路系统高之类的电路系统状态可取决于引脚或信号是否在正电路系统或负电路系统等中实施而反转。在一些情况下，电路系统状态可以是可编程的，其中可以针对给定的电路系统功能反转电路系统状态。

如本文中所使用，术语“一”或“一个”被限定为一个或多于一个。并且，权利要求书中例如“至少一个”和“一个或多个”的介绍性短语的使用不应被解释为暗示由不定冠词“一”或“一个”引入的另一权利要求要素将包含这类引入的权利要求要素的任何特定权利要求限于仅包含一个此要素的发明，甚至是在同一权利要求包括介绍性短语“一个或多个”或“至少一个”和例如“一”或“一个”的不定冠词时也如此。这同样适用于定冠词的使用。除非另外说明，否则例如“第一”和“第二”等术语用于任意地区分此类术语所描述的元件。因此，这些术语未必意图指示此类元件的时间或其它优先级排序。