具有互调失真抑制的射频功率放大器

本申请要求2021年12月1日提交的美国专利申请号17/539,977的优先权，该美国专利申请据此全文以引用方式并入本文。

技术领域

本公开整体涉及电子设备，并且更具体地涉及具有无线通信电路的电子设备。

背景技术

电子设备常具备无线通信能力。具备无线通信能力的电子设备具有无线通信电路，该无线通信电路具有一个或多个天线。无线通信电路中的无线收发器电路使用天线来发射和接收射频信号。

由天线发射的射频信号通常通过一个或多个功率放大器馈送，该一个或多个功率放大器被配置为将低功率模拟信号放大成更适合于通过空气长距离传输的高功率信号。为电子设备设计令人满意的功率放大器可能具有挑战性。

发明内容

电子设备可包括无线通信电路。该无线通信电路可以包括：一个或多个处理器，该一个或多个处理器用于生成数字信号；收发器，该收发器用于接收该数字信号并且生成对应的射频信号；和一个或多个射频功率放大器，该一个或多个射频功率放大器被配置为放大该射频信号以通过该电子设备中的一个或多个天线来传输。功率放大器可以表现出三阶非线性，从而产生可以在放大期间使射频信号失真的三阶互调产物。

本公开的一个方面提供了一种射频放大器电路，该射频放大器电路包括第一输入晶体管，该第一输入晶体管具有耦接到接地电源线的第一源极-漏极端子、耦接到第一放大器输出端子的第二源极-漏极端子、以及栅极端子；第二输入晶体管，该第二输入晶体管具有耦接到接地电源线的第一源极-漏极端子、耦接到第二放大器输出端子的第二源极-漏极端子、以及栅极端子；输入变压器，该输入变压器被配置为接收射频信号并且耦接到该第一输入晶体管的该栅极端子和该第二输入晶体管的该栅极端子；和具有耦接到该输入变压器的输出的二阶互调生成电路。该二阶互调生成电路可以被配置成生成二阶互调信号，该二阶互调信号用于生成消除或减少该三阶互调产物的三阶互调消除信号。

该输入变压器可以包括：初级电感器，该初级电感器具有被配置为接收该射频信号的第一端子和第二端子；以及次级电感器，该次级电感器具有耦接到该第一输入晶体管的该栅极端子的第一端子并具有耦接到该第二输入晶体管的该栅极端子的第二端子。该射频功率放大器电路还可包括耦接到该次级电感器的中心抽头的有源电感器负载电路。

在一种布置中，该二阶互调生成电路可包括：第一n型晶体管，该第一n型晶体管具有耦接到该第一输入晶体管的栅极端子的第一源极-漏极端子、耦接到正电源线的第二源极-漏极端子、以及被配置为接收偏置电压的栅极端子；以及第二n型晶体管，该第二n型晶体管具有耦接到该第二输入晶体管的栅极端子的第一源极-漏极端子、耦接到正电源线的第二源极-漏极端子、以及被配置为接收该偏置电压的栅极端子。

在另一种布置中，该二阶互调生成电路可包括：第一p型晶体管，该第一p型晶体管具有耦接到该次级电感器的中心抽头的第一源极-漏极端子、耦接到正电源线的第二源极-漏极端子、以及被配置为经由第一偏置电阻器接收偏置电压的栅极端子；第二p型晶体管，该第二p型晶体管具有耦接到该次级电感器的中心抽头的第一源极-漏极端子、耦接到正电源线的第二源极-漏极端子、以及被配置为经由第二偏置电阻器接收第二偏置电压的栅极端子；第一电容器，该第一电容器具有耦接到该第一p型晶体管的栅极端子的第一端子并且具有耦接到初级电感器的第一端子的第二端子；以及第二电容器，该第二电容器具有耦接到该第二p型晶体管的栅极端子的第一端子并且具有耦接到该初级电感器的第二端子的第二端子。

本公开的一个方面提供了一种操作无线电路的方法。该方法可包括：在输入变压器处接收射频信号；在放大器处接收来自该输入变压器的该射频信号；使用二阶互调生成电路生成二阶互调信号并将该二阶互调信号耦接到该输入变压器；以及将该二阶互调信号与该射频信号组合以生成抵消与该放大器相关联的三阶互调信号的对应信号。该方法可包括使用耦接到该输入变压器的有源电感器负载电路将该二阶互调信号从电流信号转换为电压信号。

在一个过程中，该方法可以包括：使用具有耦接到该第一输入晶体管的栅极端子的源极端子的第一n型晶体管以通过该输入变压器中的次级电感器输出二阶互调电流，同时使用具有耦接到该第二输入晶体管的栅极端子的源极端子的第二n型晶体管以通过该输入变压器中的该次级电感器输出该二阶互调电流。在另一个过程中，该方法可以包括使用第一p型晶体管将二阶互调电流输出到次级电感器的中心抽头，同时使用第二p型晶体管将二阶互调电流输出到次级电感器的中心抽头。

附图说明

图1是根据一些实施方案的具有无线通信电路的例示性电子设备的图示。

图2是根据一些实施方案的具有放大器电路的例示性无线通信电路的图示。

图3是根据一些实施方案的示出在双音调信号与二阶互调(IM2)产物之间混合如何可以产生用于消除不需要的三阶互调(IM3)产物的信号的图示。

图4是根据一些实施方案的具有二阶互调(IM2)生成电路的例示性放大器电路的框图，该二阶互调生成电路可以用于在射频功率放大器的输入处注入IM2信号。

图5是根据一些实施方案的具有IM2生成电路和有源电感器负载电路的例示性放大器电路的电路图。

图6是根据一些实施方案的示例性偏置电压生成电路的电路图。

图7是根据一些实施方案的示出随射频功率放大器输入信号的包络而变化的放大器偏置点的时序图。

图8是根据一些实施方案的具有使用p型晶体管实现的IM2生成电路的例示性射频功率放大器电路的电路图。

图9是根据一些实施方案的例示了3阶互调失真(IMD3)的减少的图示。

具体实施方式

电子设备可以设置有无线发射器电路。该无线发射器电路可以包括用于输出发射信号的发射器电路、用于放大发射信号的射频功率放大器和用于辐射放大的信号的天线。实际上，射频功率放大器可以表现出非线性性能，从而导致互调失真，诸如三阶互调失真。

为了减轻三阶互调失真，射频功率放大器可以设置有二阶互调生成电路，其被配置为在射频功率放大器的输入处生成并注入二阶互调信号。所注入的二阶互调信号可以在射频功率放大器的输入处与输入信号混合，以生成抵消不期望的三阶互调音调的对应产物。本实施方案描述了二阶互调生成、注入和混合电路的各种具体实施，该二阶互调生成、注入和混合电路可以用于改进射频功率放大器的线性度，以保持传输信号的保真度而不降低功率放大器的整体效率。

图1是可以设置有此类无线发射器电路的诸如电子设备10的电子设备的图示。电子设备10可以是：计算设备，诸如笔记本计算机、台式计算机、包含嵌入式计算机的计算机监视器、平板计算机、蜂窝电话、媒体播放器或者其他手持式或便携式电子设备；较小的设备，诸如腕表设备、挂式设备、耳机或听筒设备、嵌入在眼镜中的设备；或者佩戴在用户头部上的其他装备；或者其他可佩戴式或微型设备、电视机、不包含嵌入式计算机的计算机显示器、游戏设备、导航设备、嵌入式系统(诸如其中具有显示器的电子装备安装在信息亭或汽车中的系统)、连接无线互联网的语音控制的扬声器、家庭娱乐设备、遥控设备、游戏控制器、外围用户输入设备、无线基站或接入点、实现这些设备中的两个或更多个设备的功能的装备；或者其他电子装备。

如图1中的示意图所示，设备10可包括位于电子设备外壳诸如外壳12上或其内的部件。外壳12(有时可以称为壳体)可由塑料、玻璃、陶瓷、纤维复合材料、金属(例如，不锈钢、铝、金属合金等)、其他合适的材料、或这些材料的组合形成。在一些情况下，外壳12的部分或全部可由介电或其他低电导率材料(例如，玻璃、陶瓷、塑料、蓝宝石等)形成。在其他情况下，外壳12或构成外壳12的结构中的至少一些结构可由金属元件形成。

设备10可包括控制电路14。控制电路14可包括存储装置，诸如存储电路16。存储电路16可包括硬盘驱动器存储装置、非易失性存储器(例如，被配置为形成固态驱动器的闪存存储器或其他电可编程只读存储器)、易失性存储器(例如，静态随机存取存储器或动态随机存取存储器)等。存储电路16可包括集成在设备10内的存储装置和/或可移动存储介质。

控制电路14可包括处理电路，诸如处理电路18。处理电路18可用于控制设备10的操作。处理电路18可包括一个或多个微处理器、微控制器、数字信号处理器、主机处理器、基带处理器集成电路、应用处理器、专用集成电路、中央处理单元(CPU)、通用处理器或其它类型的处理器。控制电路14可被配置为使用硬件(例如，专用硬件或电路)、固件和/或软件在设备10中执行操作。用于在设备10中执行操作的软件代码可以存储在存储电路16(例如，存储电路16可以包括存储软件代码的非暂态(有形)计算机可读存储介质)上。该软件代码可有时被称为程序指令、软件、数据、指令、或代码。存储在存储电路16上的软件代码可由处理电路18来执行。

控制电路14可用于运行设备10上的软件，诸如卫星导航应用程序、互联网浏览应用程序、互联网语音协议(VOIP)电话呼叫应用程序、电子邮件应用程序、媒体回放应用程序、操作系统功能等。为了支持与外部装备进行交互，控制电路14可用于实现通信协议。可使用控制电路14实现的通信协议包括：互联网协议、无线局域网(WLAN)协议(例如，IEEE802.11协议——有时被称为

设备10可包括输入-输出电路20。输入-输出电路20可包括输入-输出设备22。输入-输出设备22可用于允许将数据供应给设备10并且允许将数据从设备10提供给外部设备。输入-输出设备22可包括用户接口设备、数据端口设备和其他输入-输出部件。例如，输入-输出设备22可包括触摸传感器、显示器、发光部件诸如没有触摸传感器能力的显示器、按钮(机械式、电容式、光学式等)、滚轮、触摸板、小键盘、键盘、麦克风、相机、按钮、扬声器、状态指示器、音频插孔和其他音频端口部件、数字数据端口设备、运动传感器(检测运动的加速度计、陀螺仪和/或罗盘)、电容传感器、接近传感器、磁传感器、力传感器(例如，耦接到显示器以检测施加到显示器的压力的力传感器)等。在一些配置中，键盘、耳机、显示器、指向设备诸如触控板、鼠标，电子笔(例如，触控笔)和操纵杆以及其他输入-输出设备可使用有线或无线连接来耦接到设备10(例如，输入-输出设备22中的一些可以是经由有线或无线链路耦接到设备10的主处理单元或其他部分的外围设备)。

输入-输出电路20可包括用于无线地传送射频信号的无线通信电路，诸如无线通信电路24(有时在本文中称为无线电路24)。虽然为了清楚起见，控制电路14被示出为与无线通信电路24分开，但是无线通信电路24可包括处理电路和/或存储电路，该处理电路形成处理电路18的一部分，该存储电路形成控制电路14的存储电路16的一部分(例如，控制电路14的各部分可在无线通信电路24上实现)。例如，控制电路14(例如，处理电路18)可包括处理器电路或形成无线通信电路24的一部分的其他控制部件。

无线通信电路24可包括由一个或多个集成电路形成的射频(RF)收发器电路、被配置为放大上行链路射频信号(例如，由设备10发射到外部设备的射频信号)的功率放大器电路、被配置为放大下行链路射频信号(例如，由设备10从外部设备接收的射频信号)的低噪声放大器、无源射频部件、一个或多个天线、传输线和用于处理射频无线信号的其他电路。也可使用光(例如，使用红外通信)来发送无线信号。

无线电路24可包括用于处理各种射频通信频带中的射频信号的传输和/或接收的射频收发器电路。例如，射频收发器电路可处理无线局域网(WLAN)通信频带诸如2.4GHz和5GHz

图2是示出无线电路24内的例示性部件的示意图。如图2所示，无线电路24可包括处理器诸如处理器26、射频(RF)收发器电路诸如射频收发器28、射频前端电路诸如射频前端模块(FEM)40以及天线42。处理器26可以是基带处理器、应用处理器、通用处理器、微处理器、微控制器、数字信号处理器、主机处理器或其它类型的处理器。处理器26可通过路径34耦接到收发器28。收发器28可经由射频传输线路径36耦接到天线42。射频前端模块40可设置在收发器28与天线42之间的射频传输线路径36上。

在图2的示例中，为了清楚起见，无线电路24被示出为仅包括单个处理器26、单个收发器28、单个前端模块40和单个天线42。一般来讲，无线电路24可包括任何期望数量的处理器26、任何期望数量的收发器36、任何期望数量的前端模块40以及任何期望数量的天线42。每个处理器26可通过相应路径34耦接到一个或多个收发器28。每个收发器28可包括被配置为将上行链路信号输出到天线42的发射器电路30，可包括被配置为从天线42接收下行链路信号的接收器电路32，并且可通过相应射频传输线路径36耦接到一个或多个天线42。每个射频传输线路径36可具有设置在其上的相应前端模块40。如果需要，两个或更多个前端模块40可设置在相同射频传输线路径36上。如果需要，可在其上没有设置任何前端模块的情况下实现无线电路24中的射频传输线路径36中的一个或多个射频传输线路径。

射频传输线路径36可耦接到天线42上的天线馈电部。天线馈电部可例如包括正天线馈电端子和接地天线馈电端子。射频传输线路径36可具有正传输线信号路径，该正传输线信号路径耦接到天线42上的正天线馈电端子。射频传输线路径36可具有接地传输线信号路径，该接地传输线信号路径耦接到天线42上的接地天线馈电端子。该示例仅仅是例示性的，并且一般来讲，天线42可使用任何期望的天线馈电方案来馈电。如果需要，天线42可具有耦接到一个或多个射频传输线路径36的多个天线馈电部。

射频传输线路径36可包括用于路由设备10(图1)内的射频天线信号的传输线。设备10中的传输线可包括同轴电缆、微带传输线、带状线传输线、边缘耦接的微带传输线、边缘耦接的带状线传输线、由这些类型的传输线的组合形成的传输线等。设备10中的传输线诸如射频传输线路径36中的传输线可集成到刚性和/或柔性印刷电路板中。

在执行无线发射时，处理器26可通过路径34向收发器28提供发射信号(例如，数字或基带信号)。收发器28还可包括用于将从处理器26接收的发射(基带)信号转换为对应射频信号的电路。例如，收发器电路28可包括用于在通过天线42传输之前将发射(基带)信号上变频(或调制)为射频的混频器电路。其中处理器26与收发器28通信的图2的示例仅为例示性的。一般来讲，收发器28可以与基带处理器、应用处理器、通用处理器、微控制器、微处理器或电路18内的一个或多个处理器通信。收发器电路28还可包括用于在数字域与模拟域之间转换信号的数模转换器(DAC)电路和/或模数转换器(ADC)电路。收发器28可使用发射器(TX)30经由射频传输线路径36和前端模块40通过天线42传输射频信号。天线42可通过将射频信号辐射到自由空间中来将射频信号传输到外部无线装备。

在执行无线接收时，天线42可从外部无线装备接收射频信号。可将所接收的射频信号经由射频传输线路径36和前端模块40传送到收发器28。收发器28可以包括用于从前端模块40接收信号和用于将所接收的射频信号转换为对应的基带信号的电路，诸如接收器(RX)32。例如，收发器28可包括用于在将所接收的信号通过路径34传送到处理器26之前将所接收的射频信号下变频(或解调)为基带频率的混频器电路。

前端模块(FEM)40可包括对通过射频传输线路径36传送(发射和/或接收)的射频信号操作的射频前端电路。例如，FEM 40可包括前端模块(FEM)部件，诸如射频滤波器电路44(例如，低通滤波器、高通滤波器、陷波滤波器、带通滤波器、复用电路、双工器电路、天线共用器电路、三工器电路等)、切换电路46(例如，一个或多个射频开关)、射频放大器电路48(例如，一个或多个功率放大器电路50和/或一个或多个低噪声放大器电路52)、阻抗匹配电路(例如，帮助匹配天线42的阻抗与射频传输线36的阻抗的电路)、天线调谐电路(例如，调节天线42的频率响应的电容器、电阻器、电感器和/或开关的网络)、射频耦接器电路、电荷泵电路、电源管理电路、数字控制和接口电路，和/或对由天线42发射和/或接收的射频信号进行操作的任何其他期望的电路。可将前端模块部件中的每一者安装到公共(共享)衬底，诸如刚性印刷电路板衬底或柔性印刷电路衬底。如果需要，各种前端模块部件还可以集成到单个集成电路芯片中。

滤波器电路44、切换电路46、放大器电路48和其他电路可以沿射频传输线路径36设置，可以结合到FEM 40中，和/或可以结合到天线42中(例如，以支持天线调谐、以支持在期望频带中的操作等)。可(例如，使用控制电路14)调节这些部件(在本文中有时被称为天线调谐部件)以随时间调节天线42的频率响应和无线性能。

收发器28可与前端模块40分开。例如，可在另一个衬底诸如设备10的主逻辑板、刚性印刷电路板或并非前端模块40的一部分的柔性印刷电路上形成收发器28。虽然为了清楚起见，在图1的示例中，控制电路14被示出为与无线电路24分开，但是无线电路24可包括处理电路和/或存储电路，该处理电路形成处理电路18的一部分，该存储电路形成控制电路14的存储电路16的一部分(例如，控制电路14的各部分可在无线电路24上实现)。作为一个示例，处理器26和/或收发器28的部分(例如，收发器28上的主机处理器)可形成控制电路14的一部分。控制电路14(例如，处理器26上形成的控制电路14的部分、收发器28上形成的控制电路14的部分和/或与无线电路24分开的控制电路14的部分)可提供控制前端模块40的操作的控制信号(例如，通过设备10中的一个或多个控制路径)。

收发器电路28可包括处理WLAN通信频带(例如，

无线电路24可包括一个或多个天线，诸如天线42。可使用任何期望的天线结构来形成天线42。例如，天线42可以是具有谐振元件的天线，该天线由环形天线结构、贴片天线结构、倒F形天线结构、隙缝天线结构、平面倒F形天线结构、螺旋天线结构、单极天线、偶极、这些设计的混合等形成。两个或更多个天线42可被布置成一个或多个相控天线阵列(例如，用于在毫米波频率下传送射频信号)。寄生元件可包括在天线42中以调节天线性能。天线42可设置有导电腔，该导电腔支撑天线42的天线谐振元件(例如，天线42可以是背腔天线，诸如背腔隙缝天线)。

如上所述，前端模块40可以包括传输(上行链路)路径中的一个或多个功率放大器(PA)电路50。功率放大器50(有时被称为射频功率放大器电路、传输放大器电路或放大器电路)可以被配置为在不改变信号形状、格式或调制的情况下放大射频信号。例如，功率放大器50可以用于提供10dB增益、20dB增益、10dB-20dB增益、小于20dB增益、超过20dB增益或其他合适量的增益。

为电子设备设计令人满意的射频功率放大器可能具有挑战性。射频功率放大器是非线性电路，其性能通常由于互调失真而降低。当将不同频率下的至少两个信号应用于非线性电路时并且当两个信号的总和升高到大于一的幂时两个信号的振幅调制或混合(倍增)生成互调产物时，就出现互调失真，该调制产物不仅仅处于输入信号的谐波频率(整数倍)，而且还处于输入信号频率的总和和差异并且还处于这些频率的倍数的总和和差异。

图3是示出被标记为第一音调T1和第二音调T2的两个输入信号的图。第一音调T1可以处于角频率ω

根据实施方案，两个信号音调T1和T2可以与以角频率(ω

图4是根据一些实施方案的具有二阶互调(IM2)生成电路72的例示性放大器电路50的框图，该二阶互调生成电路可以用于在射频功率放大器70的输入处注入IM2信号。如图4所示，电路50可以具有输入端口IN、输出端口OUT和射频功率放大器70，该射频功率放大器表现出由系数α

电路72可以耦接到输入端口IN，并且可以表现出由系数β

x(t)＝Acos(ω

(1)

IM2生成电路72可以被配置为生成由以下表达式表示的对应IM2产物：

其中β

其中In(t)等于等式1中所示的x(t)加等式2中所示的IM2。因此，IM3产物(即，与α

换句话说，有意注入处于适当值的IM2音调可以有效地消除与放大器70相关联的不期望的IM3音调。

图5是示出放大器电路50的一个例示性具体实施的电路图。如图5所示，电路50可包括具有晶体管M1、M2、M3和M4的功率放大器70。晶体管M1-M4可以是n型(n沟道)晶体管，诸如n型金属氧化物半导体(NMOS)器件。晶体管M1可以具有耦接到接地电源线80(例如，提供接地电源电压Vss的接地线路)的源极端子、漏极端子和耦接到正极输入端子In+的栅极端子。晶体管M2可以具有耦接到接地电源线80的源极端子、漏极端子和耦接到负极输入端子In-的栅极端子。输入端子In+和In-共同作为电路50的差分输入端口，因此晶体管M1和M2有时被称为输入晶体管。用于指晶体管中的载流端子的术语“源极”和“漏极”端子可互换使用，并且有时被称为“源极-漏极”端子。因此，晶体管M1的源极端子有时可被称为第一源极-漏极端子，并且晶体管M1的漏极端子可被称为第二源极-漏极端子(或反之亦然)。

晶体管M3可以具有耦接到输入晶体管M1的漏极端子的源极端子、被配置为接收共源共栅偏置电压Vcas_bias的栅极端子以及耦接到负极输出端子Out-的漏极端子。晶体管M4可以具有耦接到输入晶体管M2的漏极端子的源极端子、被配置为接收共源共栅偏置电压Vcas_bias的栅极端子以及耦接到正极输出端子Out+的漏极端子。输出端子Out+和Out-(有时被称为功率放大器输出端子)共同作为电路50的差分输出端口。分流电容器(未示出)可以任选地附接到晶体管M3和晶体管M4的栅极端子。偏置电压Vcas_bias可以具有接地电压电平Vss与正电源电压Vdd之间的一些中间电压电平。如果需要，电压Vcas_bias还可以等于正电源电压Vdd。

以这种方式在输入晶体管的漏极端子与差分输出端口之间插置的晶体管M3和M4有时统称为共源共栅晶体管。共源共栅晶体管(级)可被定义为具有放大晶体管的放大器级，该放大晶体管的栅极端子耦接到共(固定)电压源(例如，Vcas_bias)。具有M3和M4的共源共栅晶体管级可用于增大功率放大器70的输出阻抗，并且可选地用于提供不同的增益步长(例如，通过选择性地调节晶体管M3和M4的驱动强度)。共源共栅晶体管M3和M4的使用是可选的(例如，输入晶体管M1的漏极端子可以在没有任何中间共源共栅晶体管M3的情况下直接连接到负极输出端子Out-，并且输入晶体管M2的漏极端子可以在没有任何中间共源共栅晶体管M4的情况下直接连接到正极输出端子Out+)。通常，放大器70可以包括多于四个晶体管或少于四个晶体管，并且可以包括耦接到放大器70的输入端子或输出端子的其它负载部件。

输入晶体管M1和M2的栅极端子可经由输入变压器84耦接到输入端子In+和In-。输入变压器84可包括初级绕组(电感器线圈)84a，该初级绕组具有耦接到In+的第一端子和耦接到In-的第二端子。输入变压器84还可包括次级绕组(电感器线圈)84b，该次级绕组具有耦接到输入晶体管M1的栅极的第一端子、耦接到输入晶体管M2的栅极的第二端子、以及耦接到负载电路诸如有源电感器负载电路86的中心抽头。

有源电感器负载电路86可包括晶体管M7、电阻器R1和电容器C1。晶体管M7可以是n型晶体管(例如，NMOS器件)，其具有耦接到次级绕组84b的中心抽头的漏极端子、耦接到接地线80的源极端子、以及栅极端子。晶体管M7有时被称为负载晶体管。电阻器R1可以具有耦接到晶体管M7的漏极端子的第一端子和耦接到晶体管M7的栅极端子的第二端子。电容器C1可具有耦接到晶体管M7的栅极端子的第一端子和耦接到接地线80的第二端子。以这种方式配置，负载电路86可以像电感器一样运行和操作，以将从IM2生成电路72输出的任何电流信号转换为电压信号。按定义，“有源”电感器负载电路86不包含任何电感器。使用晶体管M7、电阻器R1和电容器C1共同模拟电感器可以帮助节省原本将被电感器(其倾向于是较大部件)占据的电路区域，并且因此降低成本。这仅是例示性的。如果需要，可以使用实现电感负载电路的其它方式。

二阶互调(IM2)生成电路72可以耦接到输入晶体管M1和M2的栅极端子。电路72可包括耦接到输入晶体管M1的栅极端子的第一子电路72-1和耦接到输入晶体管M2的栅极端子的第二子电路72-2。第一子电路72-1可以被实现为n型(通道)晶体管M5，其具有耦接到正电源线82(例如，在其上提供正电源电压Vdd的正电源端子)的漏极端子、耦接到输入晶体管M1的栅极端子的源极端子，以及被配置为接收偏置电压IM2_bias的栅极端子。第二子电路72-2可以实现为n型(通道)晶体管M6，其具有耦接到正电源线82的漏极端子、耦接到输入晶体管M2的栅极端子的源极端子，以及被配置为接收偏置电压IM2_bias的栅极端子。

以这种方式配置，IM2生成电路72可产生流过输入变压器84的次级线圈84b的IM2电流信号。可以使用有源电感器负载86将IM2电流信号转换成节点85处的电压信号。因此，其中IM2信号被有效地注入到电路50中并与从输入端子In+和In-接收的差分输入信号组合的节点85有时被称为IM2信号注入节点。如上所述，节点85处的IM2音调的有意注射可以消除由功率放大器生成的不需要的IM3音调，这提高了电路50的总体线性，而不降低效率。

可以使用图6中所示类型的偏置电压发生器90来生成偏置电压IM2_bias。如图6所示，偏置电压发生器90可包括晶体管M5’、M7’和92、运算放大器94、电流源Ibias、电阻器R2和电容器C2。晶体管92可以是n型晶体管，其具有耦接到接地线的源极端子、栅极端子和短接到其栅极端子的漏极端子。晶体管92可以与电流源串联连接，该电流源提供流过晶体管92的电流Ibias。以这种方式连接，晶体管92用作偏置二极管，用于向运算放大器94提供参考电压。

运算放大器94可具有耦接到晶体管92的栅极的正(+)输入端子、耦接到晶体管M5’的源极端子的负(-)输入端子，以及耦接到晶体管M5’的栅极端子的输出端子。晶体管M5’的漏极端子耦接到正电源线82。可以在运算放大器94的输出端子处生成偏置电压IM2_bias。晶体管M7’可以是n型晶体管(例如，NMOS器件)，其具有耦接到晶体管M5’的源极端子的漏极端子、耦接到接地线80的源极端子、以及栅极端子。电阻器R2可以具有耦接到晶体管M7的漏极端子的第一端子和耦接到晶体管M7的栅极端子的第二端子。电容器C2可具有耦接到晶体管M7的栅极端子的第一端子和耦接到接地线80的第二端子。晶体管M7’、电阻器R2和电容器C2可以共同用作复制有源电感器负载电路86’(例如，具有与图5的有源电感器负载电路86相似或相同的结构的电感电路)。

以这种方式布置，晶体管M5’可以镜像IM2电流生成晶体管M5和M6，而有源电感器负载电路86’可以镜像有源电感器负载电路86。如果需要，可以缩小偏置电压发生器90内的部件的大小以帮助节省功率。例如，复制品晶体管M5’的大小可以等于晶体管M5的大小除以k的两倍，而晶体管M7’的大小可以等于晶体管M7的大小除以k，而电阻器R2的大小可以等于电阻器R1的大小乘以k。通常，k可以等于1、2、3、4、5、一至十、大于十个或其它整数/合理值。图6中所示类型的偏置电压发生器90仅仅是例示性的。如果需要，其它类型的偏置电压发生器或调节器可用于输出电压IM2_bias以适当地偏置IM2生成电路72。

图7是例示电路50的两个音调激发的时序图。信号波形100表示射频输入信号(具有注入的调制IM2信号)，而信号波形102表示输入晶体管M1和M2的栅极处的偏置电压的运行平均值。如图7所示，栅极偏置电压波形102随时间变化并且跟踪调制的输入信号波形102的包络。换句话说，当IM2电流被注入到射频功率放大器中时，栅极偏置电压随输入信号的功率变化(即，如图5所示的IM2信号注入节点85处的电压遵循调制信号的包络变化)。以这种方式操作，电路72和注入节点85应具有足够的带宽以遵循调制信号的包络变化。图5中所示类型的有源电感器负载电路86的使用可以帮助改善包络的带宽。此外，注入包络相对于信号包络的任何相移应小于包络带宽。

使用n型(n沟道)晶体管M5和M6来实现IM2信号生成电路72的图5的实施方案仅仅是例示性的。图8例示了电路50的另一实施方案，其中使用p型(p沟道)晶体管M5p和M6p来实现IM2生成电路72。如图8所示，电路50可包括耦接到有源电感器负载86和IM2信号生成电路72的功率放大器70。放大器70的结构和功能类似于已经结合图5描述的结构和功能，并且不需要详细重复，以避免使本发明实施方案晦涩难懂。

输入晶体管M1和M2的栅极端子可经由输入变压器84耦接到输入端子In+和In-。输入变压器84可包括初级绕组(电感器线圈)84a，该初级绕组具有耦接到In+的第一端子和耦接到In-的第二端子。输入变压器84还可包括次级绕组(电感器线圈)84b，该次级绕组具有耦接到输入晶体管M1的栅极的第一端子、耦接到输入晶体管M2的栅极的第二端子、以及耦接到负载电路诸如有源电感器负载电路86的中心抽头。有源电感器负载86的结构和功能类似于已经结合图5描述的结构和功能，并且不必详细重复以避免模糊本实施方案。

二阶互调(IM2)生成电路72可耦接到IM2注入节点85，该IM2注入节点还耦接到变压器84中的次级绕组84b的中心抽头。电路72可包括晶体管p型晶体管M5p和M6p、偏置电阻器Rb和耦接电容器Cc。晶体管M5p可具有耦接到正电源线82的源极端子、耦接到注入节点85的漏极端子、以及栅极端子。第一耦接电容器Cc可具有耦接到放大器输入端子In+的第一端子和耦接到晶体管M5p的栅极的第二端子。第一偏置电阻器Rb可具有耦接到晶体管M5p的栅极的第一端子和被配置为接收偏置电压IM2_bias的第二端子。

类似地，晶体管M6p可具有耦接到正电源线82的源极端子、耦接到注入节点85的漏极端子、以及栅极端子。第二耦接电容器Cc可具有耦接到放大器输入端子In-的第一端子和耦接到晶体管M6p的栅极的第二端子。使用耦接电容器Cc传递AC(交流)信号，同时阻挡来自放大器电路50的差分输入端口的DC(直流)信号。第二偏置电阻器Rb可具有耦接到晶体管M6p的栅极的第一端子和被配置为接收偏置电压IM2_bias的第二端子。以这种方式配置，IM2生成电路72可产生流过次级电感器84b的中心抽头的IM2电流信号。可以使用有源电感器负载86将IM2电流信号转换成节点85处的电压信号。可以使用图6中所示类型的偏置电压发生器90来生成由电阻器Rb接收的偏置电压IM2_bias(作为示例)。

其中IM2生成电路72包括n型晶体管的图5的实施方案以及其中IM2生成电路72包括p型晶体管的实施方案仅仅是例示性的。作为另一示例，IM2生成电路72可包括n型晶体管和p型晶体管两者。作为另一示例，IM2生成电路72可包括多于两个晶体管、三个或更多个晶体管、四个或更多个晶体管、四个到十个晶体管或多于十个晶体管。作为另一示例，IM2生成电路72可包括任何数量的无源偏置和/或耦接部件(例如，电阻器、电容器、电感器等)。作为另一示例，IM2生成电路72可以直接耦接到输入晶体管M1和M2的栅极端子，耦接到次级电感器84b，耦接到初级电感器84a，耦接到输入晶体管和共源共栅晶体管之间的(一个或多个)节点，或耦接到电路50内的另一节点。

图9是根据一些实施方案的例示了可以实现3阶互调失真(IMD3)的减少的图示。曲线110表示没有任何IM2注入的IMD3轮廓，而曲线112表示具有IM2注入的IMD3轮廓(例如，具有使用图5或图8的电路72生成的IM2音调)。如图9所示，具有IM2注入以抵消或减轻不期望的IM3音调的电路50可以显著减少射频功率放大器在广泛的输出功率水平范围内的三阶互调失真。这可以帮助增强功率放大器电路的线性，而不负面影响整体效率。

以上结合图1至图8描述的方法和操作可由设备10的部件使用软件、固件和/或硬件(例如，专用电路或硬件)来执行。用于执行这些操作的软件代码可存储在非暂态计算机可读存储介质(例如，有形计算机可读存储介质)上，该非暂态计算机可读存储介质存储在设备10的部件中的一个或多个部件上(例如，图1的存储电路16和/或无线通信电路24)。该软件代码有时可被称为软件、数据、指令、程序指令或代码。非暂态计算机可读存储介质可包括驱动器、非易失性存储器诸如非易失性随机存取存储器(NVRAM)、可移动闪存驱动器或其他可移动介质、其他类型的随机存取存储器等。存储在非暂态计算机可读存储介质上的软件可由设备10的部件中的一个或多个部件上的处理电路(例如，无线通信电路24中的处理电路、图1的处理电路18等)来执行。处理电路可包括微处理器、应用处理器、数字信号处理器、中央处理单元(CPU)、具有处理电路的专用集成电路或其他处理电路。

根据一个实施方案，提供了一种射频功率放大器电路，该射频功率放大器电路包括：第一输入晶体管，该第一输入晶体管具有耦接到接地电源线的第一源极-漏极端子，耦接到第一放大器输出端子的第二源极-漏极端子，以及栅极端子；第二输入晶体管，该第二输入晶体管具有耦接到该接地电源线的第一源极-漏极端子，耦接到第二放大器输出端子的第二源极-漏极端子，以及栅极端子；输入变压器，该输入变压器被配置为接收射频信号并耦接到该第一输入晶体管的该栅极端子和该第二输入晶体管的该栅极端子；以及具有耦接到该输入变压器的输出的二阶互调生成电路。

根据另一个实施方案，该输入变压器包括：初级电感器，该初级电感器具有被配置为接收射频信号的第一端子和第二端子；和次级电感器，该次级电感器具有耦接到该第一输入晶体管的该栅极端子的第一端子并且具有耦接到该第二输入晶体管的该栅极端子的第二端子。

根据另一个实施方案，该射频功率放大器电路包括：第一共源共栅晶体管，该第一共源共栅晶体管具有耦接到该第一输入晶体管的该第二源极-漏极端子的第一源极-漏极端子、耦接到该第一放大器输出端子的第二源极-漏极端子，和被配置为接收共源共栅偏置电压的栅极端子；以及第二共源共栅晶体管，该第二共源共栅晶体管具有耦接到该第二输入晶体管的该第二源极-漏极端子的第一源极-漏极端子、耦接到该第二放大器输出端子的第二源极-漏极端子，和被配置为接收该共源共栅偏置电压的栅极端子。

根据另一个实施方案，该射频功率放大器电路包括耦接到次级电感器的中心抽头的有源电感器负载电路。

根据另一个实施方案，该有源电感器负载电路包括：负载晶体管，该负载晶体管具有耦接到该次级电感器的中心抽头的第一源极-漏极端子、耦接到该接地电源线的第二源极-漏极端子、以及栅极端子；电阻器，该电阻器具有耦接到该负载晶体管的该第一源极-漏极端子的第一端子，并且具有耦接到该负载晶体管的该栅极端子的第二端子；以及电容器，该电容器具有耦接到该负载晶体管的该栅极端子的第一端子并且具有耦接到该接地电源线的第二端子。

根据另一个实施方案，该二阶互调生成电路包括第一n型晶体管，该第一n型晶体管具有耦接到该第一输入晶体管的该栅极端子的第一源极-漏极端子、耦接到正电源线的第二源极-漏极端子、以及被配置为接收偏置电压的栅极端子。

根据另一个实施方案，该二阶互调生成电路包括第二n型晶体管，该第二n型晶体管具有耦接到该第二输入晶体管的该栅极端子的第一源极-漏极端子、耦接到正电源线的第二源极-漏极端子、以及被配置为接收偏置电压的栅极端子。

根据另一个实施方案，所述二阶互调生成电路包括：第一p型晶体管，所述第一p型晶体管具有耦接到所述次级电感器的中心抽头的第一源极-漏极端子、耦接到正电源线的第二源极-漏极端子，和被配置为经由第一偏置电阻器接收偏置电压的栅极端子；以及第二p型晶体管，所述第二p型晶体管具有耦接到所述次级电感器的所述中心抽头的第一源极-漏极端子、耦接到所述正电源线的第二源极-漏极端子，以及被配置为经由第二偏置电阻器接收所述偏置电压的栅极端子。

根据另一个实施方案，所述二阶互调生成电路包括：第一电容器，所述第一电容器具有耦接到所述第一p型晶体管的所述栅极端子的第一端子并且具有耦接到所述初级电感器的所述第一端子的第二端子；以及第二电容器，所述第二电容器具有耦接到所述第二p型晶体管的所述栅极端子的第一端子并且具有耦接到所述初级电感器的所述第二端子的第二端子。

根据另一个实施方案，该射频功率放大器电路包括：偏置电压生成电路，该偏置电压生成电路包括偏置二极管、被配置为接收来自偏置二极管的电压并输出偏置电压的运算放大器、具有被配置成从运算放大器接收偏置电压的栅极端子的第一附加晶体管、与第一附加晶体管串联耦接的第二附加晶体管；电阻器，该电阻器具有耦接到第二附加晶体管的第一源极-漏极端子的第一端子以及具有耦接到第二附加晶体管的栅极端子的第二端子；以及电容器，该电容器具有耦接到第二附加晶体管的栅极端子的第一端子以及具有耦接到该接地电源线的第二端子。

根据一个实施方案，提供了一种操作无线电路的方法，该方法包括：在输入变压器处接收射频信号，在放大器处接收来自输入变压器的射频信号，使用二阶互调生成电路生成二阶互调信号并将二阶互调信号耦接到输入变压器，以及将二阶互调信号与射频信号组合以生成抵消与放大器相关联的三阶互调信号的对应信号。

根据另一个实施方案，该方法包括使用耦接到该输入变压器的有源电感器负载电路将该二阶互调信号从电流信号转换为电压信号。

根据另一个实施方案，该放大器包括第一输入晶体管和第二输入晶体管，并且生成该二阶互调信号包括：使用具有耦接到该第一输入晶体管的栅极端子的源极端子的第一n型晶体管以通过该输入变压器中的次级电感器输出二阶互调电流，以及使用具有耦接到该第二输入晶体管的栅极端子的源极端子的第二n型晶体管以通过该输入变压器中的该次级电感器输出该二阶互调电流。

根据另一个实施方案，该方法包括向该第一n型晶体管的栅极端子和第二n型晶体管的栅极端子提供偏置电压。

根据另一个实施方案，该输入变压器包括被配置为接收该射频信号的初级电感器并且包括次级电感器，并且生成该二阶互调信号包括使用第一p型晶体管将二阶互调电流输出到该次级电感器的中心抽头，以及使用第二p型晶体管将该二阶互调电流输出到该次级电感器的中心抽头。

根据另一个实施方案，该方法包括经由第一电容器将初级电感器的第一端子耦接到第一p型晶体管的栅极端子，以及经由第二电容器将初级电感器的第二端子耦接到第二p型晶体管的栅极端子。

根据一个实施方案，提供了一种电子设备，该电子设备包括：一个或多个处理器，该一个或多个处理器被配置为生成发射信号；收发器，该收发器被配置为基于该发射信号生成射频信号；以及功率放大器电路，该功率放大器电路被配置为放大该射频信号以通过天线来无线传输，该功率放大器电路具有：第一输入晶体管，该第一输入晶体管具有耦接到接地电源线的源极端子，耦接到第一放大器输入端子的漏极端子，以及栅极端子；第二输入晶体管，该第二输入晶体管具有：耦接到该接地电源线的源极端子，耦接到第二放大器输出端子的漏极端子，以及栅极端子；输入变压器，该输入变压器被配置为接收该射频信号并耦接到该第一和第二输入晶体管的栅极端子；以及二阶互调生成电路，该二阶互调生成电路耦接到该输入变压器并被配置为生成二阶互调信号，该二阶互调信号用于生成三阶互调消除信号。

根据另一个实施方案，该输入变压器包括具有被配置为接收射频信号的第一端子和第二端子的初级线圈，和

次级线圈，该次级线圈具有耦接到该第一输入晶体管的该栅极端子的第一端子并且具有耦接到该第二输入晶体管的该栅极端子的第二端子。

根据另一个实施方案，该二阶互调生成电路包括：第一n型晶体管，该第一n型晶体管具有耦接到该第一输入晶体管的该栅极端子的源极端子、耦接到正电源线的漏极端子，和被配置为接收偏置电压的栅极端子；以及第二n型晶体管，该第二n型晶体管具有耦接到该第二输入晶体管的该栅极端子的源极端子、耦接到该正电源线的漏极端子，和被配置为接收该偏置电压的栅极端子。

根据另一个实施方案，该二阶互调生成电路包括：第一p型晶体管，该第一p型晶体管具有耦接到该次级线圈的中心抽头的漏极端子、耦接到正电源线的源极端子，和被配置为接收偏置电压的栅极端子；以及第二p型晶体管，该第二p型晶体管具有耦接到该侧击线圈的该中心抽头的漏极端子、耦接到该正电源线的源极端子，和被配置为接收该偏置电压的栅极端子。

前述内容仅为示例性的并且可对所述实施方案作出各种修改。前述实施方案可独立实施或可以任意组合实施。