Δ-∑模数转换器的增益可编程技术

技术领域

本文件一般地，但不限于，涉及数模转换，更具体地，涉及Δ-∑转换器电路。

背景技术

模数转换器(ADC)电路可用于将模拟信号转换为数字信号，然后可在数字域中进一步处理或使用数字信号。连续时间(CT)Δ-∑(DS)ADC擅长于精度和低功耗应用，并且可以使用逐次逼近寄存器(SAR)ADC作为量化器来降低功耗。

SAR ADC电路可以执行比特试验以将模拟信号的部分与参考电压进行比较，以确定表示模拟信号的特定样本的数字字的数字位值。SAR ADC可以使用数模转换器(DAC)的电容器阵列来执行用于确定数字字的相应数字位值的位试验。

SAR ADC可以是理想的，因为它们需要低功率。然而，转换的连续性意味着转换可以相对缓慢，并且除了SAR ADC的DAC之外，通常还使用过量环路延迟补偿(ELDC)DAC，以补偿当SARADC用作DS ADC中的量化器时SAR转换引入的延迟。

发明内容

本公开涉及用于连续时间Δ-∑ADC中基于逐次逼近寄存器(SAR)的量化器的过量环路延迟补偿(ELDC)技术。该技术可以有效地编程和校准ELD补偿SAR量化器中的ELD增益。使用本公开的各种技术，ELDC电路可以包括具有数字可编程电容的电荷泵以调整增益，例如ELDC数模转换器(DAC)的增益或SAR DAC的增益。

在一些方面，本公开涉及一种逐次逼近寄存器(SAR)模数转换器(ADC)，用于将模拟输入信号转换为数字输出信号,所述SAR ADC包括:采样开关，连接到输入端，所述输入端用于接收所述模拟输入信号；耦合到所述采样开关的SAR数模转换器(DAC)，所述SAR DAC包括由SAR控制信号控制的第一组电容器；和过量环路延迟补偿(ELDC)电路，通过求和节点耦合到SAR DAC，所述ELDC电路包括：ELDC DAC，包括由ELDC控制信号控制的第二组电容器；电荷泵，耦合到所述第一组电容器或所述第二组电容器，所述电荷泵具有可编程电容以调节增益；和逻辑电路，用于：生成SAR控制信号和ELDC控制信号；和生成所述数字输出信号。

在一些方面，本公开涉及一种操作逐次逼近寄存器(SAR)模数转换器(ADC)以将接收的模拟输入信号转换为数字输出信号的方法,该方法包括：将过量环路延迟补偿(ELDC)电路的电荷泵耦合到SAR数模转换器(DAC)的第一组电容器或ELDC电路的ELDC DAC的第二组电容器,其中所述ELDC电路通过求和节点耦合到所述SAR DAC，并且其中所述电荷泵具有可编程电容以调整增益；产生SAR控制信号和ELDC控制信号以分别控制所述第一组电容器和所述第二组电容器；和产生所述数字输出信号。

在一些方面，本公开涉及一种Δ-∑模数转换器(ADC)电路，用于在输入端接收模拟输入信号并生成数字输出信号,所述Δ-∑模数转换器电路包括：输入求和节点，被配置为接收并组合所述模拟输入信号和是数模转换器电路的输出；和逐次逼近寄存器(SAR)ADC，用于接收所述数模转换器电路的组合模拟输入信号和输出的表示,所述SAR ADC包括：耦合到采样开关的SAR数模转换器(DAC)，所述SAR DAC包括由SAR控制信号控制的第一组电容器；和过量环路延迟补偿(ELDC)电路，通过求和节点耦合到SAR DAC,所述ELDC电路包括：ELDC DAC，包括由ELDC控制信号控制的第二组电容器；和电荷泵，耦合到所述第一组电容器或所述第二组电容器，所述电荷泵具有可编程电容以调节增益；和逻辑电路，用于：生成SAR控制信号和ELDC控制信号；和生成所述数字输出信号。

本概述旨在提供本专利申请的主题的概述。其不旨在提供本发明的排他性或穷举性解释。包括详细描述以提供关于本专利申请的进一步信息。

附图说明

在不一定按比例绘制的附图中，相同的数字可以在不同的视图中描述相似的部件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。附图通过示例而非限制的方式大体上说明了本文件中讨论的各种实施例。

图1是可以实现Δ-∑调制器的数据采集系统的示例的示意框图。

图2是包括逐次逼近寄存器(SAR)ADC电路的连续时间Δ∑模数转换器(ADC)示例的功能框图。

图3是可以实现本公开的各种技术的SAR ADC的示例的功能框图。

图4描绘了根据本公开的各种技术的用于SAR ADC的电容性数模转换器(DAC)结构的示例，包括SAR DAC和ELDC电路，ELDC电路包括ELDC DAC和电荷泵。

图5描绘了根据本公开的各种技术的处于采样阶段的图4的电容性DAC结构的示例。

图6描绘了根据本公开的各种技术的处于衰减阶段的图4的电容性DAC结构的示例。

图7描绘了根据本公开的各种技术的处于转换阶段的图4的电容性DAC结构的示例。

图8是根据本公开的各种技术的可用于操作图4的电容性DAC结构的时序图的示例。

图9更详细地描绘了图4的电荷泵的示例。

图10描绘了图3的SAR ADC电路的校准技术的示例。

图11描绘了图3的SAR ADC电路的校准技术的另一示例。

图12是可以实现本公开的各种技术的SAR ADC的另一示例的功能框图。

图13是操作逐次逼近寄存器(SAR)模数转换器(ADC)以将接收的模拟输入信号转换为数字输出信号的方法的示例的流程图。

具体实施方式

连续时间(CT)Δ-∑(DS)模数转换器(ADC)擅长于精度和低功耗应用，并且可以使用SAR ADC作为量化器来进一步降低功耗。如上文背景技术中所述，逐次逼近寄存器(SAR)ADC可以用作CTDS ADC中的量化器，因为它们需要低功率。然而，SAR转换的连续性意味着转换可能相对缓慢。因此，当SAR ADC用作CTDS ADC中的量化器以补偿SAR转换引入的延迟时，除了SAR ADD的DAC之外，通常还使用过量环路延迟补偿(ELDC)数模转换器(DAC)。

本公开描述了用于连续时间Δ-∑ADC中基于逐次逼近寄存器(SAR)的量化器的过量环路延迟补偿(ELDC)技术。该技术可以有效地编程和校准ELD补偿SAR量化器中的ELD增益。使用本公开的各种技术，ELDC电路可以包括具有数字可编程电容的电荷泵以调整增益，例如ELDC数模转换器(DAC)的增益或SAR DAC的增益。

图1是可以实现Δ-∑调制器的数据采集系统100的示例的示意框图。数据采集系统100可以是被配置为将信号(例如模拟信号)转换为可用形式的电子设备(包括电子电路和/或一个或多个组件)。在各种实施方式中，数据采集系统100可以将物理条件转换为数字形式，其可以被存储和/或分析。为了清楚起见，对图1进行了简化。可以在数据采集系统100中添加附加特征，并且可以在数据采集系统100的其他实施例中替换或消除所描述的一些特征。

在图1中，数据采集系统100可以包括表示物理条件的输入信号102，例如(但不限于)温度、压力、声音、速度、流速、位置、其他物理条件或其组合。传感器电路104可以接收输入信号102并将物理状态(由输入信号102表示)转换为电信号，例如模拟信号106。模拟信号106可以是表示物理状态(由输入信号102表示)的电压或电流。

信号调节电路108可以在模数转换器(ADC)的可接受范围内接收并调节模拟信号106，从而提供经调节的模拟信号110。经调节的模拟信号110可以在ADC电路112处提供，使得信号调节电路108可以充当传感器电路104和ADC电路112之间的接口，在ADC电路112数字化模拟信号之前调节模拟信号106(并因此提供经调节的模拟信号110)。信号调节电路108可以对模拟信号106进行放大、衰减、滤波和/或执行其他调节功能。ADC电路112可以接收经调节的模拟信号110并将其转换为数字形式，从而提供数字信号114。数字信号114可以表示由传感器通过输入信号102接收的物理量。数字信号处理器(DSP)电路116可以接收和处理数字信号114。

ADC电路112可以包括使用反馈技术生成数字信号的Δ-∑ADC，其中Δ-∑ADC可以对其输入信号(这里是经调节的模拟信号110)进行过采样并执行噪声整形以实现高分辨率数字信号(这里，数字信号114)。Δ-∑ADC可以包括Δ-∑调制器118和数字滤波器/抽取器120。Δ-∑调制器118可以使用过采样(例如，高于奈奎斯特速率的采样速率)和滤波来生成表示Δ-∑ADC接收的输入信号(例如经调节的模拟信号110)的数字信号。

在各种实现中，Δ-∑ADC反馈环路迫使调制器的输出在感兴趣的带宽中成为输入信号的良好表示。数字滤波器/抽取器120可以衰减噪声和/或减慢数字信号的数据速率(例如到奈奎斯特采样速率)，从而提供数字信号114。数字滤波器/抽出器120可以包括数字滤波器、抽取器或两者。数字滤波器可以衰减从Δ-∑调制器118接收的数字信号，并且抽取器可以降低从Δ-∑调制器118接收的数字信号的采样率。

图2是包括SAR ADC电路202的CTDS ADC 200的示例的功能框图。CTDS ADC200可以是图1的Δ-∑调制器118的示例。CTDS ADC 200可以将模拟输入信号Vin(t)转换为数字输出信号dout(n)，其可以包括以采样时钟频率确定的速率的1和0的连续串行流。应当理解，在一些实现中，也可以使用离散时间(DT)Δ-∑(DS)。

SAR ADC电路202是一种ADC，其在收敛于每次转换的输出之前，经由二进制搜索通过各种可能的量化级别将连续模拟波形转换为离散数字表示。SAR ADC电路202可以包括采样和保持电路以获取输入电压。模拟电压比较器可以将输入电压与SAR ADC的DAC的输出进行比较，并将比较结果输出到SAR逻辑电路(具有向SAR ADC的DAC提供近似数字参考码的子电路)。SAR ADC的DAC可以将数字参考码转换为电压参考，并向比较器提供等于SAR ADD输出的数字参考码的模拟电压。

在操作期间，SAR ADC可以被初始化，使得最高有效位(MSB)等于复位值或中心值，该值被馈送到SAR ADD的DAC中，然后该DAC将该数字码(0)的模拟等效提供到比较器电路中，以与采样的输入电压进行比较。如果该模拟电压超过输入电压，比较器使SAR ADC复位到该位；否则，该位保持为1。下一位设置为1，并进行相同的试验。这种二进制搜索一直持续到SAR中的每一位都经过试验。结果代码是采样输入电压与输入满量程范围+/-Vref的数字近似，并且在转换结束时由SAR输出。SAR ADC的详细解释在通常授权给Bandyopadhay等人的美国专利号10,886,937中提供，其全部内容通过引用并入本文。

如图2所示，输入模拟电压Vin(t)被施加到耦合到环路滤波器电路206的输入的输入求和节点204。环路滤波器电路204可以执行CTDS ADC的典型操作，例如滤波，以产生Δ-∑调制器的特征噪声整形。根据设计要求，环路滤波器电路206可以包括一个或多个积分器电路级。输入求和节点204可以被实现为运算放大器(op-amp)的求和节点，例如环路滤波器电路206的积分器的op amp。

环路滤波器电路206的一个或多个积分器可以对输入求和节点204的输出进行积分。环路滤波器电路206的输出可以施加到与SAR ADC电路202的输入耦合的求和节点208。SAR ADD电路202(和CTDS ADC 200)的数字输出信号dout(n)可以施加到数字滤波器和抽取器，例如图1的数字滤波器/抽取器120，其每M个周期进行平均，其中M是大于1的正整数。抽取器降低输出处的有效采样率。

CTDS ADC 200还可以包括提供在反馈路径中的DAC 210。DAC 210可以生成表示数字输出信号dout(n)的模拟信号，该模拟信号可以被施加到输入求和节点204。输入求和节点204可以输出表示模拟输入信号vin(t)与DAC 210的输出之间的差的模拟信号，该模拟信号可以被输入到环路滤波器电路206。

为了补偿SAR ADC电路202引入的转换延迟误差，可以提供ELDC电路230以反馈SARADC电路202的输出的延迟版本，以在求和节点208处加到环路滤波器电路206的输出。特别地，ELDC电路212可用于反馈SAR ADC电路202的先前输出码的放大或衰减版本，以实现环路稳定性。

ELD补偿基本上是一种快速反馈路径，带有DAC和量化器周围的加法器，以用于补偿量化器延迟引起的环路响应误差，因为它会影响噪声传递函数(NTF)和调制器的稳定性，因此可以是CTDS ADC中的重要设计考虑因素。在CTDS ADC中，基于SAR ADC的量化器比其Flash ADC同类产品越来越受欢迎，这是因为它们的功率效率和技术和供应的可扩展性。此外，由于SAR ADC量化器中存在电容DAC(C-DAC)，因此ELD DAC可以方便地嵌入SAR C-DAC，并且可以节省模拟加法器，因为可以通过C-DAC中的电荷重新分配来完成加法。

SAR量化器和ELD补偿的这种集成可以节省大量的功率和面积。然而，由于C-DAC中的组成单元电容器通常处于亚毫微法拉(fF)或fF级，这正是高功率和面积效率的原因，因此对ELD路径的增益进行编程可能变得困难，这由ELDC-DAC单元与SAR C-DAC单元或(C

在具有显式ELD DAC和加法器的一些方法中，可以通过改变DAC增益(例如，当前DAC实现中的单位电流)或ELD路径的加法器系数来编程ELD增益。如下文更详细描述的，本公开描述了一种用于CTDS ADC(如图2的CTDS ADC200)中基于SAR的量化器的过量环路延迟补偿(ELDC)技术。该技术可以有效地编程和校准ELD补偿SAR量化器中的ELD增益。使用各种技术，ELDC电路可以包括具有数字可编程电容的电荷泵以调整增益，例如ELDC数模转换器(DAC)的增益或SAR DAC的增益。

如下所述，具有电容CX的电荷泵可用于在采样阶段期间共享在ELD C-DAC、CELD处采样的电荷。在转换阶段，电荷泵与ELD C-DAC断开，带走总ELD电荷的一部分，然后ELD C-DA上的剩余电荷可以与SAR C-DAC上的电荷一起参与电荷重新分配以进行量化。因为电容CX可以在每次电荷共享操作之前复位，所以ELD C-DAC上的剩余电荷与CELD/(CELD+CX)成比例。因此，通过开关和电容器改变电容CX，可以方便地对ELD路径的增益进行编程。

此外，变化范围和精度可以分别由CX的范围和步长确定。使用6位SAR作为非限制性示例，其中CELD＝63CELD单位电容器，通过将CX从0改变为63CELD单位电容，ELD增益范围可以改变50％，其中步长小于约2％。此外，由于ELD增益可以数字控制，这些技术可以支持ELD增益随周期变化的应用情况。此外，任何CX设置的ELD增益都可以使用现有的SAR量化器进行自校准。这可以通过断开量化器输入、断开ELD反馈、将ELD输入(数字)设置为满量程并让SAR量化衰减的ELD信号来实现。ELD增益可以通过量化器输出与ELD输入的比值来发现。

图3是可以实现本公开的各种技术的逐次逼近寄存器(SAR)模数转换器(ADC)的示例的功能框图。SAR ADC电路300是图2的SAR ADD电路202的示例，并且可以将模拟输入信号VIN转换为数字输出信号dout。

SAR ADC电路300可以包括连接到输入304的采样开关302，其中输入304被配置为接收模拟输入信号VIN。SAR ADC电路300可以包括耦合到采样开关302的SARDAC 306。SARDAC可以包括由SAR和ELD逻辑电路310生成的SAR控制信号(“SAR”)308控制的一组电容器(如图4所示)。

SAR ADC电路300还可以包括通过求和节点314耦合到SAR DAC 306的过量环路延迟补偿(ELDC)ELDC电路312。ELDC电路312可以包括ELDC DAC 316，该ELDC DAC316具有由ELDC控制信号(“ELD”)318控制的一组电容器(如图4所示)。此外，ELDC电路312可以包括耦合到ELDC DAC 316的电容器组的电荷泵320，并且具有可编程电容以调整ELDC DAC316的增益。在一些示例中，ELDC电路312可以嵌入SAR ADC电路300中。即，ELDC电路312可以与SARADC电路300紧密集成，例如，使得它们都可以将电荷施加到相同的求和节点上以进行量化。

来自ELDC DAC 316的电荷可以在求和节点314处与来自SAR DAC 306的电荷组合，并作为电压提供给比较器电路322的输入。比较器电路322可以在位试验期间将求和节点324提供的模拟电压与数字码的模拟等效值进行比较。如果数字码的模拟等效值超过由求和节点314提供的模拟电压，则比较器电路322可以使SAR ADC复位该位；否则，该位保持为1。下一位设置为1，并且重复相同的试验。比较器电路322的输出被施加到SAR和ELD逻辑电路310。SAR和ELD逻辑电路310可以生成SAR控制信号308和ELDC控制信号318，并且可以生成数字输出信号dout。

图4描绘了根据本公开的各种技术的SAR ADC 400的电容性DAC结构的示例，包括SAR DAC和ELDC电路，ELDC电路包括ELDC DAC和电荷泵。尽管出于说明的目的，图4所示的示例是3位示例，但是本公开的技术不限于3位。

SAR DAC 402可以包括一组电容器404-408，例如二进制加权电容器，例如具有4C、2C和C的权重。在一些示例中，电容器404-408中的每一个可以包括相应的“顶板”和“底板”，而不参考特定的空间取向。

SAR DAC 402可以由SAR控制信号(例如图3的SAR控制讯号308)控制。如图4中所示，SAR控制信号的示例可以包括SAR[2]、SAR[1]和SAR[0]的3位控制信号，以控制耦合到电容器404-408的开关，电容器404-408的相应底板可以耦合到表示位值为0[0]的第一参考电压或表示位值为1[1]的第二参考电压。电容器404-408的顶板在节点409处耦合在一起。

所示SAR ADC 400的部分可以包括连接到输入“in”的采样开关410(“samp”)，其中输入可以接收模拟输入信号。SAR DAC 402可以耦合到采样开关410。此外，SAR DAC402可以耦合到ELDC电路412，例如通过短路开关414(“short”)。

ELDC电路412(其是图3的ELDC电路312的示例)可以包括ELDC DAC 415，其包括一组电容器416-420，例如二进制加权电容器，例如具有8C、4C和2C的权重，以存储ELDC采样电荷，该电荷是表示SAR ADC的先前采样的电荷。在一些示例中，电容器416-420中的每一个可以包括对应的“顶板”和“底板”，而不参考特定的空间取向。

当ELDC采样开关417(“samp2”)闭合时，ELDC DAC 415可以存储ELDC采样电荷。ELDC DAC 415可以由ELDC控制信号控制，例如图3的ELDC控制电路318。如图4中所示，ELDC控制信号的示例可以包括ELD[2]、ELD[1]和ELD[0]的3位控制信号，以控制耦合到电容器416-420的开关，电容器416-420可以将电容器416-220的相应底板耦合到表示位值为0[0]的第一参考电压或表示位值为1[1]的第二参考电压。电容器416-420的顶板可以在节点422处耦合在一起。

ELDC电路412可以包括耦合到ELDC DAC 415的电容器组416-420的电荷泵424。ELDC增益可编程性可以通过电荷泵424来实现。也就是说，电荷泵424可以包括可编程电容426(在图4中表示为电容为CX)以调整ELDC DAC 415的增益。电荷泵424还可以包括复位开关428(“reset”)和电荷共享开关430(“share”)。图9中更详细地示出了电荷泵424的示例。

电荷泵电容CX可以为ELDC采样电荷提供可编程衰减因子。剩余的ELDC电荷随后可以参与与SAR DAC的电荷重新分配，从而在电容性DAC输出432处提供过量的环路延迟补偿，电容性DAD输出432耦合到比较器电路(例如比较器322)的输入。如果电荷泵电容CX被数字控制并且由多个单位电容器组成，则对于N位SAR，调谐分辨率将小于1/2N。在一些示例中，电荷泵电容CX可以基于设计目标(例如模拟和/或硅性能)设置一次，并且不基于在正常操作期间接收的ELDC控制信号代码而改变。

在图4所示的非限制性示例中，ELDC DAC 415的电容C

图4的电容性DAC结构可以使用包括采样相位和转换相位的SAR时钟周期来操作。采样阶段或转换阶段可以包括衰减阶段。图4的电容性DAC结构在图5的采样阶段中示出，衰减阶段在图6中示出，转换阶段在图8中示出并且对应的时序图在图8中示出。

图5描绘了根据本公开的各种技术的处于采样阶段的图4的电容性DAC结构的示例。在采样阶段500中，SAR和ELD逻辑电路，例如图3的SAR和ELD逻辑电路310，可以控制各种开关的操作。采样开关410闭合，SAR DAC 402可以跟踪量化器输入。此外，电荷泵424的复位开关428闭合，并且SAR DAC 402可以跟踪量化器输入。另外，电荷泵424的复位开关428闭合，这将电荷泵422的电压复位到DC电压，例如所示示例中的地。ELDC采样开关417闭合，使得ELDC DAC 415通过使用ELD控制信号ELD[2:0]对ELDC电荷进行采样。在采样阶段500中，短路开关414和电荷共享开关430都断开。

图6描绘了根据本公开的各种技术的处于衰减阶段的图4的电容性DAC结构的示例。衰减阶段可以是采样阶段或转换阶段的一部分。当衰减相位是采样相位的一部分时，可以使用如图6所示的配置。在图6所示的衰减阶段600中，SAR和ELD逻辑电路可以控制各种开关的操作。

采样开关410可以保持闭合，使得SAR DAC 402可以跟踪和采样量化器输入。SAR和ELD逻辑电路可以控制ELDC采样开关417断开，并且可以控制耦合到ELDC DAC 316的电容器组416-420的底板的开关以连接到DC电压，例如所示示例中的地，从而恢复耦合到节点422的电容器416-420的顶板上的ELDC电压。

此外，电荷泵424的复位开关428断开，并且电荷共享开关430闭合。以此方式，ELDCDAC 415的电容器组416-420与电荷泵电容CX共享节点422上的ELDC电荷，因此ELDC DAC415的电容器组416-420上的电荷被衰减。也就是说，SAR和ELD逻辑电路310可以控制开关操作，以将电荷泵424的电荷与ELDC DAC 415的电容器组416-420的电荷组合，以衰减电容器组416-420的电荷。在一些示例中，逻辑电路可以控制开关操作，以将电荷泵424的电荷与电容器组416-420的顶板上的电荷组合，从而衰减电容器组416-420的电荷。

在图6所示的衰减阶段的非限制性示例中，在ELDC DAC 415的电容器组416-420的顶板上或节点422处存在(14C)x(ELD控制信号ELD[2:0])的电压。电荷泵电容CX在衰减阶段期间不带任何电荷，因为它在电荷共享开关430闭合之前被复位。如果CX＝2C，作为非限制性示例，则实际增益是衰减阶段之后的2x(ELD控制信号ELD[2:0])x(14/16)，其中2x增益因子基于假设C

图7描绘了根据本公开的各种技术的处于转换阶段的图4的电容性DAC结构的示例。转换阶段700跟随图5的采样阶段500。在图7所示的转换阶段700中，SAR和ELD逻辑电路可以控制各种开关的操作。当SAR和ELD逻辑电路打开采样开关时，模拟输入信号被采样到电容器组404-408上。在转换阶段，采样开关410和电荷共享开关430都打开。

在转换阶段700中，电荷泵424已经带走了一部分ELDC电荷，然后通过断开电荷共享开关430与ELDC DAC 415断开。此外，SAR和ELD逻辑电路可以控制短路开关414闭合，这将SAR DAC 402的电容器组404-408与ELDC DA 415的电容器组416-420耦合，从而将表示采样模拟输入信号的电容器组404-408的电荷与先前组合的电荷泵424的电荷、和ELDC DAC 415的电容器组416-420的电荷组合，以产生随后的电荷组合。SAR和ELD逻辑电路可以控制SARDAC和ELDC DAC对所述随后的电荷组合执行转换的多个位试验。以此方式，来自ELDC DAC415的电容器416-420的电荷可以与来自SAR DAC 402的电容器组404-408的电荷合并，以参与SAR二进制搜索和电荷重新分配。

在图6所示的非限制性示例中，可以使用SAR DAC 402的电容器组404-418的7C电容来采样模拟输入信号。可以使用ELD DAC 415的电容器组416-420的14C电容来施加增益控制的ELD控制信号。在转换阶段，(7C)x(采样模拟信号)的电压与(14C)x(ELD控制信号)相加，其是已被电荷泵修改的电荷。以这种方式，采样的模拟信号被衰减1/3倍，并且ELD控制信号被衰减2/3倍。

图8是根据本公开的各种技术的可用于操作图4的电容性DAC结构的时序图的示例。时序图800描述了采样开关410(“samp”)、ELDC采样开关417(“samp2”)、电荷共享开关430(“share”)和短路开关414(“short”)的操作。时序图800进一步描述了ELD控制信号(“ELD”)，例如图3的ELD控制电路318，以及SAR控制电路(“SAR”)，例如图3的SAR控制信号308。

SAR时钟周期802可以包括采样阶段804和转换阶段806。采样阶段804可以包括两个部分：ELDC采样部分808和ELD复位和电荷共享部分810。ELD复位和电荷共享部分810也被称为衰减阶段，其在上文中参照图6示出和描述。

图9更详细地描绘了图4的电荷泵的示例。在所示的示例中，电荷泵424可以接收5位电荷泵代码Ccsh[4:0]，其可以控制耦合到各种电容器(例如单位电容器)的底板的开关。5位电荷泵代码Ccsh[4:0]可以分别控制电容器900-908。在所示示例中，电容器900-908可以具有8C、4C、2C、C和C/2的电容。

如上所述，在一些示例中，电荷泵电容CX可以基于设计目标(例如模拟和/或硅性能)设置一次，并且不基于在正常操作期间接收的ELDC控制信号代码而改变。为了确定电荷泵电容CX，并因此确定电荷泵代码，例如图9的5位电荷泵代码Ccsh[4:0]，SAR ADC电路可以执行校准技术，例如图10和11中所示。

图10描绘了图3的SAR ADC电路的校准技术的示例。在图10中，描绘了单点校准方法。首先，校准使能信号(“en_cal”)可以施加到SAR和ELD逻辑电路310。作为响应，量化器输入可以被短路，例如通过使用SAR和ELD逻辑电路310来闭合采样开关302并将输入304短路到地。此外，ELD反馈电路1000可以断开，例如通过打开开关。接下来，SAR和ELD逻辑电路310可以施加具有最大码[1，1，1，…，1]的ELDC控制信号318，并且作为响应，SAR ADC电路1002可以开始正常工作。

因为SAR ADC电路1002的输入为0(输入接地)，所以SAR ADD电路1002输出信号(“deld”)是ELDC电荷的缩放数字表示，可以使用下面的等式1表示：

其中G

图11描绘了图3的SAR ADC电路的校准技术的另一个示例。图11中描绘了两点校准方法。首先，可以将校准使能信号(“en_cal”)施加到SAR和ELD逻辑电路310。作为响应，可以将SAR ADD电路输入范围内的输入参考电压V1(包括0V)施加到量化器输入，例如通过使用SAR和ELD逻辑电路310闭合采样开关302。此外，ELD反馈回路1100可以断开，例如通过断开开关。

接下来，SAR和ELD逻辑电路310可以施加具有第一代码的ELDC控制信号318，作为响应，SAR ADC电路1002可以开始正常操作。SAR和ELD逻辑电路310可以将输出信号(“deld”)存储为SAR代码d1(或“第一ELD数字输出校准信号”)。

SAR和ELD逻辑电路310可以施加具有第二代码的ELDC控制信号318，并且作为响应，SAR ADC电路1002可以开始正常操作。SAR和ELD逻辑电路310可以将输出信号(“deld”)存储为SAR代码d2(或“第二ELD数字输出校准信号”)。

因为SAR ADC电路1102的输入仍处于参考电压V1，所以SAR ADD电路1002的SAR代码d2是ELDC电荷加上输入参考电压V1的缩放数字表示，其可以使用下面的等式2表示：

其中G

可以调整电荷泵电容控制码，例如图9的控制码Ccsh[4:0]，可以调整直到实现期望的ELDC增益G

使用图11的技术，SAR和ELD逻辑电路310可以接收校准信号，并且作为响应，控制开关操作以在模拟输入信号被设置为参考电压(例如参考电压V1)的情况下确定第一ELD数字输出校准信号(例如SAR代码d1，其中ELDC控制信号被设置为第一代码值)，以及第二ELD数字输出校准信号(例如SAR代码d2，其中ELDC控制信号被设置为第二代码值)。然后，SAR和ELD逻辑电路310可以基于第一ELD数字输出校准信号(例如SAR代码d1)和第二ELD数字输入校准信号(例如SAR代码d2)来确定电荷泵控制代码(例如图9的Ccsh[4:0])，其中所述电荷泵控制代码对所述电荷泵的电容进行编程。

在图3所示的示例中，ELDC电路312可以包括耦合到ELDC DAC 316的电容器组的电荷泵320。在其他示例中，如图12所示，电荷泵可以耦合到SAR DAC 306的电容器组。

图12是可以实现本公开的各种技术的SAR ADC的另一示例的功能框图。SAR ADC电路1200是图2的SAR ADD电路202的示例，并且可以将模拟输入信号VIN转换为数字输出信号dout。图12的许多方面类似于图3所示的那些方面，并且因此为了简洁起见，将不再详细描述。

SAR DAC 306可以包括一组电容器1202，并且ELDC DAC 316可以包括一组电容器1204，如图3所示。与图3相反，图12的SAR ADC电路1200的电荷泵320耦合到SAR DAC 306中的一组电容器1202，而不是耦合到ELDC DAC 316中的一组电容器1204。电荷泵320具有可编程电容以调整SAR DAC306的增益。SAR和ELD逻辑电路310可以生成SAR控制信号和ELDC控制信号，并且SAR和ELD逻辑电路310可以生成数字输出信号。

本公开的技术提供了宽调谐范围和高精度。ELD增益计算G

其中C

通过使用多位电荷泵代码(例如图9的5位电荷泵码Ccsh[4:0])，可以利用本公开的技术实现高ELD增益精度。其他实现可以包括具有大于5位或小于5位的电荷泵代码。增加电荷泵代码中的位数可以增加调谐范围内的步数并减小步长，从而提高精度。

图13是操作逐次逼近寄存器(SAR)模数转换器(ADC)以将接收的模拟输入信号转换为数字输出信号的方法1300的示例的流程图。在框1302，该方法可以包括将过量环路延迟补偿(ELDC)电路的电荷泵耦合到SAR数模转换器(DAC)的第一组电容器或ELDC电路的ELDC DAC的第二组电容器，其中所述ELDC电路通过求和节点耦合到所述SAR DAC，并且其中所述电荷泵具有可编程电容以调整增益。例如，图3的SAR ADC电路300包括ELDC电路312，该ELDC电路具有耦合到ELDC DAC316中的一组电容器(例如图4的电容器416-420)的电荷泵320。作为另一示例，图12的SAR AD电路300包括具有耦合到SAR DAC 306中的一组电容器1202的电荷泵320的ELDC电路312。

在框1304，该方法可以包括生成SAR控制信号和ELDC控制信号以分别控制第一组电容器和第二组电容器。例如，图3的SAR和ELD逻辑电路310可以生成SAR控制信号308以控制图4的电容器416-420，并且生成ELDC控制信号318以控制电容器416-420。

在框1306，该方法可以包括产生所述数字输出信号，例如图3的数字输出信号dout。

在一些示例中，该方法可以包括将所述电荷泵耦合到所述第二组电容器，并且其中所述可编程电容调整所述ELDC DAC的增益。在一些示例中，该方法可以包括控制开关操作以将所述电荷泵的电荷与所述第二组电容器的电荷组合以衰减所述第二组电容器中的电荷。

在一些示例中，所述第一组电容器的电容器具有相应的顶板和底板，并且所述第二组电容器的电容器具有相应的顶板和底板，以及该方法可以包括控制开关操作以将所述电荷泵的电荷与所述第二组电容器的顶板上的电荷组合以衰减所述第二组电容器中的电荷。

在一些示例中，该方法可以包括在转换阶段期间控制开关操作以将表示采样模拟输入信号的第一组电容器的电荷与电荷泵的先前组合电荷和第二组电容器电荷组合，从而产生随后的电荷组合，以及控制所述SAR DAC和所述ELDC DAC对所述随后的电荷组合执行转换的多个位试验。

在一些示例中，该方法可以包括接收校准信号，并且作为响应，控制开关操作以在所述模拟输入信号被设置为参考电压的情况下，确定第一ELD数字输出校准信号，其中所述ELDC控制信号被设置成第一代码值，以及第二ELD数字输出校准信号，其中所述ELDC控制信号被设置成第二代码值，和基于所述第一ELD数字输出校准信号和所述第二ELD数字输出校准信号来确定电荷泵控制代码,其中所述电荷泵控制代码对所述电荷泵的电容进行编程。

在一些示例中，该方法可以包括将所述电荷泵耦合到所述第一组电容器，并且其中所述可编程电容调整所述SAR DAC的增益。

注释

本文描述的每个非限制性方面或示例可以独立存在，或者可以以各种排列或组合与一个或多个其他示例组合。

上述详细描述包括对构成详细描述一部分的附图的参考。附图通过图示的方式示出了可以实践本发明的具体实施例。这些实施例在本文中也被称为“示例”。这些示例可以包括除所示或描述的元件之外的元件。然而，本发明人还考虑了仅提供所示或描述的那些元件的示例。此外，本发明人还考虑了使用所示或描述的那些元件(或其一个或多个方面)的任何组合或排列的示例，可以是关于特定示例(或其的一个或更多个方面)，也可以是关于本文所示或所述的其他示例(或其中的一个或者更多个方面的)。

如果本文件与通过引用并入的任何文件之间的用法不一致，则以本文件中的用法为准。

在本文件中，术语“一个”或“一种”，如专利文件中常见的，包括一个或多个，独立于“至少一个”或“一个或更多”的任何其他实例或用法，除非另有说明，否则“A或B”包括“A但不包括B”、“B但不包括A”和“A和B”。在本文件中，术语“包括”和“其中”被用作相应术语“包含”和“在…中”。此外，在以下权利要求中，术语“包括”和“包含”是开放式的，也就是说，除了在权利要求中的此类术语之后列出的元件之外，还包括元件的系统、装置、物品、组合物、配方或工艺仍被视为落入该权利要求的范围内。此外，在下面的权利要求中，术语“第一”、“第二”和“第三”等仅用作标签，并不打算对其对象施加数字要求。

本文描述的方法示例可以是至少部分地实现的机器或计算机。一些示例可以包括编码有指令的计算机可读介质或机器可读介质，所述指令可操作以配置电子设备以执行上述示例中描述的方法。这种方法的实现可以包括代码，例如微码、汇编语言代码、更高级语言代码等。这样的代码可以包括用于执行各种方法的计算机可读指令。代码可以形成计算机程序产品的一部分。此外，在一个示例中，代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上，例如在执行期间或其他时间。这些有形计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如，光盘和数字视频盘)、盒式磁带、存储卡或棒、随机存取存储器(RAM)、只读存储器(ROM)等。

以上描述旨在说明性的，而非限制性的。例如，上述示例(或其一个或多个方面)可以彼此组合使用。可以使用其他实施例，例如由本领域普通技术人员在回顾上述描述时使用。摘要的提供符合37C.F.R.§1.72(b)的规定，以使读者能够快速确定技术披露的性质。提交本申请的理解是，本申请不会用于解释或限制权利要求的范围或含义。此外，在上述详细描述中，可以将各种特征分组在一起以简化本公开。这不应被解释为意在无人认领的公开特征对于任何权利要求都是必要的。相反，本发明的主题可以不包括特定公开实施例的所有特征。因此，以下权利要求在此作为示例或实施例并入到详细描述中，其中每个权利要求独立作为单独的实施例，并且可以设想这些实施例可以以各种组合或排列彼此组合。本发明的范围应参考所附权利要求以及这些权利要求所具有的全部等同范围来确定。