具有可编程注入时间和自适应启动时间以实现高幅度振荡的快速启动晶体振荡器电路

技术领域

本申请涉及晶体振荡器，并且更具体地涉及晶体振荡器的启动。

背景技术

晶体振荡器(XO)通常使用皮尔斯振荡器，因为它们简单且易于调谐。图1示出了皮尔斯振荡器100和对应的模型101。晶体振荡器100包括晶体102和用于调谐晶体振荡器100的频率的调谐电容器C

其中

在皮尔斯振荡器中，振荡发生在晶体的并联谐振处，这可由下式确定：

其中

由于

建立振荡的启动时间是|R

建立振荡的启动时间可以通过增加|R

图2示出了使用两个电容器组202(C

在启动阶段期间，在跨导放大器206和208都“接通”的情况下，施加高电流。控制信号CE(核心使能)210和HGE(高增益使能)212在启动阶段期间都是“接通”的。xG

在中间阶段，C

其中|i

该电路通过监测V

图3描绘了晶体振荡器电路200的时序图。启动阶段301的时间通常是中间阶段303的两倍。对于某些应用，最小化启动阶段中建立电流所需的时间，从而最小化晶体振荡器的总启动时间非常重要。如图3中所示，在具有低输出摆幅的启动阶段结束时，V

为了提高电源灵敏度并且增加所支持的电源电压范围，图4中所示的晶体振荡器电路400包括低压差(LDO)调节器402，其被添加到图2中所示的晶体振荡器电路200中。由电源电压直接供电的调节器参考发生器404为调节器402提供参考和偏置电流。另一个偏置发生器406由已调节电压Vdda(LDO调节器402的输出)供电，以降低所产生的偏置电流的电源灵敏度。控制信号BE用于通过启用调节器402、调节器参考发生器404和核心偏置发生器406来启用晶体振荡器的偏置。控制信号VADJ 408控制/调整LDO调节器402的输出Vdda。

由晶体管P

电流镜数模转换器(DAC)控制偏置电流，其中使用简单的电流镜412来实现两个最高有效核心偏置位(CB[8:7])，而使用共源共栅电流镜414来实现其余的位(CB[6:0])，以提高稳态偏置下的电源灵敏度，这在两个MSB被禁用的情况下通常较低。在启动阶段和中间阶段期间，放大器的偏置电流很高，以尽可能快地在晶体中建立电流。在稳态中，电流DAC被设置为将使振荡幅度保持固定的值。

图5示出了平方缓冲器224的示例，其中输入(XI)被AC耦合，以使平方缓冲器的性能独立于输入的DC电压。与核心放大器类似，平方缓冲器基于CMOS(PMOS+NMOS)设计，以最大化g

具有L

T

Q

虽然图2和图4的晶体振荡器电路提供了用于晶体振荡器启动的方法，但仍需要进一步改进晶体振荡器启动时间。

发明内容

因此，在实施例中，一种用于启动晶体振荡器的方法包括在启动的启动阶段期间，使用第一三态驱动器将第一时钟信号注入晶体振荡器的晶体的第一节点中。在启动阶段期间使用第二三态驱动器将第二时钟信号注入晶体的第二节点中，其中第一时钟信号和第二时钟信号是反相信号。响应于预定时间段的结束，禁用第一时钟信号和第二时钟信号的注入。在启动阶段期间以及在启动阶段之后的启动的中间阶段期间，启用耦合在第一节点与第二节点之间的第一放大器电路。响应于第一节点上的第一节点电压的幅度达到第一电压阈值，中间阶段结束。

在另一实施例中，晶体振荡器包括注入电路，用于在用于启动晶体振荡器的启动阶段期间，通过第一节点将第一信号注入晶体振荡器的晶体中，并且通过第二节点将第二信号注入晶体中，第一信号和第二信号是反相信号。控制电路响应于预定时间段的过去而禁用注入电路，以停止注入反相信号。第一放大器电路耦合在第一节点与第二节点之间，并且在启动阶段和中间阶段期间使用。比较电路将第一节点上的第一节点电压的幅度与第一电压阈值进行比较。当第一节点电压的幅度超过第一阈值电压时，指示中间阶段的结束。

在另一实施例中，晶体振荡器包括第一节点和第二节点，该第一节点用于耦合到晶体振荡器的晶体的第一端子，该第二节点用于耦合到晶体的第二端子。第一三态驱动器在晶体振荡器的启动阶段期间将第一信号注入第一节点中，并且第二三态驱动器在启动阶段期间将第二信号注入第二节点中。第一信号和第二信号是反相信号。控制电路在预定时间段之后禁用第一三态驱动器和第二三态驱动器，从而禁用注入，并且使第一三态驱动器和第二三态驱动器的相应输出为高阻抗。第一放大器电路耦合在第一节点与第二节点之间，并且在启动阶段以及在启动阶段之后的中间阶段期间使用。第二放大器电路耦合在第一节点与第二节点之间，并且在启动阶段期间被选择性地使用。

附图说明

通过参考附图，可以更好地理解本发明，并且其众多目的、特征和优点对于本领域技术人员来说是显而易见的。

图1示出了皮尔斯振荡器和模型。

图2示出了晶体振荡器电路的高级框图。

图3示出了与图2的晶体振荡器相关联的时序图和波形。

图4示出了包括低压差(LDO)调节器的晶体振荡器的框图。

图5示出了平方缓冲器电路的示例。

图6示出了|δf

图7示出了使用来自三态驱动器的短注入信号的晶体振荡器的实施例。

图8示出了可以在图7的晶体振荡器中使用的具有非重叠开关的三态驱动器的示例。

图9示出了图7中所示的晶体振荡器的时序图。

图10示出了在启动时使用注入信号的短脉冲和可选的高增益跨导放大器的晶体振荡器的实施例。

图11A示出了图9中所示的晶体振荡器的时序图，其中在检查XO节点上的电压之后，高增益跨导放大器没有接通。

图11B示出了图9中所示的晶体振荡器的时序图，其中在检查XO节点上的电压之后，高增益跨导放大器接通。

图12示出了包括LDO调节器的图10的晶体振荡器的实施例。

图13示出了无线电设备的高级框图，该无线电设备包括用于生成本地振荡器信号的频率合成器，该本地振荡器信号也在晶体振荡器启动期间使用。

图14示出了晶体振荡器和频率合成器的高级框图，该频率合成器包括在晶体振荡器启动期间使用的LC振荡器。

图15是示出了在初始通电时确定注入参数的流程图。

图16是示出了将时钟信号从频率合成器注入晶体振荡器中的流程图，该频率合成器也用作RF通信的本地振荡器。

在不同的附图中使用相同的附图标记表示相似或相同的项目。

具体实施方式

本文描述的实施例在启动期间注入具有与晶体相同频率的信号。当以与晶体相同的频率在晶体上注入电压信号时，晶体电流开始建立。晶体振荡器中的电流幅度将开始随时间线性增长，这可由下式建模：

其中V

一般表达式为：

在注入频率误差为δf

用于晶体振荡器启动的一步注入技术在非常短的持续时间内向晶体注入信号，然后使用具有低幅度输出信号的晶体振荡器。这给出了非常短的启动时间和非常低的启动能量，但是振荡的幅度不足以实现例如射频(RF)性能所需的低相位噪声和低电源灵敏度。该方法需要振荡器用于注入，其中振荡器被调整到非常接近晶体振荡频率的频率，并且随着温度和电源电压的变化而变化很小。这种应用使用RC振荡器或环形振荡器(由于它们的面积小)，因为这种振荡器仅在晶体振荡器启动期间使用。

晶体启动的另一种方法利用包括两个独立注入步骤的四步法来实现更高的振荡幅度。在该四步法中，RC环形振荡器(RC-RO)在耦合到放大器的两个晶体节点上向晶体注入差分轨到轨信号。注入时间非常短(T

在步骤3中，PLL关断，并且进行第二次注入步骤。步骤1中由于温度引起的注入频率的任何变化由步骤2中确定的数字频率控制字补偿，使得PLL之后的注入频率在适当的误差范围内处于晶体频率f0。当PLL关断时，振荡器的相位保持不变。由于在第二次注入步骤中频率误差为0(或接近0)，所以注入信号被施加到晶体，直到晶体中的电流幅度达到目标水平。在步骤4中，当实现目标水平时，禁用注入，并且应用稳态偏置条件以使振荡幅度随时间保持恒定。注意，在该四步法中没有用于识别已经实现目标晶体电流|i

图6示出了上述四步法(具有两个单独的注入步骤)和上述一步注入技术之间的差异。虚线602和604示出了在|δf

两步技术的一个缺点是，它仅使用专用的完整ADPLL来启动晶体振荡器，这消耗了芯片中的很大面积。此外，没有明确的方法来确定是否实现目标电流幅度。这意味着振荡器设计不能灵活处理不同性质的晶体。

与例如图2中描述的方法相比，本文描述的实施例减少了晶体振荡器启动时间。图7示出了具有快速注入和高电流放大器的晶体振荡器电路700的实施例。晶体振荡器电路700减少了晶体振荡器达到稳态所需的启动时间。图2的晶体启动方法的一个问题是依赖于长时间消耗高电流来使XI和XO节点上的V

返回参考图7，使用用于C

与其他方法相比，晶体振荡器电路700的启动阶段非常短(～3μs)，因为由于在XI和XO节点上注入轨到轨信号，晶体电流以高斜率线性增长。在启动阶段期间，最好将C

一旦注入被禁用，偏置电流被降低到用于中间阶段的水平，但是仍然足够高，以在V

图9示出了三个阶段，包括注入阶段902、中间阶段904和稳态阶段906。参考图7和图9二者，为了开始启动注入阶段，控制器708使CE信号720生效以接通跨导放大器Gm 718。控制器708还接通注入使能(INJE)信号706以在注入阶段开始时启用三态驱动器702。在启动注入阶段902期间，晶体电流I

控制器708基于由定时器728的定时器输出确定的时间段T

注入阶段和中间阶段的总启动时间可以计算如下：

例如，假设T

具有L

T

Q

这与图2中所示的方法相比显著降低了T

图10示出了快速启动晶体振荡器电路1000的另一实施例，其具有可编程注入时间和自适应启动时间以实现高幅度振荡。图7中所示的实施例节省了启动晶体的能量和时间。然而，图7的实施例需要准确的注入频率，以便在合理的时间内开始。在物联网(IoT)应用中，设备通电一次，然后可以多次进入睡眠模式。在第一次通电时，启动时间/消耗的能量不是很关键，而当重复退出睡眠模式以执行RF操作(发送或接收)时，启动时间/能量消耗变得很关键。在电路的第一次通电期间，注入信号可能不够接近晶体振荡频率(f

在图10中，与图7中的元件标记相同的那些元件具有相同的结构和功能。如果选择在启动期间使用高增益跨导放大器1019，则控制器1008接通跨导放大器G

在一个实施例中，通过基于例如非易失性存储器(NVM)中的编程存储位置的值来配置通电期间的模式，可以确定关于以下的选择：是以在启动阶段期间使用包括高增益跨导放大器1019的两个跨导放大器的第一模式操作启动阶段，还是以在启动阶段期间使用具有三态驱动器702的电流注入的第二模式操作启动阶段。在其他实施例中，模式选择是引脚可编程的。

另一实施例提供了在条件允许的情况下使用两种启动方法的灵活性。为了提供这种灵活性，控制器1008在注入时间之后检查V

图11B示出了注入未能导致XO节点上的电压V

图12示出了图10中所示的晶体振荡器电路1000的实施例的更详细的框图。此外，注意，时钟注入信号1202被传递到控制器，以确保T

如前所述，不希望使用专用PLL来启动晶体振荡器，因为这种方法消耗集成电路的大面积。因此，实施例利用其中已经在集成电路上的频率合成器(例如，用于无线电操作)也被用作晶体启动的注入源的架构。这确保了额外的集成电路区域不仅仅专用于晶体启动。因此，在实施例中，在正常操作期间用于提供本地振荡器时钟信号的频率合成器也提供用于晶体启动的时钟注入信号。图13示出了无线电设备1300的实施例的高级框图，该无线电设备1300包括频率合成器以提供用于发送/接收的本地振荡器信号。天线1301向提供阻抗匹配、滤波和静电放电保护的无源网络(PN)1303提供RF信号。低噪声放大器(LNA)1305放大来自无源网络1303的信号，而不显著降低信噪比，并将经放大的RF信号提供给混频器1307。混频器1307使用由I/Q生成块1312提供的本地振荡器(LO)信号来执行RF信号的频率转换或移位，该信号由实现为频率合成器的本地振荡器1309提供。在一个实施例中，频率合成器包括具有LC压控振荡器(VCO)的锁相环(PLL)。在正常操作期间，晶体振荡器为PLL提供参考时钟。本文将进一步描述频率合成器。I/Q生成块1312将来自本地振荡器1309的本地振荡器信号转换为用于RX混频器1307和发送(TX)混频器(在TX块1323中未单独示出)的I信号和Q信号。

混频器1307将下转换的输出信号作为两个信号(同相(Im)信号和正交(Qm)信号)的集合提供给可编程增益放大器(PGA)108。Im信号和Qm信号是模拟时域信号。在接收器1300的至少一个实施例中，模拟放大器1308和滤波器(未单独示出)将Im信号和Qm信号的放大和滤波版本提供给模数转换器(ADC)1310，ADC 110将这些版本的Im信号和Qm信号转换为数字Id信号和数字Qd信号。ADC 1310的示例性实施例使用多种信号转换技术(例如，δ-σ(或σ-δ)模数转换)。ADC 1310向信道滤波器1311提供数字Id信号和Qd信号，该信道滤波器提供数字Id信号和Qd信号的数字滤波，并且将经滤波的Ic信号和Qc信号提供给解调器1318。解调器1318执行对数字Ic信号和Qc信号的解调以检索或提取诸如数据信号的信息，该信息被调制(例如，在发送器(未示出)中)并且作为RF信号被发送到天线1301。解调器1318向数据处理电路1319提供经解调的数据。在实施例中，数据处理电路1319执行各种功能(例如，逻辑、算术等)。例如，数据处理电路1319使用程序、例程或算法(无论是软件、固件、硬件或组合)中的经解调的数据来执行期望的控制或数据处理任务。在实施例中，数据处理电路包括诸如微控制器的处理器和软件和/或固件以执行期望的功能。存储器1320存储供数据处理电路1319使用以执行各种任务的软件和固件，并存储供应给数据处理电路1319或从数据处理电路1319供应的数据。存储器1320在各种实施例中可以根据系统需要包括多种存储器，包括动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)和/或非易失性存储器(NVM)。此外，虽然数据处理电路可以访问存储器1320，但是在实施例中，诸如LO控制块1321的其他系统组件也可以访问存储器1320或其部分。在实施例中，LO控制块1321的至少一些功能由在数据处理电路1319中的处理器上运行的软件/固件实现。图13也示出了使用与接收路径相同的天线和本地振荡器的发送路径1323。发送数据可以从存储器1320发送。发送路径的细节在本领域中众所周知，并且在本文中不再进一步描述。

图14示出了可以用作RF通信设备1300中的本地振荡器1309的频率合成器1402的示例。如图14所示，频率合成器包括PLL，该PLL具有相位频率检测器(PFD)1404、电荷泵(CP)1406、环路滤波器(LF)1408、二分频器(Div2)1410和用作PLL的反馈分频器的多模分频器(MMD)1412。合成器控制器1416控制合成器并且对应于LO控制器1321。在实施例中，控制器1416包括数字逻辑以实现本文描述的控制功能。在实施例中，控制功能还利用可编程逻辑，例如微控制器，以实现一些控制功能。PLL还包括使用LC振荡器实现的压控振荡器(VCO)1418。使用电容器CV1和CV2调谐VCO 1418以实现粗调谐，并且通过多路复用器1422提供的Vc控制信号来实现微调谐。多路复用器1422在闭环模式下选择环路滤波器1408的输出，并且在开环模式下选择数模转换器(DAC)1420的输出，用于晶体启动期间的时钟注入。如果选择DAC 1420，则DAC将用于微调谐VCO频率。代替模拟PLL，在实施例中，PLL是全数字PLL(ADPLL)，其中相位频率检测器、电荷泵和环路滤波器由时间数字转换器(TDC)和数字环路滤波器代替。模拟VCO可以用数字控制振荡器(DCO)代替。DCO可以只是具有DAC的VCO，以将数字字转换为来自数字环路滤波器的控制电压。此外，合成器1402包括在晶体启动期间使用的DAC 1420。在正常操作期间，晶体振荡器1430以晶体频率(f

在实施例中，晶体振荡器1430类似于图7中所示的晶体振荡器，并且相似或相同的块标记有相同的附图标记。晶体振荡器电路1430包括三态驱动器702、调谐电容器CP1 710和CP2 712、Gm放大器718、xGm放大器1019、XO控制器1432、平方缓冲器726。此外，晶体振荡器电路1430包括在功能上对应于例如图4中所示的调节器402的调节器1434、对应于例如图4中所示的电流源414的可变电流源1436、以及对应于例如图5中所示的可变电流源502的可变电流源1438。在一个实施例中，VCO 1418在晶体启动期间提供注入时钟信号，并且DAC1420设置用于生成注入时钟信号704的VCO控制电压。因此，RF发送/接收操作期间使用的同一VCO也用于晶体启动。

当集成电路第一次通电时，计算并且保存晶体振荡器启动的设置。开始时，XO在没有注入的情况下启动，因为注入频率尚未设置。因此，放大器Gm 718和xGm 1019用于初始通电的晶体启动。在初始通电操作期间，通过向频率合成器1402中的PLL提供CLKOUT 1430并且确定用于DAC 1420的KVW、NDIV和/或用于ΣΔ调制器1419的控制字FWD以及NDIV的适当设置以锁定到晶体频率f

当集成电路进入睡眠模式时，晶体振荡器掉电。如前所述，在典型IoT应用的集成电路的初始通电中，启动时间/消耗的能量不是很关键，而启动时间/能量消耗对于退出睡眠模式变得很关键，因为集成电路重复地退出睡眠模式以执行集成电路操作，诸如RF操作(发送或接收)或与集成电路相关联的其他IoT功能。当退出睡眠模式时，存储的VCO校准设置和当前温度读数用于设置KVW(或FWD)，使得CLKINJ基本上等于f

在第一实施例中，在晶体振荡器启动期间，CV1、CV2和MMD的控制值被设置为使得CLKINJ的频率接近晶体频率f

诸如在VCO 1418中使用的LC振荡器具有例如+100ppm/℃的温度漂移。DAC 1420应该在期望的温度范围内针对频率的温度漂移进行调整，并且留有一定余量，以确保注入频率是准确的。在实施例中，校准环路周期性地运行(例如，每100个唤醒事件或某个其他适当的间隔)，并且使用温度传感器1442来补偿LC振荡器频率随温度的斜率，以将温度漂移减小到20ppm/℃。对于每次校准环路运行，更新的DAC控制值被存储在存储器1440中，以确保温度变化不会导致晶体启动时的时钟注入频率离f

|δf

T

对于T

在第二实施例中，ΣΔ调制器1419通过多模分频器1412设置频率，而不是通过DAC1420设置VCO振荡器频率。在PLL为集成电路操作提供时钟信号的正常操作中，例如在TX/RX模式中，合成器1402以闭环模式操作，其中晶体振荡器输出CLKOUT 1430为PLL操作提供参考时钟。在晶体振荡器启动期间，使用MMD 1412以高精度设置注入时钟信号的频率。控制信号NDIV、CV1、CV2和DAC被设置成为CLKINJ提供粗调谐。ΣΔ调制器1419控制MMD 1412，使得频率控制字FWD将CLKINJ的频率设置为f

图15是示出了在初始通电序列期间采取的动作的流程图。参考图14和图15，当电力被施加到包含频率合成器1402和晶体振荡器1430的集成电路时，通电序列开始于1502。注意，晶体1401可以与集成电路封装在一起，但作为单独的组件。通电序列的一部分包括晶体振荡器启动。在1506中，由于PLL尚未被配置为提供注入时钟，因此XO控制器1412使用Gm和xGM放大器来实现足够高的幅度振荡。如前所述，集成电路的启动功率成本不是大问题，因为IoT设备通常通电一次，然后在长时间内进入和退出睡眠状态。一旦晶体振荡器在1508中达到稳态，则在1510中，合成器控制器1416使PLL锁定到由晶体振荡器提供的CLKOUT信号1430。在实施例中，通过改变到DAC的KVW信号(或FWD)直到PFD指示相位差在可接受的水平内来实现锁定。在其他实施例中，可以使用频率计数器(图14中未示出)，并且调整KVW(或FWD)，直到频率计数器在相同的时间段内针对CLKOUT 1430和CLKINJ 1432计数相同的值。一旦实现锁定，在步骤1512中，用于实现锁定的参数被存储在存储器1434中。在实施例中，存储器是非易失性存储器，因此状态在集成电路进入睡眠模式时被保持。参数包括例如KVW、CV1、CV2、NDIV、FWD和任何其他可用于在唤醒事件时重新创建具有与晶体振荡器频率相匹配的频率的注入时钟信号的参数。保存的特定参数根据例如是MMD和∑Δ微调谐用于注入的频率还是KVW微调谐用于注入的时钟频率而变化。在存储参数之后，如果需要，集成电路继续其它通电任务，然后通常进入功率节省状态，本文也被称为睡眠模式，其中晶体振荡器断电。

图16示出了使用频率合成器1402以进行晶体启动的流程图。合成器控制器1416在1602中响应于唤醒事件，在1604中使用存储的用于XO注入的参数来配置PLL用于时钟注入，并且向XO控制器1412通知时钟注入准备就绪。在1606中，频率合成器以晶体振荡器频率提供注入时钟。然后XO控制器1432使用时钟注入启动晶体振荡器，如例如关于图7所描述的。XO控制器在1608中检查以查看注入的目标时间(T

因此，已经描述了使用较少能量实现更快启动的实施例。本文阐述的本发明的描述是说明性的，并不旨在限制如所附权利要求中阐述的本发明的范围。在不脱离如所附权利要求中阐述的本发明的范围的情况下，可以基于本文阐述的描述进行本文公开的实施例的其他变化和修改。