半导体设备

相关申请的交叉引用

于2022年06月29日提交的日本专利申请号2022-104105的公开内容(包括说明书、附图和摘要)通过引用以其整体并入本文。

技术领域

本公开涉及一种半导体设备，并且是特别有效地应用于具有振荡器电路的半导体设备的技术，该振荡器电路在与晶体谐振器耦合时振荡。

背景技术

下面列出了公开的技术。

[非专利文献1]Shunta Iguchi，“92％ Start-up Time Reduction byVariation-Tolerant Chirp Injection(CI)and Negative Resistance Booster(NRB)in39MHz Crystal Oscillator”，IEEE Symposium.VLSI Circuits Digest of TechnicalPapers，2014年6月，第236-237页

[非专利文献2]Karim M.Megawer，“A 54MHz Crystal Oscillator

作为用于半导体设备的振荡器电路，存在由晶体谐振器、单级放大器(诸如反相器)、反馈电阻器和两个外部负载电容器组成的晶体振荡器电路。该晶体振荡器电路具有良好的频率准确性，但启动时间较长。非专利文献1和非专利文献2是用于缩短晶体振荡器电路的启动时间的技术的提案。

非专利文献1是啁啾注入(Chirp Injection)方法，其中将VCO(压控振荡器)的输出CLK作为初始噪声施加到晶体谐振器，来缩短晶体振荡器电路的启动时间。非专利文献2是通过在两个级中向晶体谐振器施加噪声来缩短启动时间的方法。

发明内容

在非专利文献1中，由于VCO单独施加噪声，VCO的频率和晶体的谐振频率仅交叉一次，因此认为缩短启动时间的效果较小。

在非专利文献2中，与晶体频率几乎相同的噪声频率被施加在第二级上，因此缩短启动时间的效果较大，但是PLL(锁相环电路)和精确调整的内部振荡器(DCRO)是必要的。此外，在非专利文献2中，内部振荡器在对第一级施加噪声时要求0.5％的频率准确性，但技术上难以实现，并且电路规模的增加被认为是不可避免的。换句话说，非专利文献2具有较大的缩短启动时间的效果，但由于较大的电路规模，因此认为难以应用于量产的半导体设备。

本公开的一个目的是提供一种能够在减小电路规模的同时缩短晶体振荡器电路的启动时间的技术。

其他问题和新颖特征将从本说明书和附图的描述变得明显。

下面将简要描述本公开中的代表性实施例的概要。

根据一个实施例，一种半导体设备包括：第一外部端子；第二外部端子；连接到第一外部端子和第二外部端子的晶体振荡器电路；连接到晶体振荡器电路的第一噪声施加电路；以及连接到晶体振荡器电路的第二噪声施加电路，其中晶体振荡器电路包括：连接在第一外部端子和第二外部端子之间的振荡放大器；连接在第一外部端子和第二外部端子之间的反馈电阻器元件；连接在第一外部端子和外部接地电位线之间的外部第一电容器元件；连接在第二外部端子和外部接地电位线之间的外部第二电容器元件；以及连接在第一外部端子和第二外部端子之间的外部晶体谐振器，其中第一噪声施加电路被配置成：通过向第一外部端子和第二外部端子选择性地施加相反相位的初始噪声来驱动晶体谐振器，其中第二噪声施加电路包括：第三开关、第一电容耦合电路、放大器电路以及第二电容耦合电路，其中第三开关被提供在第一外部端子和第一电容耦合电路之间，其中放大器电路被提供在第一电容耦合电路和第二电容耦合电路之间，其中第二电容耦合电路经由第三开关被连接到第一外部端子，其中第一电容耦合电路被提供为：通过将第一外部端子处的直流电压与放大器电路的输入端子处的直流电压分离，来获取第一外部端子处的信号的交流分量，其中第二电容耦合电路被提供为：通过将放大器电路的输出端子处的直流电压与第一外部端子处的直流电压分离，来输出放大器电路的交流分量，其中放大器电路被提供为：将由第一电容耦合电路获取的交流分量放大，将其转换为时钟信号，并且利用经转换的时钟信号来驱动第一外部端子，其中第三开关被提供为：在晶体振荡器电路的激活完成之后，通过将放大器电路与第一外部端子分离，来防止第一电容耦合电路的电容值和第二电容耦合电路的电容值影响振荡，并且其中通过将第一外部端子处的信号放大，并且由第二噪声施加电路将经放大的信号返回到第一外部端子，来向第一外部端子施加第二噪声，由此驱动振荡放大器和晶体谐振器，并且缩短晶体振荡器电路的启动时间。

利用上面描述的根据一个实施例的半导体设备，可以缩短晶体振荡器电路的启动时间，同时减小电路规模。

附图说明

图1是包括根据第一实施例的晶体振荡器电路的半导体设备的示意配置图。

图2是用于描述图1中的第一噪声施加电路NIC1的操作的波形图。

图3是用于描述晶体振荡器电路10在紧接在振荡开始之后振幅较小时的操作的图。

图4是用于描述晶体振荡器电路10在振荡稳定之后振幅较大时的操作的图。

图5是用于描述噪声施加电路NIC2中的操作波形的图。

图6是第一实施例中的振荡器电路OSC的等效电路图。

图7是用于描述第一实施例中的振荡器电路OSC的操作的波形图。

图8是包括根据第二实施例的晶体振荡器电路的半导体设备的示意配置图。

图9是用于描述图8中的噪声施加电路NIC2的操作波形的图。

具体实施方式

在下文中，将参考附图描述实施例。然而，在下面的描述中，相同的组件由相同的附图标记表示，并且将省略其重复描述。此外，为了使描述更清楚，在一些情况下，会比实际更示意性地图示附图，但这些仅是示例，并且不限制对本发明的解释。

<第一实施例>

图1是包括根据第一实施例的晶体振荡器电路的半导体设备的示意配置图。

如图1中所示，半导体设备1包括形成在半导体芯片IC中的振荡器电路OSC。在该配置中，从振荡器电路OSC生成的时钟信号GCLK作为操作时钟被提供给形成在半导体芯片IC中的处理设备11。处理设备11例如可以是诸如中央处理单元CPU的数据处理设备、USB(通用串行总线)通信设备或用于BLE(蓝牙低能耗)通信的蓝牙通信设备。

振荡器电路OSC包括晶体振荡器电路10、第一级噪声施加电路(也被称为第一噪声施加电路)NIC1和第二级噪声施加电路(也被称为第二噪声施加电路)NIC2。第一噪声施加电路NIC1和第二噪声施加电路NIC2被连接到晶体振荡器电路10。

晶体振荡器电路10包括外部晶体谐振器XTAL、第一外部负载电容器元件(第一电容器元件)Cx1、第二外部负载电容器元件(第二电容器元件)Cx2、单级振荡放大器AMP(诸如反相器)以及反馈电阻器元件RF。

晶体谐振器XTAL被连接在半导体芯片IC外部的半导体设备1的第一外部端子X1和第二外部端子X2之间。负载电容器元件Cx1被连接在外部端子X1与提供在半导体芯片IC外部的接地电位线(外部接地电位线)LGND之间。同样地，负载电容器元件Cx2被连接在外部端子X2和接地电位线LGND之间。

在半导体芯片IC内部的振荡放大器AMP和反馈电阻器元件RF被连接第一外部端子X1和第二外部端子X2之间。振荡放大器AMP可以是单级反相放大器。反馈电阻器元件RF与振荡放大器AMP被并联连接，以便确定振荡放大器AMP的DC(直流)操作点。通过由振荡放大器AMP和反馈电阻器元件RF驱动外部电容器元件Cx1和Cx2和外部晶体谐振器XTAL，使晶体谐振器XTAL振荡。由晶体振荡器电路10生成的时钟信号GCLK从被连接到第二外部端子X2的振荡放大器AMP的输出端子输出，并且被提供给处理设备11。

第一噪声施加电路NIC1被连接到晶体振荡器电路10，并且被配置成通过将相反相位的初始噪声选择性地施加到第一外部端子X1和第二外部端子X2来驱动晶体谐振器XTAL。第一噪声施加电路NIC1包括第一开关SW1、第二开关SW2、反相器电路IV1、压控振荡器VCO、第一计数器(第一计数器电路)CNT1、电容器元件Ccnt、恒流电路CSC、电流开关CSW和NAND电路NA1。

压控振荡器VCO的输出端子被连接到第一布线LX1，第一布线LX1经由第一开关SW1被连接到第一外部端子X1，并且压控振荡器VCO的输出时钟被提供给连接到第一外部端子X1的第一布线LX1。此外，压控振荡器VCO的输出端子被连接到第二布线LX2，第二布线LX2经由反相器电路IV1和第二开关SW2被连接到第二外部端子X2，并且压控振荡器VCO的输出时钟被反相器IV1反相，并且被提供给连接到第二外部端子X2的第二布线LX2。第一使能信号EN1被提供给第一开关SW1和第二开关SW2。第一开关SW1和第二开关SW2基于使能信号EN1的高电平而被选择性地接通，并且第一开关SW1和第二开关SW2基于使能信号EN1的低电平而被选择性地关断。

压控振荡器VCO的输入端子被连接到电容器元件Ccnt，并且从压控振荡器VCO的输出生成时钟信号，该时钟信号以基于在电容器元件Ccnt中累积的电压Vcnt的频率下振荡。时钟信号被提供给第一开关SW1、第二开关SW2和计数器CNT1。

计数器CNT1对从压控振荡器VCO输出的时钟信号进行计数。计数器CNT1对时钟信号的数目进行计数。当计数数目达到预定数目时，计数器CNT1的输出信号从高电平改变为低电平。

NAND电路NA1具有用于接收计数器CNT1的输出信号的第一输入，并且具有用于接收使能信号EN1的第二输入。第二使能信号EN2从NAND电路NA1的输出进行输出。

恒流电路CSC包括一对P沟道MOSFET M1和M2、第一电阻器元件Rcnt和反相器类型的电流开关CSW。MOSFET M1的源极-漏极路径和电阻器元件Rcnt被串联连接在电源布线(被提供作为半导体设备IC的第一基准电位的电源电位VDD)和接地布线(被提供作为低于第一基准电位的第二基准电位的地电位GND)之间。MOSFET M1的栅极被连接到MOSFET M2的栅极和MOSFET M1的漏极，并且MOSFET M2的源极被连接到被提供电源电位VDD的电源布线。即，该对MOSFET M1和M2被连接成电流镜配置，并且MOSFET M1和M2的镜像比率(源极区域的面积比)被设置为M∶1。从MOSFET M2的漏极输出的电流I被提供给电流开关CSW。注意，电阻器元件Rcnt可以被改变为电流源。

电流开关CSW是反相器类型的充电/放电切换开关，并且包括P沟道MOSFET M3和N沟道MOSFET M4。MOSFET M3的源极-漏极路径和MOSFET M4的源极-漏极路径被串联连接在MOSFET M2的漏极和被提供地电位GND的接地布线之间。MOSFET M3的栅极和N沟道MOSFETM4的栅极被连接成接收第二使能信号EN2。MOSFET M3的源极-漏极路径和MOSFET M4的源极-漏极路径之间的连接点被连接到电容器元件Ccnt和压控振荡器VCO的输入。电流开关CSW具有用于在电容器元件Ccnt的充电和放电之间进行切换的切换功能。

第二噪声施加电路NIC2包括第一电容耦合电路CC1、时钟转换电路CCC、反相器阈值生成电路IV2、第二电阻器元件Rbias、缓冲器电路BAF1、第二电容耦合电路CC2、第二计数器(第二计数器电路)CNT2以及第三开关SW3。

第三开关SW3被连接在第一布线LX1和电容耦合电路CC2之间，并且第三开关SW3的接通操作和关断操作由计数器CNT2的输出控制。

电容耦合电路CC1的一端被连接在第三开关SW3和电容耦合电路CC2之间，并且电容耦合电路CC1的另一端被连接到时钟转换电路CCC的输入端子。

阈值生成电路IV2是生成反相器的阈值的偏置设置电路。提供偏置设置电路以设置时钟转换电路CCC的输入端子的偏置电位。阈值生成电路IV2包括反相器，并且该反相器的输入端子和输出端子被连接。此外，反相器的输入经由第二电阻器元件Rbias被连接到时钟转换电路CCC的输入端子。第二电阻器元件Rbias是从阈值生成电路IV2提取仅DC电压(直流电压)的高电阻元件。阈值生成电路IV2被连接到时钟转换电路CCC的输入端子，以便可以通过将时钟转换电路CCC的输入端子设置为预定的偏置电位(即，可以利用其获得高增益的偏置电压)，来将具有小振幅的信号放大。

时钟转换电路CCC被配置为具有施密特触发器功能(噪声去除功能)的放大器电路，并且其输出端子被连接到缓冲器电路BAF1的输入端子。缓冲器电路BAF1的输出端子被连接到电容耦合电路CC2，并且还被连接到第二计数器CNT2的输入端子。

第二计数器CNT2从缓冲器电路BAF1的输出端子接收时钟信号CLK1，并且对时钟信号CLK1的时钟的数目进行计数。当计数数目达到预定数目时，计数器CNT2的输出信号从高电平改变为低电平。第三开关SW3由计数器CNT2的输出信号的高电平接通，并且第三开关SW3由计数器CNT2的输出信号的低电平关断。

提供第一电容耦合电路CC1，以便通过将晶体振荡器电路10的外部端子X1处的DC(直流)电压与作为放大器电路的时钟转换电路CCC的输入端子处的DC电压分离，来仅获取外部端子X1(布线Lx1)处的信号的AC(交流)分量。

提供第二电容耦合电路CC2，以便通过将时钟转换电路CCC的输出端子处的DC(直流)电压与外部端子X1处的DC(直流)电压分离，来仅输出时钟转换电路CCC的AC(交流)分量。

提供时钟转换电路CCC，以便将由第一电容耦合电路CC1获取的仅AC分量放大，将其转换为时钟信号，并且利用经转换的时钟信号来驱动外部端子X1。经转换的时钟信号经由第二电容耦合电路CC2被提供给外部端子X1，由此驱动外部端子X1。提供时钟转换电路CCC的噪声去除功能，以便去除由于电源噪声引起的谐波分量并且仅放大信号分量。

提供第三开关，以便通过在晶体振荡器电路10的激活完成之后，将时钟转换电路CCC与外部端子X1分离，来防止第一电容耦合电路CC1的电容值和第二电容耦合电路CC2的电容值影响振荡。用于控制第三开关SW3的控制信号也被连接到时钟转换电路CCC和缓冲器电路BAF1，并且时钟转换电路CCC和缓冲器电路BAF1在激活完成之后也被停止。

第二噪声施加电路NIC2通过将外部端子X1的信号放大并且将放大的信号返回到外部端子X1，来向外部端子X1施加第二噪声，由此驱动振荡放大器AMP和晶体谐振器XTAL，并且缩短晶体振荡器电路10的启动时间。

通过第一级噪声施加电路NIC1和第二级噪声施加电路NIC2，本实施例的振荡器电路OSC可以缩短晶体振荡器电路10的启动时间。下面将描述噪声施加电路NIC1和噪声施加电路NIC2的操作。

(第一噪声施加电路NIC1的描述)

噪声施加电路NIC1的操作将参考图1和图2进行描述。图2是用于描述图1中的第一噪声施加电路NIC1的操作的波形图。图2示出了使能信号EN1和EN2的波形、电压Vcnt、计数器CNT1的输出以及外部端子X1和X2。

在振荡放大器AMP和第二级噪声施加电路NIC2被关闭的状态下，使用噪声施加电路NIC1。此时，使能信号EN1处于高电平(EN1＝H(高电平))，开关SW1和SW2被接通(SW1＝SW2＝ON(ON状态))，并且开关SW3被关断(SW3＝OFF(OFF状态))。提供开关SW1和SW2，使得当噪声施加电路NIC1操作时，压控振荡器VCO的输出被施加到外部端子X1和X2，并且当噪声施加电路NIC1被关闭时，压控振荡器VCO的输出与外部端子X1和X2断开连接。

噪声施加电路NIC1由恒流电路CSC、电流开关CSW、电容器元件Ccnt、输出频率可以随电压Vcnt变化的压控振荡器VCO以及输出所连接的计数器CNT1组成。此外，压控振荡器VCO的输出被连接到振荡放大器AMP的输入(布线Lx1)和输出(布线Lx2)，并且施加到外部端子X1和X2的压控振荡器VCO的输出时钟的相位互为反相。

在待机状态(EN1＝L(低电平))下，电压Vcnt通过电流开关CSW而处于GND电平(地电位电平)。当噪声施加电路NIC1开始操作时，电压Vcnt随着电容器元件Ccnt的时间常数和电流I缓慢向VDD侧充电，并且缓慢增加压控振荡器VCO的输出频率，由此使晶体谐振器XTAL的谐振频率和压控振荡器VCO的频率交叉。

压控振荡器VCO的输出也被连接到计数器CNT1，并且在经过一定时间段之后(通过对其频率进行计数)，噪声施加电路NIC1本身被关闭。

(第二噪声施加电路NIC2的描述)

在噪声施加电路NIC1的操作完成之后，噪声施加电路NIC2开始操作。此时，噪声施加电路NIC2和振荡放大器AMP同时被开启(ON)，并且开关SW1和SW2被关断，开关SW3被接通(SW1＝SW2＝OFF，并且SW3＝ON)。

噪声施加电路NIC2必须被连接到外部端子X1(布线Lx1)。将噪声施加电路NIC2连接到外部端子X1的原因是，将噪声施加到外部端子X1在缩短晶体振荡器电路10的启动时间上更加有效。此外，在噪声施加电路NIC1的操作之后，在外部端子X1和X2处生成晶体谐振器XTAL的振荡振幅，并且外部端子X2(布线Lx2)侧上的振幅增长得更快。但是，此时的外部端子X1和X2的相位并非完全反相，而是从180度相差约90度的相位。因此，无法将外部端子X2处的信号反相，并且将其返回到外部端子X1(稍后参考图3和图4进行描述)。由于这些原因，需要将外部端子X1处的信号放大，并且将其原样返回到外部端子X1。这里，为了获得缩短启动时间的效果，需要将从电容耦合电路CC1到第三开关SW3的延迟时间抑制在振荡频率的周期的1/4或更小(稍后参考图5进行描述)。

当噪声施加电路NIC2开始操作时，外部端子X1(布线Lx1)的振荡振幅通过电容耦合电路CC1取出，被时钟转换电路CCC和缓冲器电路BAF1放大，被转换为时钟，并且通过电容耦合电路CC2返回到外部端子X1(布线Lx1)。当噪声施加电路NIC2开始操作时，外部端子X1(布线Lx1)的振荡振幅非常小(大约10mVpp，如图1中所示)，并且不能被直接转换成时钟。因此，振荡放大器AMP的外部端子X1的DC(直流)电压和时钟转换电路CCC的DC电压通过电容耦合电路CC1分离。此时，时钟转换电路CCC的DC电压的阈值由阈值生成电路IV2(其中反相器的输入和输出被短路)和仅从其取DC信号的高阻电阻器元件Rbias设置。此外，由于诸如电源噪声的噪声叠加在外部端子X1的振荡振幅(具有较小振幅(大约10mVpp))上，因此时钟转换电路CCC需要有施密特触发器电路(具有噪声去除功能)以便去除噪声。施密特触发器电路是具有噪声去除功能的返回路径的一个示例。

缓冲器电路BAF1被连接到时钟转换电路CCC的输出，以便进一步放大时钟转换电路CCC的输出，并且使其更接近理想时钟。

电容耦合电路CC2是用于将缓冲器电路BAF1的输出的DC电压与外部端子X1的DC偏置电压分离的电容器。如果缓冲器电路BAF1生成的时钟不经过电容耦合电路CC2而被直接输入到外部端子X1，则连接到外部端子X1的晶体谐振器XTAL的振荡将停止，并且因此电容耦合电路CC2是必要的。

由于噪声施加电路NIC2继续按原样操作，因此必须将其停止。通过利用计数器CNT2对缓冲器电路BAF1的输出进行计数，在经过一定时间段之后，第三开关SW3被关断，并且噪声施加电路NIC2本身也根据需要被关闭。

(外部端子X1和X2的相位的描述)

首先，将参考图3描述晶体振荡器电路10在紧接在振荡开始之后振幅较小时的操作。图3是用于描述晶体振荡器电路10在紧接在振荡开始之后振幅较小时的操作的图。在图3中，(A)示出了晶体振荡器电路10的配置，在(B)中所示的等效电路配置(通过在标有×的位置处切断由振荡放大器AMP和晶体谐振器XTAL形成的回路而获得)中执行仿真，并且考虑了点v1(X1)、v2(X2)和v1’的相位。图3的(C)是示出仿真的结果的图。

当紧接在振荡开始之后振幅较小时，外部端子X1和X2之间的相位差异为270°。如图3的(C)中所示，由于外部端子X2的振幅快速增长，因此外部端子X2的振幅的时钟转换看起来更好。然而，当紧接在振荡开始之后振幅较小时，外部端子X1和X2之间的相位差异是270°而不是180°。因此，即使外部端子X2的振幅被转换为时钟(CLKX2)，被反相以生成反相时钟(/CLKX2)，然后以零延迟差异被返回到外部端子X1，也不能观察到在振荡频率周期(T3)的1/4周期内的条件(>(1/4)T3)。即，当在外部端子X2(点v2)处生成时钟(CLKX2)，然后将其返回到外部端子X1(点v1)时，总是出现1/4周期或更大的移动。因此，需要从外部端子X1生成时钟，并且将其返回到外部端子X1。

接下来，将参考图4描述晶体振荡器电路10在振荡稳定之后振幅较大时的操作。图4是用于描述晶体振荡器电路10在振荡稳定之后振幅较大时的操作的图。在图4中，(A)示出了晶体振荡器电路10的等效电路配置，在该电路配置中执行仿真，并且考虑了点v1(X1)、v2(X2)和v1’的相位。图4的(B)是示出仿真结果的图。当在振荡稳定之后振幅较大时，外部端子X1和X2之间的相位差异为180°。

(噪声施加电路NIC2内部的波形的描述)

接下来，将参考图5描述噪声施加电路NIC2内部的波形。图5是用于描述噪声施加电路NIC2中的操作波形的图。

在图5中，(A)示出了第一电容耦合电路CC1的波形，并且波形的峰值之间的电位差(最高值和最低值之间的电位差)为大约10mVpp。(B)示出了缓冲器电路BAF1的输出的波形。缓冲器电路BAF1的输出的波形(B)对应于从电容耦合电路CC1的波形(A)生成的时钟。(C)示出了经过缓冲器电路BAF1和第二电容耦合电路CC2之后的第三开关SW3的波形。电荷由缓冲器电路BAF1的输出和第二电容耦合电路CC2充电。电容耦合电路CC1和缓冲器电路BAF1的输出之间的延迟时间td被设置为1/4周期或更小。(D)示出了从第三开关SW3返回到电容耦合电路CC1的信号的缓冲器电路BAF1的输出的波形，并且重复时钟生成。(E)示出了再次经过缓冲器电路BAF1和第二电容耦合电路CC2之后的第三开关SW3的波形，并且重复充电操作。

接下来，将参考图6和图7总结本实施例。图6是第一实施例中的振荡器电路OSC的等效电路图。图7是用于描述第一实施例中的振荡器电路OSC的操作的波形图。

如图6中所示，在第一实施例中的振荡器电路OSC中，通过将第一级噪声施加电路NIC1和第二级噪声施加电路NIC2连接到晶体振荡器电路10，振荡器电路OSC的启动时间被缩短。在图6中，噪声施加电路NIC1被等效地图示为包括作为振荡器电路(OS)的压控振荡器VCO、选择性地将压控振荡器VCO的振荡输出(fvco)提供给外部端子X1的第一开关SW1、用于将压控振荡器VCO的振荡输出(fvco)反相的反相器IV1，以及用于选择性地将由反相器反相的振荡输出提供给外部端子X2的开关SW2。噪声施加电路NIC2包括作为放大器电路的时钟转换电路CCC、被连接在外部端子X1和时钟转换电路CCC的输入端子之间的第一电容耦合电路CC1，以及被连接在时钟转换电路CCC的输出和外部端子X1之间的第二电容耦合电路CC2。

用于缩短启动时间的噪声作为从第一级噪声施加电路NIC1生成的第一噪声和从第二级噪声施加电路NIC2生成的第二噪声，被分开施加到晶体振荡器电路10。

第二级噪声施加电路NIC2的噪声施加的特征是，将与晶体谐振器XTAL的谐振频率(fxtal)具有完全相同频率的信号放大，并且将其施加到晶体谐振器XTAL。

在第一级噪声施加电路NIC1被关闭之后，第二级噪声施加电路NIC2和振荡放大器AMP一起被开启以进行使用。在噪声施加电路NIC2中，由第一级噪声施加电路NIC1在外部端子X1处生成的具有较小振幅的晶体振荡信号被电容耦合电路CC1、作为放大器电路的时钟转换电路CCC和电容耦合电路CC2放大，并且被返回到作为噪声施加电路NIC2本身的输入的外部端子X1。

如图7中所示，首先，开启噪声施加电路NIC1(此时，噪声施加电路NIC2和振荡放大器AMP关闭)。由此，压控振荡器VCO基于电压Vcnt进行振荡。然后，压控振荡器VCO的振荡输出(fvco)及其反相振荡信号作为第一噪声被施加到外部端子X1和X2。

接下来，噪声施加电路NIC1被关闭，并且噪声施加电路NIC2和振荡放大器AMP被开启。在噪声施加电路NIC2中生成时钟信号CLK1，并且通过使时钟信号CLK1通过电容耦合电路CC2而获得的信号作为第二噪声被施加到外部端子X1。第二噪声是与晶体谐振器XTAL的谐振频率(fxtal)具有完全相同频率的信号。由此，晶体振荡器电路10开始振荡。

此后，噪声施加电路NIC2被关闭，并且晶体振荡器电路10以良好的频率准确性振荡(在fxtal下振荡的状态)。因此，可以缩短晶体振荡器电路10的启动时间Tstart。这里，启动时间Tstart是从噪声施加电路NIC1被开启到晶体振荡器电路10以良好的频率准确性振荡的时间。

根据第一实施例，可以获得以下效果。

(1)可以大大减小晶体振荡器电路的启动时间。在第一实施例中，在使用16MHz晶体谐振器的情况下，晶体振荡器电路的启动时间可以被缩短到0.14ms到0.38ms的范围。第一实施例之前的常规晶体振荡器电路的启动时间在从0.98ms到1.40ms的范围内。

(2)在要求晶体谐振器的频率准确性和低功耗的半导体设备应用中，半导体设备的间歇操作使得可以减小半导体设备的功耗。

(3)可以缩短晶体振荡器电路的启动时间，并且可以减小晶体振荡器电路OSC的整体电路规模。由于振荡器电路OSC的整体电路规模较小，所以可以防止半导体设备的芯片面积的增加，并且容易应用于量产的半导体设备。

<第二实施例>

接下来，将参考图8描述根据第二实施例的振荡器电路OSC。图8是包括根据第二实施例的晶体振荡器电路的半导体设备的示意配置图。图9是用于描述图8中的噪声施加电路NIC2的操作波形的图。

根据第二实施例的振荡器电路OSC与根据第一实施例的振荡器电路OSC的不同之处在于，电容耦合电路CC2由例如5个电容器元件C01至C05和5个开关元件(电容器选择开关元件)SW31至SW35组成。五个开关元件SW31至SW35和五个电容器元件C01至C05被连接在缓冲器电路BAF1的输出端子与第三开关SW3(外部端子X1)之间。即，一个电容器元件和一个开关元件的多个对被并联连接在缓冲器电路BAF1的输出端子与第三开关SW3之间。相应电容器元件C01至C05的电容值被设置为诸如0.2pF、0.2pF、0.4pF、0.6pF、0.6pF的加权电容值。第二计数器电路CNT2的输出被连接到新添加的开关元件SW31至SW35(为一个电容器元件提供一个开关元件)。开关元件SW31至SW35被配置成能够改变电容耦合电路CC2的整体电容值。通过第二计数器电路CNT2的输出来控制开关元件SW31至SW35的接通和关断，以使电容耦合电路CC2的整体电容值根据计数器电路CNT2的计数数目随时间逐步增加。即，开关元件SW31首先被接通，然后开关元件SW32被接通，开关元件SW33被接通，开关元件SW34被接通，最后开关元件SW35被接通。由此，电容耦合电路CC2的整体电容值(Ctotal)从0.2pF改变为0.4pF、0.8pF、1.4pF和2.0pF。以该方式，增加了缩短启动时间的效果。

提供第二计数器电路CNT2，以便通过对时钟转换电路CCC的输出时钟进行计数，并且针对每个预定时间，循序地接通电容器元件C01至C05的开关元件SW31至SW35，来使时钟转换电路CCC的输出端子与第三开关SW3之间的电容值随时间增加。第二计数器电路CNT2的计数器输出的五个控制信号CT1被连接到五个开关元件SW31至SW35中的每个开关元件。在激活完成之后，这五个开关元件SW31至SW35和第三开关元件SW3基于第二计数器电路CNT2的计数器输出而被关断。在经过一定时间段之后，作为第二计数器电路CNT2的输出信号的控制信号CT2将整个第二噪声施加电路NIC2(作为放大器电路的时钟转换电路CCC和作为偏置设置电路的阈值生成电路IV2)停止。虽然图1中未示出，但在第一实施例中也可以使用通过控制信号CT2将时钟转换电路CCC和阈值生成电路IV2停止。

在图9中，(A)示出了第一电容耦合电路CC1的波形，并且波形的峰值之间的电位差(最高值和最低值之间的电位差)为大于10mVpp。(B)示出了缓冲器电路BAF1的输出的波形。缓冲器电路BAF1的输出的波形(B)对应于从电容耦合电路CC1的波形(A)生成的时钟。(C)示出了经过缓冲器电路BAF1和第二电容耦合电路CC2之后的第三开关SW3的波形。电荷由缓冲器电路BAF1的输出和第二电容耦合电路CC2充电。电容耦合电路CC1和缓冲器电路BAF1的输出之间的延迟时间td被设置为1/4周期或更小。虽然由电容耦合电路CC2执行充电，但如果电容耦合电路CC2的电容值相对于(C)中的正弦波的振幅太小，则效果将较小，并且如果它太大，则正弦波将失真，并且将出现相移。因此，需要根据振幅来优化电容耦合电路CC2的电容值。为此，如图8中的电容耦合电路CC2中所示，电容耦合电路CC2由五个电容器元件C01至C05和五个开关SW31至SW35组成，以使电容耦合电路CC2的整体电容值可以根据振幅被调整到最佳值。由此，缩短了晶体振荡器电路10的启动时间。

在第二实施例中也可以获得与第一实施例的那些效果相同的效果。

在上文中，已经基于实施例在上面具体描述了由本公开的发明人做出的发明。然而，不用说，本发明不限于上述实施例和示例并且可以以各种方式进行修改。