时间交织模数转换器的校准装置及方法、模数转换系统

技术领域

本公开涉及高速高精度模拟数字转换技术领域，具体涉及一种时间交织模数转换器的校准装置、一种时间交织模数转换器的校准方法，以及一种模数转换系统。

背景技术

时间交替采样的基本原理是在模数转换过程中采用多个采样通道对同一个信号在不同时刻进行采样，再将多个采样通道的采样结果合并。采用时间交替采样方式的ADC(Digital-to-Analog Converter，模数转换器)被称为时间交替ADC(Time-interleavedADC，TIADC)，TIADC采用并行的结构能够大大的提高系统的采样速率。然而，在实际应用中，由于制造工艺等因素造成的TIADC系统中各采样通道之间的误差失配会严重的影响到TIADC的总体性能，误差失配例如时间误差失配、增益误差失配和偏置误差失配。其中，增益误差失配和偏置误差失配较容易处理，而时间误差失配是TIADC的校正中最难解决的技术难题。

发明内容

本公开提供一种时间交织模数转换器的校准装置，用于对所述时间交织模数转换器输出的多个数字信号依次进行校准；所述校准装置包括：

第一滤波器，被配置为接收所述时间交织模数转换器输出的数字信号，并对所述数字信号进行滤波，得到待校准信号；

第一调整模块，被配置为对所述待校准信号进行调整，得到所述待校准信号在多个杂散频点处的基底信号；

校准系数生成模块，被配置为根据上一次校准过程中的校准输出信号在多个杂散频点处的基底信号以及上一次校准过程中的校准系数，生成当前校准过程中的校准系数；

误差信号生成模块，被配置为根据所述待校准信号在多个杂散频点处的基底信号和所述校准系数，生成当前校准过程的误差信号；

输出模块，被配置为根据所述待校准信号和所述误差信号，生成当前校准过程的校准输出信号。

在一些实施例中，所述第一调整模块包括：

第一信号变换子模块，被配置为对所述待校准信号进行信号变换，得到第一正交信号；其中，第一正交信号的虚部是对所述待校准信号进行滤波得到的；所述第一正交信号的虚部是对待校准信号进行延迟得到的；

第一移频器，被配置为将所述第一正交信号移频至多个杂散频点，以生成所述待校准信号在多个杂散频点处的基底信号。

在一些实施例中，所述杂散频点分为多组，每组包括两个杂散频点；

所述第一移频器具体被配置为根据以下公式将第一正交信号yh[n]移频至第i组杂散频点：

其中，n为当前校准过程所处的次数；y

在一些实施例中，校准系数生成模块包括：

第二信号变换子模块，被配置为对上一次校准过程中的校准输出信号进行进行信号变换，得到第二正交信号；其中，第二正交信号的虚部是对上一次校准过程中的校准输出信号进行滤波得到的；所述第一正交信号的实部是对上一次校准过程中的校准输出信号进行延迟得到的；

第二移频器，被配置为将所述第二正交信号移频至多个杂散频点，以获得上一次校准过程的校准输出信号在多个杂散频点处的基底信号；

迭代子模块，被配置为将上一次校准过程的基底信号和预设权重参数的乘积，与上一次校准过程中的校准系数进行叠加，生成当前校准过程中的校准系数。

在一些实施例中，每次校准过程中均包括多个校准系数；所述待校准信号在每个杂散频点处的基底信号均各自对应一个校准系数；

所述误差信号生成模块包括：

乘法子模块，被配置为将所述待校准信号在每个杂散频点处的基底信号均与各自对应的校准系数相乘，得到每个杂散频点对应的误差；

叠加子模块，被配置为多个杂散频点对应的误差进行叠加，得到当前校准过程中的所述误差信号。

在一些实施例中，所述第一滤波器具体被配置为滤除频率为Fs/N的整数倍的信号，其中Fs为所述时间交织模数转换器的采样率，N为所述时间交织模数转换器中采样通道的数量的2倍。

在一些实施例中，所述输出模块具体被配置为，将所述待校准信号和所述误差信号进行减法操作，得到所述校准输出信号。

在一些实施例中，所述第一滤波器采用梳状滤波器。

本公开还提供一种时间交织模数转换器的校准方法，用于对所述时间交织模数转换器输出的多个数字信号依次进行校准；所述校准方法包括多个校准过程，每个校准过程包括：

接收所述时间交织模数转换器输出的数字信号，并对所述数字信号进行滤波，得到待校准信号；

对所述待校准信号进行调整，得到所述待校准信号在多个杂散频点处的基底信号；

根据上一次校准过程中的校准输出信号在多个杂散频点处的基底信号以及上一次校准过程中的校准系数，生成当前校准过程中的校准系数；

根据所述待校准信号在多个杂散频点处的基底信号和所述校准系数，生成当前校准过程的误差信号；

根据所述待校准信号和所述误差信号，生成当前校准过程的校准输出信号。

本公开还提供一种模数转换系统，包括时间交织模数转换器以及与所述时间交织模数转换器的输出端连接的校准装置，所述校准装置采用以上实施例中任一项所述的校准装置。

附图说明

附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：

图1为本公开提供的一种时间交织模数转换系统的结构示意图。

图2为时间交织模数转换电路的采样示意图。

图3为本公开的提供的一种时间交织模数转换器的校准装置的示意图。

图4为本公开的提供的另一种时间交织模数转换器的校准装置的示意图。

图5为本公开的一些实施例中提供的第一滤波器的幅频特性曲线。

图6为本公开实施例提供的时间交织模数转换器的每个校准过程的示意图。

图7为本公开的提供的一种模数转换系统的示意图。

具体实施方式

以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。

本公开实施例使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。

图1为本公开提供的一种时间交织模数转换系统的结构示意图。如图1所示，TIADC系统包括M个并行的采样通道，M为大于1的整数，例如，M为2、4，或者8。其中，M个采样通道分别记作ADC-0、ADC-1、ADC-2、ADC-(M-1)，M个采样通道的输出信号分别记作x(0)、x(1)、x(2)……x(M-1)，之后通过多路复用器(multiplexer，MUX)作用后，将多路采样通道的输出信号合并为数字信号x[n]。时钟电路为各个采样通道提供采样时钟信号，各个采样通道根据相同的采样率(fs/M)对输入信号x(t)进行并行采样，不同的是送到各采样通道的采样时钟的相位不同，使得不同的采样通道的采样时间点不同，每相邻两个采样通道的采样时间点之间的间隔为Ts＝1/fs，实现各个采用通道均匀采样，这样整个系统等效以Ts的采样间隔进行采样，等效采样率为fs。随着通道数M的增加，TIADC系统的总的采样速率也会随之增大。

通过在TIADC系统中增加并行子通道的个数虽然可以提高采样率，但是各采样通道的采样时间与理想的采样时间之间难免会存在一定的时间误差，例如，由于相邻采样通道的采样时钟之间的相位差不完全相等，这就导致了时间误差的存在。其次，设计印制电路板(PCB，Print Circuit Board)时，用于向多个采样通道传输采样时钟信号的走线难以完全等长，这就会在各个采样时钟间额外产生延迟，也就导致了时间误差。另外，系统内部在对时钟信号进行分配时也会导致时间误差。

图2为时间交织模数转换电路的采样示意图，其中图2中(a)图为理想情况下的采样示意图，(b)图为出现时间误差失配时的采样示意图，如图2所示，在理想情况下，ADC-0在t

图3为本公开的提供的一种时间交织模数转换器的校准装置的示意图，该校准装置用于对时间交织模数转换器的输出信号进行校准。时间交织模数转换器的输出信号即上文中的x[n]，该x[n]可以看做一系列的数字信号，所述校正装置具体用于对时间交织模数转换器输出的多个数字信号依次进行校准，校准后的信号为校准输出信号z[n]。如图3所示，时间交织模数转换器的校准装置包括：第一滤波器1、第一调整模块2、校准系数生成模块4、误差信号生成模块3，以及输出模块。

其中，第一滤波器1被配置为接收时间交织模数转换器输出的数字信号，并对数字信号进行滤波，得到待校准信号y[n]。其中，第一滤波器1具体用于滤除杂散信号，防止杂散信号对校准过程造成干扰。

第一调整模块2被配置为对待校准信号进行调整，得到待校准信号在多个杂散频点处的基底信号。其中，杂散频点是指容易产生误差的频点，并且杂散频点和时间交织模数转换器的通道数有关，当时间交织模数转换器的通道数确定时，杂散频点的位置也可以确定。多个杂散频点出的基底信号为用于共同表示模数转换器输出的数字信号的误差，即，该误差能够用多个杂散频点出的基底信号通过加权来表示，通过调整加权系数，可以用于表示不同的误差。

校准系数生成模块4被配置为根据上一次校准过程中的校准输出信号在多个杂散频点处的基底信号以及上一次校准过程中的校准系数，生成当前校准过程中的校准系数。应当理解的是，上一次的校准过程即为对时间交织模数转换器上一次输出的数字信号的校准过程。例如，在对x[10]的校准过程中，是根据x[9]的校准过程中的校准输出信号在多个杂散频点处的基底信号，以及x[9]的校准过程中的校准系数，来生成x[10]的校准过程中的校准系数。

误差信号生成模块3被配置为根据待校准信号在多个杂散频点处的基底信号和校准系数，生成当前校准过程的误差信号。输出模块被配置为根据待校准信号和误差信号，生成当前校准过程的校准输出信号。

在本公开实施例中，通过设置时间交织模数转换器的校准装置，可以实现对时间交织模数转换器输出的多个数字信号依次进行校准，每次校准过程中，是根据本次待校准信号在多个杂散频点处的基底信号和校准系数，生成误差信号，从而根据误差信号来调整待校准信号；并且，本次校准过程中的校准系数是根据上一次校准过程中的校准系数以及上一次校准过程中的输出结果在多个杂散频点处的基底信号产生的，从而使得多次校准过程输出的校准输出信号逐渐靠近理想值或标准值，改善时间交织模数转换器的时间失配问题，使得时间交织模数转换系统最终的模数转换结果更加精确。

图4为本公开的提供的另一种时间交织模数转换器的校准装置的示意图，图4所示的时间交织模数转换器为图3的一种具体化实现方案，如图4所示，在本公开实施例中，第一调整模块2包括：第一信号变换子模块201以及第一移频器202。

其中，第一信号变换子模块201被配置为对待校准信号进行信号变换，得到第一正交信号；其中，第一正交信号的虚部是对所述待校准信号进行滤波得到的；所述第一正交信号的虚部是对待校准信号进行延迟得到的。在一个示例中，第一信号变换子模块201可以包括第二滤波器以及延迟单元。其中，第二滤波器可以采用希尔波特滤波器(HilbertFilter)，由于L阶的希尔波特滤波器存在L/2个采样点的相位延迟，为了保持第一正交信号虚部和实部延迟一致，可以利用延迟单元对待校准信号同样进行L/2个采样点的相位延迟，得到第一正交信号的实部。

例如，在一些实施例中，希尔波特滤波器为32阶、33个系数的数字滤波器。HIL表示希尔波特滤波器的滤波系数，该数字滤波器的滤波系数可以为：

HIL＝[1,-1105,1,-2437,1,-4941,1,-9021,1,-15615,1,-27012,1,-51599,0,-165506,0,51599,-1,27012,-1,15615,-1,9021,-1,4941,-1,2437,-1,1105,-1]

由于希尔波特滤波器存在很多1和-1以及其他互为相反数的系数，即存在系数对称相反特性。其中，值为1和-1的系数可以进行直通或者取反运算，其他的互为相反数的系数可以通过预减进行简化。在本公开实施中，采用希尔波特滤波器实际只需要做8个乘法即可，可以大大减少计算过程，优化计算。

当希尔波特滤波器的阶数为32时，则延迟单元对待校准信号进行16个采样点的相位延迟，这样情况下，第一正交信号如下式所示：

y

其中，y

在一些实施例中，第一移频器202被配置为将第一正交信号移频至多个杂散频点，以生成待校准信号在多个杂散频点处的基底信号。其中，杂散频点可以分为多组，每组包括两个杂散频点。例如，时间交织模数转换器的通道数为M，则共有M-1组杂散频点。第一移频器202具体被配置为根据以下公式将第一正交信号y

其中，n为当前校准过程所处的次数；y

例如，在本公开实施例中，第一移频器202根据以下公式(2-1)至(2-3)将第一正交信号移频至三组杂散频点的位置：

y

/>

校准装置在第n次的校准过程中，移频后的正交信号的表达式如下式(3-1)至(3-3)所示：

其中，在第n次的校准过程中，正交信号y

需要说明的是，图4中的基底信号

在一些实施例中，校准系数生成模块4包括：第二信号变换子模块401、第二移频器402，以及迭代子模块403。

其中，第二信号变换子模块401被配置为对上一次校准过程中的校准输出信号进行进行信号变换，得到第二正交信号。

需要说明的是，第二信号变换子模块401与第一信号变换子模块201的结构可以相同，均包括，希尔波特滤波器以及延迟模块。区别在于，第二正交信号的虚部是对上一次校准过程中的校准输出信号进行滤波得到的；第二正交信号的实部是对上一次校准过程中的校准输出信号进行延迟得到的。

第二移频器402被配置为将第二正交信号移频至多个杂散频点，以获得上一次校准过程的校准输出信号在多个杂散频点处的基底信号。其中，第二移频器402对第二正交信号的移频过程与第一移频器202对第一正交信号的移频过程类似，这里不再赘述。

迭代子模块403被配置为将第二移频器402输出的基底信号和预设权重参数的乘积，与上一次校准过程中的校准系数进行叠加，生成当前校准过程中的校准系数。

在一些实施例中，每次校准过程中均包括多个校准系数，待校准信号在每个杂散频点处的基底信号均各自对应一个校准系数。例如，第二正交信号在多个杂散频点处的基底信号分别为

其中，在第n次校准过程中，第二正交信号在多个杂散频点处的基底信号分别表示为：

其中，μ的数值大小可根据实际迭代速度需求进行修改调整，且在一定的取值范围内，μ的值越大迭代速度越快。在本公开实施例中，优选地，μ＝2

在一些实施例中，如图4所示，误差信号生成模块3包括：乘法子模块302和叠加子模块301。其中，乘法子模块302被配置为将待校准信号在每个杂散频点处的基底信号均与各自对应的校准系数相乘，得到每个杂散频点对应的误差；叠加子模块301被配置为多个杂散频点对应的误差进行叠加，得到当前校准过程中的误差信号。

其中，第n次校准过程中的误差信号E[n]可以用下式(5)表示：

其中，乘法子模块302可以包括多个乘法器302a，每个乘法器302a对应一个校准系数，用于实现相应校准系数与基底信号的相乘操作。

在一些实施例中，输出模块5具体被配置为，将待校准信号y[n]和误差信号E[n]进行减法操作，得到校准输出信号z[n]。即，z[n]＝y[n]-E[n]。

在一些实施例中，第一滤波器1可以为梳状(Notch)滤波器，且第一滤波器1具体被配置为滤除频率为Fs/N的整数倍的信号，其中，Fs为时间交织模数转换器的采样率，N为时间交织模数转换器中采样通道的数量的2倍。例如，在本公开实施例中，时间交织模数转换器包括4个并行的采样通道，Notch滤波器采用8阶的梳状滤波器。

图5为本公开的一些实施例中提供的第一滤波器的幅频特性曲线，如图5所示，横轴表示频率(Frequency)，纵轴表示幅度(Magnitude)。假设时间交织模数转换器的采样率Fs为480Mhz，当第一调整模块2接收到的信号中含有Fs/8(60M)的整数倍的信号的时候，会导致基底信号之间频点存在重叠(

/>

其中，第一滤波器对信号的滤波过程相当于将第一滤波器的输入信号与上述传输函数进行卷积的过程。

在本公开实施例中，在每次校准过程中，校准输出信号是根据待校准信号和误差信号生成的，而误差信号是根据本次校准过程中的校准系数和待校准信号在多个杂散频点处的基底信号生成的，本次校准过程的校准信号又是在上一次校准过程中的校准输出信号和上一次的校准系数的基础上得到的，因此，随着校准的进行，校准系数逐渐趋于稳定，使得校准装置的校准结果逐渐优化。

本公开实施例还提供一种时间交织模数转换器的校准方法，用于对时间交织模数转换器输出的多个数字信号依次进行校准，该校准方法包括多个校准过程，图6为本公开实施例提供的时间交织模数转换器的每个校准过程的示意图，如图6所示，每个校准过程包括：

S1、接收时间交织模数转换器输出的数字信号，并对数字信号进行滤波，得到待校准信号；

S2、对待校准信号进行调整，得到待校准信号在多个杂散频点处的基底信号；

S3、根据上一次校准过程中的校准输出信号在多个杂散频点处的基底信号以及上一次校准过程中的校准系数，生成当前校准过程中的校准系数；

S4、根据待校准信号在多个杂散频点处的基底信号和校准系数，生成当前校准过程的误差信号；

S5、根据待校准信号和误差信号，生成当前校准过程的校准输出信号。

该校准过程由上述实施例中的校正装置执行，具体过程参见上文对校正装置的描述，这里不再赘述。

图7为本公开的提供的一种模数转换系统的示意图，如图7所示，模数转换系统包括时间交织模数转换器100以及与时间交织模数转换器的输出端连接的校准装置200，校准装置200采用以上实施例中所述的校准装置。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。