一种基于多通道的栅压自举开关电路

技术领域

本发明属于集成电路技术领域，具体涉及一种基于多通道的栅压自举开关电路。

背景技术

模数转换器(analog to digital converter，ADC)通常是指一个将模拟信号转变为数字信号的电子元件，长期以来，其被广泛应用于通信、医疗、仪器仪表、图像和音频等领域。栅压自举开关电路是模数转换器中关键模块之一，其栅压自举开关的线性度直接影响到ADC可以达到的无杂散动态范围(Spurious-free Dynamic Range，SFDR)。因此，对于高精度的ADC需要线性度更高的栅压自举开关。

传统的栅压自举开关电路如图1所示，其采样MOS管Ms′的栅极连接了多个(4个)MOS管，这导致采样管Ms′栅极产生较大的寄生电容，从而引起时钟馈通现象。时钟馈通会引入较大的非线性误差，因而会降低MOS开关管的线性度。此外，在动态的采样过程中，给电容充放电的电流会在MOS管上产生压降，在图1中MOS管M8′、M9′均会产生一定的压降，使得自举电容Cb′下极板Y结点的电压VY与输入信号Vin之间有一定的电压差，同时结点Y和结点Z之间也会产生电压差，自举电容Cb′上极板电压为VDD+VY，M10′的栅极电压为VZ，由于结点Y和结点Z电压的不匹配，导致在动态采样过程中M10′的导通电阻会发生变化，产生一定的非线性，进而使得采样管Ms′的栅极电位发生变化，采样管的栅源衬电位不匹配，使得其栅源电压、栅衬电压发生改变，使其导通电阻发生变化。

综上所述，现有的栅压自举开关电路中存在时钟馈通效应所引起的电路非线性问题，以及采样管栅源衬电压不匹配所引起的电路非线性问题，这两种非线性极大的限制了电路的线性度，导致其无法应用于高精度的ADC中。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种基于多通道的栅压自举开关电路。本发明要解决的技术问题通过以下技术方案实现：

一种基于多通道的栅压自举开关电路，包括电荷泵模块、栅压自举模块、多通道模块以及采样管Ms；其中，

所述电荷泵模块的输入端接入采样时钟信号及其反相信号，输出端连接所述栅压自举模块，用于根据所述采样时钟信号为所述栅压自举模块提供电压信号；

所述栅压自举模块包括自举电容C3和选择器；所述选择器的输入端连接所述自举电容C3的上极板和下极板，输出端连接所述采样管Ms的栅端；当所述采样时钟信号为低电平时，电路为保持阶段，所述选择器选择低电平来控制所述采样管Ms的栅压；当所述采样时钟信号为高电平时，电路为采样阶段，所述选择器选择所述自举电容C3的上极板电压来控制所述采样管Ms的栅压；

所述多通道模块包括第一通道、第二通道和第三通道；其中，所有通道的输入端均接入输入电压信号Vin，且均连接所述采样管Ms的源端；其中，第一通道的输出端连接所述选择器的控制端，第二通道的输出端连接所述自举电容C3的下极板；所述第三通道的输出端连接所述采样管Ms的衬底；

所述采样管Ms的漏端作为整个电路的输出端输出电压信号Vout。

本发明的有益效果：

1、本发明提出的基于多通道的栅压自举开关电路，一方面设计了选择器，在电路的不同阶段可以选择不同的信号来实现对采样管栅压的控制，避免了采样管栅极连接繁多的MOS管，大大降低了采样管的栅极寄生电容，降低了时钟馈通效应所带来的非线性；另一方面设计了多个信号通道，能够更好的保证电路在动态采样过程中采样管的栅端、源端、衬底端电位的良好匹配性，保证了在采样期间采样管导通电阻恒定，进一步减少了采样管端的寄生电容，降低了时钟馈通效应；相较于传统的栅压自举开关电路，该电路结构不仅降低了电路的复杂度，还使得导通电阻具有更好的稳定性，且能够使得采样管具有更高的线性度，能够应用于高精度的ADC中；

2、本发明基于传输门和电阻设计了三个信号通路，并通过调整匹配电阻阻值的大小，使得在动态采样的过程中，采样管的源极与衬底电位保持一致，更好的消除了衬底偏置效应。

以下将结合附图及实施例对本发明做进一步详细说明。

附图说明

图1是传统栅压自举开关电路的结构示意图；

图2是本发明实施例提供的基于多通道的栅压自举开关电路的结构示意图；

图3是本发明实施例提供的基于多通道的栅压自举开关电路的控制信号示意图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一

请联合参见图2和图3，图2是本发明实施例提供的基于多通道的栅压自举开关电路的结构示意图，图3是本发明实施例提供的基于多通道的栅压自举开关电路的控制信号示意图。本发明提供的基于多通道的栅压自举开关电路包括：电荷泵模块、栅压自举模块、多通道模块以及采样管Ms；其中，

电荷泵模块的输入端接入采样时钟信号及其反向信号，输出端连接栅压自举模块，用于根据采样时钟信号为栅压自举模块提供电压信号；

栅压自举模块包括自举电容C3和选择器；选择器的输入端连接自举电容C3的上极板和下极板，输出端连接采样管Ms的栅端；当采样时钟信号为低电平时，电路为保持阶段，选择器选择低电平来控制采样管Ms的栅压；当采样时钟信号为高电平时，电路为采样阶段，选择器选择自举电容C3的上极板电压来控制采样管Ms的栅压；

多通道模块包括第一通道、第二通道和第三通道；其中，所有通道的输入端均接入输入电压信号Vin，且均连接采样管Ms的源端；其中，第一通道的输出端连接选择器的控制端，第二通道的输出端连接自举电容C3的下极板；第三通道的输出端连接采样管Ms的衬底；

采样管Ms的漏端作为整个电路的输出端输出电压信号Vout。

此外，本实施例提供的栅压自举开关电路还包括采样电容Cs，采样电容Cs的一端连接采样管Ms的漏极，另一端接地或者接共模电平。

本实施例提出的基于多通道的栅压自举开关电路，一方面设计了选择器，在电路的不同阶段可以选择不同的信号来实现对采样管栅压的控制，避免了采样管栅极连接繁多的MOS管，大大降低了采样管的栅极寄生电容，降低了时钟馈通效应所带来的非线性；另一方面设计了多个信号通道，能够更好的保证电路在动态采样过程中采样管的栅端、源端、衬底端电位的良好匹配性，保证了在采样期间采样管导通电阻恒定，进一步减少了采样管端的寄生电容，降低了时钟馈通效应；相较于传统的栅压自举开关电路，该电路结构不仅降低了电路的复杂度，还使得导通电阻具有更好的稳定性，且能够使得采样管具有更高的线性度，能够应用于高精度的ADC中

可选的，作为一种实现方式，电荷泵模块包括MOS管M1、M2以及电容C1、C2；

电容C1的下极板接入N_SCLK时钟信号，上极板连接MOS管M1的源端和MOS管M2的栅端；电容C2的下极板接入SCLK时钟信号，上极板连接MOS管M2的源端和MOS管M1的栅端；

MOS管M1的漏端和MOS管M2的漏端均连接电源VDD；

SCLK时钟信号与N_SCLK时钟信号是完全反向的信号。

进一步的，栅压自举模块还包括一个MOS开关管M3；

开关管M3的栅端连接MOS管M2的栅端，源端连接自举电容C3的上极板，漏端连接电源VDD。

MOS管M1、M2以及电容C1、C2构成的电荷泵模块主要通过控制开关管M3的导通和关断，控制自举电容C3的复位与自举，进而驱动采样管Ms的栅极。

具体而言，当电路处于保持阶段时，SCLK为低电平，N_SCLK为高电平，此时电容C2上极板电压为VDD，即M1断开，电容C1可以自举，C1下极板变为高电平后，C1上极板由原来的VDD变为2VDD，M2、M3导通，所以与M3源极相连的C3上极板电位被充电至VDD。当电路处于采样阶段时，SCLK为高电平，N_SCLK为低电平，此时C1上极板电压为VDD，即M2、M3断开，电容C2可以自举，C2下极板SCLK为高电平时，其C2上级板由原来的VDD变为2VDD，使得M1导通，将M2、M3的栅压固定在VDD，C3电容自举，C3上级板电压跟随下极板电压变化。

进一步的，请继续参见图2或图3，其中，选择器包括MOS管M5和M6；

MOS管M5的源端与衬底短接，并与自举电容C3的上级板连接；

MOS管M5的漏端与MOS管M6的漏端连接，并作为选择器的输出端连接采样管Ms的栅端；

MOS管M6的源端与自举电容C3的下级板连接，同时与第二通道的输出端连接；

MOS管M5的栅端和MOS管M6的栅端连接，并作为选择器的控制端连接第一通道的输出端。

此外，选择器的控制端还与MOS管M4的漏端连接，MOS管M4的栅端接入SCLK时钟信号，源端连接电源VDD；

MOS管M4与第一通道的输出作为选择器的两个输入控制信号，当M4导通时，选择器将自举电容C3的下极板与采样管栅极相连；当第一通道导通时，选择器将自举电容C3的上极板与采样管栅极相连。

可以理解的是，本实施例提供的栅压自举开关电路还设计了用于复位自举电容C3下极板的电位的复位MOS管M7，其中，MOS管M7的栅端接入N_SCLK时钟信号，漏端连接自举电容C3的下极板，源端接地。

具体而言，当电路处于保持阶段时，SCLK为低电平，N_SCLK为高电平，M4、M7导通，此时电容C3上级板电压为VDD，下极板电压为GND，M5、M6的栅端电压为VDD，M6导通，所以选择器将电容C3下极板与采样管Ms栅极相连，采样管截止；当电路处于采样阶段时，SCLK为低电平，N_SCLK为高电平，M4、M7截止，此时电容C3上级板电压自举，C3下极板通过第二通道与输入信号Vin相连，M5、M6栅极通过第一通道与输入信号相连，M5导通，所以选择器将电容C3上级板自举电压与采样管Ms栅极相连，采样管栅压为(VDD+Vin)。

进一步的，请继续参见图2或图3，其中，第一通道包括传输门TG1和电阻R1，第二通道包括传输门TG2和电阻R2，第三通道包括传输门TG3和电阻R3；其中，

电阻R1的一端作为第一通道的输入端连接输入电压信号Vin，另一端连接传输门TG1的输入端；传输门TG1的输出端作为第一通道的输出端连接选择器的控制端；

电阻R2的一端作为第二通道的输入端连接输入电压信号Vin，另一端连接传输门TG2的输入端；传输门TG2的输出端作为第二通道的输出端连接自举电容C3的下极板；

电阻R3的一端作为第三通道的输入端连接输入电压信号Vin，另一端连接传输门TG3的输入端；传输门TG3的输出端作为第三通道的输出端连接采样管Ms的衬底；

传输门TG31、TG2、TG3的两个控制端分别连接SCLK时钟信号与N_SCLK时钟信号。

其中，传输门TG1、TG2、TG3的尺寸一致，且电阻R1、R2、R3的阻值大小相同。

此外，多通道模块还包括匹配电阻R4；其中，第一通道、第二通道和第三通道的输入端均通过匹配电阻R4连接采样管Ms的源端；

通过调节匹配电阻R4的大小，确保在电路采样阶段，输入电压信号Vin在三条通道上的压降与匹配电阻R4上的压降相同，从而实现采样管Ms栅、源、衬电位的匹配。

可以理解的是，本实施例提供的栅压自举开关电路还设计了用于复位采样管Ms的衬底电位的复位MOS管M8，其中，MOS管M8的栅端接入SCLK时钟信号，漏端连接采样管Ms的衬底以及第三通道的输出端，源端接地。

具体而言，电阻R1、R2、R3的阻值可根据工艺库中电阻最小宽长来设定，其作用主要是增加三条通道的阻抗，便于调节匹配电阻R4的大小，使信号Vin向三通道和采样管两个方向传输时损耗相匹配，达到采样管栅源衬电位匹配的目的，解决了现有技术方案中采样管栅源衬电位不匹配的缺点。当电路处于保持阶段时，SCLK为低电平，N_SCLK为高电平，三通道均关闭。M4、M7、M8导通，选择器控制信号由M4提供，电容C3下极板电位由M7提供，采样管衬底电位由M8提供。

本实施例提供的基于多通道的栅压自举开关电路由于三个通道中的3个传输门TG1、TG2、TG3的尺寸一致，且电阻R1、R2、R3的阻值大小也相同，使得三条通道的阻抗完全一致，另外，自举电容C3下极板和采样管衬底分别为第二第三通道的输出，所以这两点的寄生电容、电阻基本一致，假设某时刻输入信号传输到电容C3下极板的电压为Vx，所以自举电容C3电压为VDD+Vx。由于三通道中流经的电流与流经采样管Ms的电流大小不同，需要通过调整电阻R4的大小，确保在采样阶段输入信号在三条通道上的压降与电阻R4上的压降相同，也就是该时刻采样管Ms的源端电压也为Vx，在动态采样过程中保证了采样管Ms的栅、源、衬底电压的匹配性。采样管Ms的栅极只连接了选择器的输出，极大的降低了其栅极的寄生电容。

本实施例提供的基于多通道的栅压自举开关电路的工作时序如下：

1、当电路处于保持阶段时，SCLK为低电平，N_SCLK为高电平，电荷泵中电容C1上极板电压自举到2VDD，M2M3导通，电容C2、C3上极板被充电至VDD；三个传输门TG1、TG2、TG3断开，M7、M8导通，分别将自举电容C3下极板、采样管Ms的衬底电位VB复位到GND；M4导通，将M6栅端充到高电平，选择器中M6导通，使采样管Ms栅极电位拉至GND，采样管断开。

2、当电路处于采样阶段时，SCLK为高电平，N_SCLK为低电平，电荷泵中电容C2上极板电压自举到2VDD，M1导通，电容C1上极板被充电至VDD，M2、M3断开；M7、M8断开，三个传输门TG1、TG2、TG3导通，输入信号通过第一通道连接到由M5、M6构成的选择器输入端，此时M6的源端和漏端电压均为输入信号，所以M6截止，由于电容C3自举，所以电容C3上极板电压比下极板电位高VDD，为VDD+Vin，PMOS管M5的栅源电压差为-VDD，M5导通，选择器将电容C3上极板连接到采样管Ms栅极；输入信号通过第二通道连接到电容C3下极板、输入信号通过第三通道连接到采样管Ms的衬底电位VB；输入信号通过第三通道连接到采样管的衬底电位，实现采样管栅源衬电位相匹配，实现了更好的线性度。

本发明针对现有的栅压自举开关电路中采样管栅极的寄生电容所引起的时钟馈通问题，设计了由M5、M6构成的电平选择器，根据采样电路的工作阶段不同，选择相应自举电容C3的上极板或下极板电压与采样管Ms的栅极相连，减少了与采样管Ms栅极所接的MOS管数量，能够极大的降低采样管Ms栅极的寄生电容。

针对现有的栅压自举开关电路中采样管栅源衬电压不匹配问题，设计了基于传输门和电阻构成的三个信号通路，通过第一通道和M4共同控制选择器，通过第二通道连接至电容C3下极板，三个通道同时导通或关闭，实现对采样管Ms栅、源、衬底电位的匹配，同时进一步减少了采样管端的寄生电容，降低了时钟馈通效应、衬底偏置效应的影响，提高了电路性能。

此外，由传输门TG3和电阻R3所组成的第三通道将输入信号连接至采样管的衬底，通过调整R4阻值的大小，使得在动态采样的过程中，采样管Ms的源极与衬底电位保持一致，可以更好的消除衬底偏置效应。

该电路不增加电路的规模的前提下，改善现有技术中导致采样管导通电阻线性度降低的一些非理想效应，提升了栅压自举开关电路的整体性能，能够满足高精度的ADC的应用。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。