一种基于德玻积分器的锁频环振荡电路

技术领域

本发明实施例涉及电路设计技术领域，特别涉及一种基于德玻积分器的锁频环振荡电路。

背景技术

图1为传统的锁频环(Frequency Locked Loop，FLL)振荡电路，在该锁频环振荡电路中，积分器的输入端需要一个低噪声的偏置参考电压Vref，因此需要一个低噪声的低压差线性稳压(Low dropout voltage regulator，LDO)模块。同时，由于传统反相器的极性是负的，压控振荡器(Voltage-Controlled Oscillator，VCO)的供电电压的极性是正的，这导致只能使用PMOS管作为驱动管给压控振荡器供电，进而也需要一个低噪声的低压差线性稳压模块。在此结构中，Cz作为开关电容的稳压电容，需要较大的容值。Cint作为积分器电容，也需要较大的容值。也就是说，传统的锁频环振荡电路需要一个低压差线性稳压模块和两个大容值的电容，电路硬件成本较高。

发明内容

本申请实施例提供了一种基于德玻积分器的锁频环振荡电路，能够解决传统锁频环振荡电路的电路硬件成本较高的问题。

本发明实施例的目的是通过如下技术方案实现的：

为解决上述技术问题，第一方面，本发明实施例中提供了一种基于德玻积分器的锁频环振荡电路，包括：德玻积分器；开关电容，其输入端与所述德玻积分器的正向输入端连接，其输出端接地；晶体管，其栅极与所述德玻积分器的输出端连接，其漏极用于输入过驱动电压；压控振荡器，其输入端与所述晶体管的源极连接；分频器，其输入端与所述压控振荡器的输出端连接，其输出端与所述开关电容的控制端连接。

在一些实施例中，所述开关电容的等效阻值满足关系式：R＝1/fc，其中，R为所述开关管的等效阻值，f为所述分频器的输出频率，c为所述开关电容的电容值。

在一些实施例中，所述开关电容的等效电路包括第一开关、第二开关、等效电容，所述第一开关和所述第二开关串联后连接在所述德玻积分器的正向输入端和地线之间，所述第一开关和所述第二开关的控制端与所述分频器的输出端连接，所述等效电容的输入端连接在所述第一开关和所述第二开关之间，所述等效电容的输出端接地。

在一些实施例中，所述晶体管为NMOS驱动管且所述NMOS驱动管的阈值电压为负温度系数。

在一些实施例中，还包括：第一滤波电路，连接在所述德玻积分器的正向输入端和输出端之间。

在一些实施例中，所述第一滤波电路包括：第一电阻，连接在所述德玻积分器的正向输入端和输出端之间；第一电容，其一端与所述德玻积分器的正向输入端连接，其另一端接地。

在一些实施例中，还包括：第二滤波电路，连接在所述德玻积分器的输出端和所述晶体管的栅极之间。

在一些实施例中，所述第二滤波电路包括：第二电阻，连接在所述德玻积分器的输出端和所述晶体管的栅极之间；第二电容，其一端与所述晶体管的栅极连接，其另一端接地。

在一些实施例中，还包括：分压电路，连接在所述德玻积分器的反向输入端和输出端之间。

在一些实施例中，所述分压电路包括：第三电阻，连接在所述德玻积分器的反向输入端和输出端之间；第四电阻，其一端与所述德玻积分器的反向输入端连接，其另一端接地。

与现有技术相比，本发明的有益效果是：区别于现有技术的情况，本发明实施例中提供了一种基于德玻积分器的锁频环振荡电路，该电路包括德玻积分器、开关电容、晶体管、压控振荡器和分频器，其中，开关电容的输入端与德玻积分器的正向输入端连接且输出端接地，晶体管的栅极与德玻积分器的输出端连接且漏极用于输入过驱动电压，压控振荡器输入端与晶体管的源极连接，分频器的输入端与压控振荡器的输出端连接且输出端与开关电容的控制端连接，以上器件构成振荡电路的环路闭环，且相较于传统的锁频环振荡电路，该电路减少了大电容和低压线性稳压器的使用，电路硬件成本较低。

附图说明

一个或多个实施例中通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件/模块表示为类似的元件/模块，除非有特别申明，附图中的图不构成比例限制。

图1是传统的锁频环振荡电路的电路结构示意图；

图2是本发明实施例提供的一种基于德玻积分器的锁频环振荡电路的电路结构框图；

图3是本发明实施例提供的另一种基于德玻积分器的锁频环振荡电路的电路结构框图；

图4是本发明实施例提供的一种基于德玻积分器的锁频环振荡电路的电路结构示意图；

附图标记：100、基于德玻积分器的锁频环振荡电路；110、第一滤波电路；120、第二滤波电路；130、分压电路；OPA、德玻积分器；Ck、开关电容；Q1、晶体管；VCO、压控振荡器；YN、分频器；VOD、过驱动电压；Vss、源极电源电压；Cz、稳压电容；Ci nt、积分器电容；Vref、偏置参考电压；K1、第一开关；K2、第二开关；Cr、等效电容；R1、第一电阻；C1、第一电容；R2、第二电阻；C2、第二电容；R3、第三电阻；R4、第四电阻。

具体实施方式

下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以作出若干变形和改进。这些都属于本发明的保护范围。

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。

需要说明的是，如果不冲突，本发明实施例中的各个特征可以相互结合，均在本申请的保护范围之内。另外，虽然在装置示意图中进行了功能模块划分，但是在某些情况下，可以不同于装置中的模块划分。此外，本文所采用的“第一”、“第二”、“第三”、“第四”等字样并不对数据和执行次序进行限定，仅是对功能和作用基本相同的相同项或相似项进行区分。需要说明的是，当一个元件被表述“连接”另一个元件，它可以是直接连接到另一个元件，或者其间可以存在一个或多个居中的元件。

除非另有定义，本说明书所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本说明书中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是用于限制本发明。

此外，下面所描述的本发明各个实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互组合。

为了解决传统的锁频环振荡电路需要低压线性稳压模块和大容值电容，硬件成本较高的问题，本发明实施例提供了基于德玻积分器的锁频环振荡电路，该锁频环振荡电路仅需德玻积分器、开关电容、晶体管、压控振荡器和分频器即可构成锁频环振荡电路的环路闭环，且电路可稳定运行，硬件成本相较于传统的锁频环振荡电路较低。

具体地，下面结合附图，对本发明实施例作进一步阐述。

本发明实施例提供了一种基于德玻积分器OPA的锁频环振荡电路100，请参见图2，其示出了本发明实施例提供的一种基于德玻积分器OPA的锁频环振荡电路100的结构框图，所述基于德玻积分器OPA的锁频环振荡电路100至少包括：德玻积分器OPA、开关电容Ck、晶体管Q1、压控振荡器VCO和分频器YN。

工作时，该基于德玻积分器OPA的锁频环振荡电路100利用晶体管Q1的电源抑制(Power Supply Rejection，PSR)能力为压控振荡器VCO供电，压控振荡器VCO则依据晶体管Q1的栅极电压输出时钟信号，时钟信号经过分频器YN后输出频率用于控制开关电容Ck的电容值，德玻积分器OPA的输入端由于接入开关电容Ck电压钳位一致使整个环路形成闭环。相较于图1所示传统的锁频环振荡电路，本发明实施例提供的基于德玻积分器OPA的锁频环振荡电路100无需低压线性稳压模块，能够节省芯片的面积，减少了电路的硬件成本；且也减少了噪声源，优化了输出时钟的噪声性能。

进一步地，请参见图3，其示出了本发明实施例提供的一种基于德玻积分器OPA的锁频环振荡电路100的结构框图，所述基于德玻积分器OPA的锁频环振荡电路100还可以包括：第一滤波电路110、第二滤波电路120和分压电路130。

具体地，可一并参见图4，其示出了本发明实施例提供的一种基于德玻积分器OPA的锁频环振荡电路100的电路结构。其中，所述锁频环又称为频率锁定环，能够锁定过驱动电压VOD的工作频率，使其与同步信号的频率保持一致。且有，本发明实施例提供的振荡电路为采用RC选频网络构成的RC振荡电路，适用于低频振荡。

如图2至图4所示，在本发明实施例中，所述德玻积分器OPA为正向输入的积分器，其正向输入端用于接入开关电容Ck，所述德玻积分器OPA将输入端的电压钳位一致使整个环路形成闭环。

如图2至图4所示，在本发明实施例中，所述开关电容Ck，其输入端与所述德玻积分器OPA的正向输入端连接，其输出端接地，且其控制端与所述分频器YN的输出端连接。在本发明实施例中，所述开关电容Ck在整个锁频环振荡电路100中类似于电阻的存在，且其电阻值与分频器YN的输出频率相关，具体地，所述开关电容Ck的等效阻值满足关系式：R＝1/fc，其中，R为所述开关管的等效阻值，f为所述分频器YN的输出频率，c为所述开关电容Ck的电容值。且有，如图4所示，所述开关电容Ck的等效电路包括第一开关K1、第二开关K2、等效电容Cr，所述第一开关K1和所述第二开关K2串联后连接在所述德玻积分器OPA的正向输入端和地线之间，所述第一开关K1和所述第二开关K2的控制端与所述分频器YN的输出端连接，所述等效电容Cr的输入端连接在所述第一开关K1和所述第二开关K2之间，所述等效电容Cr的输出端接地。在本发明实施例中，相较于图1所示传统的锁频环振荡电路，图4所示的本发明实施例提供的基于德玻积分器OPA的锁频环振荡电路100将稳压电容Cz恶化积分器电容Ci nt合并为一个电容，节省了芯片的面积，减少了电路的硬件成本。

如图2至图4所示，在本发明实施例中，所述晶体管Q1，其栅极与所述德玻积分器OPA的输出端连接，其漏极用于输入过驱动电压VOD，其源极与所述压控振荡器VCO的输入端连接。在本发明实施例中，所述晶体管Q1为NMOS驱动管且所述NMOS驱动管的阈值电压为负温度系数。其中，由于NMOS管自带电源抑制能力，因此，本发明实施例采用NMOS管作为驱动管给所述压控振荡器VCO供电。且有，在本发明实施例中，NMOS管作为源跟随器，源极电压给压控振荡器VCO供电，源极电压又等于栅极电压减去阈值电压，而阈值电压为负温度系数的电压，因此源极电压为正温度系数的电压，而压控振荡器VCO自身的振荡频率是负温度系数的，两者可以互相抵消，提升锁频环振荡电路100的输出频率温度系数的稳定性。

如图2至图4所示，在本发明实施例中，所述压控振荡器VCO，其输入端与所述晶体管Q1的源极连接，其输出端与分频器YN的输入端连接。通过所述压控振荡器VCO可基于输入的控制电压输出频率可控的时钟信号，且该时钟信号的输出频率与输入的控制电压存在对应关系，在本发明实施例中，输入所述压控振荡器VCO的控制电压为所述晶体管Q1的源极电压，而所述晶体管Q1的源极电压与栅极电压相关，因此，所述压控振荡器VCO依据晶体管Q1的栅极电压输出频率可控的时钟信号。

如图2至图4所示，在本发明实施例中，所述分频器YN，其输入端与所述压控振荡器VCO的输出端连接，其输出端与所述开关电容Ck的控制端连接。所述分频器YN能够基于所述压控振荡器VCO输出的时钟信号输出控制开关电容Ck的工作频率，控制所述开关电容Ck实时调整其电容值。

如图3至图4所示，在本发明实施例中，所述第一滤波电路110连接在所述德玻积分器OPA的正向输入端和输出端之间。且有，具体地，所述第一滤波电路110包括：第一电阻R1，连接在所述德玻积分器OPA的正向输入端和输出端之间；第一电容C1，其一端与所述德玻积分器OPA的正向输入端连接，其另一端接地。其中，所述第一电容C1为滤波电容，所述第一电阻R1和所述第一电容C1构成RC滤波电路。

如图3至图4所示，在本发明实施例中，所述第二滤波电路120连接在所述德玻积分器OPA的输出端和所述晶体管Q1的栅极之间，所述第一滤波电路110和所述第二滤波电路120构成二级低通滤波电路。且有，具体地，所述第二滤波电路120包括：第二电阻R2，连接在所述德玻积分器OPA的输出端和所述晶体管Q1的栅极之间；第二电容C2，其一端与所述晶体管Q1的栅极连接，其另一端接地。其中，所述第二电容C2为滤波电容，所述第二电阻R2和所述第二电容C2构成RC滤波电路。

如图3至图4所示，在本发明实施例中，所述分压电路130连接在所述德玻积分器OPA的反向输入端和输出端之间，所述分压电路130用于为所述德玻积分器OPA的反向输入端提供一个参考电压。且有，具体地，所述分压电路130包括：第三电阻R3，连接在所述德玻积分器OPA的反向输入端和输出端之间；第四电阻R4，其一端与所述德玻积分器OPA的反向输入端连接，其另一端接地。

本发明实施例中提供了一种基于德玻积分器的锁频环振荡电路，该电路包括德玻积分器、开关电容、晶体管、压控振荡器和分频器，其中，开关电容的输入端与德玻积分器的正向输入端连接且输出端接地，晶体管的栅极与德玻积分器的输出端连接且漏极用于输入过驱动电压，压控振荡器输入端与晶体管的源极连接，分频器的输入端与压控振荡器的输出端连接且输出端与开关电容的控制端连接，以上器件构成振荡电路的环路闭环，且相较于传统的锁频环振荡电路，该电路减少了大电容和低压线性稳压器的使用，电路硬件成本较低。

需要说明的是，以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；在本发明的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以任意顺序实现，并存在如上所述的本发明的不同方面的许多其他变化，为了简明，它们没有在细节中提供；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。