基本电子电路

本发明提供了一种正交时频扩展的咬尾Turbo编译码通信方法，对目标用户所输入的符号信息进行咬尾Turbo编码，咬尾编码输出经串并转换，得到一个个数据块，经过离散ISFFT变换后，通过Heisenberg变换和Wigner变换，应用SFFT，经最大后验概率检测与M‑PSK解调得到码元符号，再进行咬尾译码操作，从而获得对发送端可靠的估计结果。本发明通过采用OTFS技术，实现时变，高移动，多径，高多普勒信道可靠通信，基于咬尾Turbo编译码技术，利用咬尾的性质，能够突破码长的限制完成数据信息的可靠传输。

本发明公开了一种轴承控制器中的功率放大装置、方法和轴承控制器，该装置包括：控制模块，在上电的情况下，给功率放大模块发送匹配控制信号；采集模块，在功率放大模块基于匹配控制信号形成匹配回路的情况下，采集功率放大模块中的匹配电流；控制模块，确定匹配电流是否为设定值；若匹配电流为设定值，则确定轴承类型为混合式轴承，并按混合式轴承的控制方式控制功率放大模块工作；若匹配电流不为设定值，则确定轴承类型为主动式轴承，并按主动式轴承的控制方式控制功率放大模块工作。该方案，通过使主动式与混合式磁悬浮轴承控制器中功率放大电路能够通用，以提升不同类型磁悬浮轴承控制器中功率放大电路的适用性。

本发明提供一种按键检测电路以及家用电器，该电路包括矩阵式扫描显示模块、按键模块和检测信号输出端，矩阵式扫描显示模块的列信号端分别与按键模块中对应的按键的第一端电连接，按键模块的公共端与检测信号输出端电连接；按键检测电路还包括信号转化电路和主控芯片电源端，按键模块的公共端通过信号转化电路与检测信号输出端电连接，主控芯片电源端向信号转化电路提供电源，信号转化电路获取按键模块的按键信号，信号转化电路根据按键信号向检测信号输出端输出按键检测电平。该家用电器应用该按键检测电路。应用本发明的按键检测电路可匹配不同供电电压、不同有效检测电平的主控芯片，按键检测信号更稳定。

本公开提供了一种微波脉冲幅相的自适应控制方法，包括：获取微波脉冲信号的多个采样点；对依次对各采样点进行解调处理，得到采样点的同相数据以及正交数据；计算同相数据的第一误差和正交数据的第二误差；将第一误差及第二误差滤波后，用于更新第一控制数据及第二控制数据；将第一控制数据及第二控制数据经DAC转换后，馈入到模拟矢量调制器，使模拟矢量调制器根据第一控制数据和第二控制数据调节微波信号对应的采样点的幅度和相位；重复上述步骤，逐脉冲迭代调节微波脉冲的幅度和相位。本公开还相应提供了微波脉冲幅相的自适应控制装置、电子设备和存储介质，应用于解决长微波脉冲内幅度和相位不均匀的控制问题。

本发明涉及一种用于配变低压侧脉冲注入故障定位的脉冲源电路，属于电力系统技术领域。本发明使用全桥整流对工频市电进行整流，再通过并联一个电容进行滤波，得到一个直流信号。通过再并联一个全控型开关器件MOSFET和一个可调电阻和一个固定电阻，通过555控制器对MOSFET对直流信号进行开通关断，得到一个脉宽，幅值可调的单脉冲方波源。本发明本高压脉冲源电路结构简单，可应用于低压侧脉冲注入的信号源。本发明使用555定时器来进行延时开通关断，实现较为简单。并且通过调整电阻分压的大小可以达到调整输出的效果。

本发明涉及一种用于配变低压侧脉冲注入故障定位的倍压三角脉冲源电路，属于电力系统技术领域。本发明使用倍压整流电路对工频市电进行整流，得到稳定直流电压。通过555控制器对MOSFET对直流信号进行开通关断，每次使三个电容前后分别对积分电路放电，取积分电路上的R两端电压输出三角波脉冲。本发明输出的三角波上升时间长，使用传感器记录信号时需要的采样率低，不易造成失真。且信号有峰值，将峰值作为特征点能更容易识别。相对于其他注入波形有着不可替代的优势，但现有脉冲源使用三角脉冲较少。本高压脉冲源电路结构简单，可应用于低压侧脉冲注入的信号源。

本发明涉及一种用于配变低压侧脉冲注入故障定位的三角脉冲源电路，属于电力技术领域。本发明使用全桥整流对工频市电进行整流，再通过并联两个电容进行滤波，得到一个直流信号。通过555定时模块对MOSFET对直流信号进行开通关断，使两个电容前后分别对积分电路放电，取积分电路上的R两端电压经脉冲变压器放大后输出三角波脉冲。本发明三角波上升时间长，使用传感器记录信号时需要的采样率低，不易造成失真。且信号有峰值，将峰值作为特征点能更容易识别。相对于其他注入波形有着不可替代的优势，但现有脉冲源使用三角脉冲较少。本高压脉冲源电路结构简单，可应用于低压侧脉冲注入的信号源。

本发明提供一种信号传输电路及电子设备，通过复用电源输入引脚新增电路功能，有利于接口简化。信号传输电路具有电源输入引脚，用于接收叠加信号，为输入电压与数字信号经叠加所得的信号；信号传输电路包括参考电压发生器、电容、电阻以及迟滞比较器；参考电压发生器提供参考电压至电阻的第一端；电容的第一端连接电源输入引脚，电容的第二端连接电阻的第二端，电容的第二端电压在叠加信号发生电平跳变时相应变化；电阻与电容构成充放电电路，用于在电阻的两端电压不同时进行充电或放电直至电阻的两端电压相同；迟滞比较器的两个输入端分别连接电阻的两端，用于根据电阻两端的电压差变化而输出目标信号，目标信号用于表征所述数字信号。

本申请涉及一种时钟分频方法和装置，其中，该方法包括：获取系统时钟包含的时钟脉冲的第一脉冲数量、以及分频脉冲的第二脉冲数量；根据第一脉冲数量和第二脉冲数量，确定每个分频脉冲包含的时钟脉冲的数量，其中，第二脉冲数量的分频脉冲包含的时钟脉冲的总数量为第一脉冲数量；基于每个分频脉冲包含的时钟脉冲的数量对系统时钟进行分频，输出第二脉冲数量的分频脉冲。本申请解决了输出分频脉冲与输入的系统时钟误差较大的技术问题。

本发明公开一种基于流水线结构的CTC编码器及编码方法，属于无线通信技术领域。针对现有技术中存在的现有技术编码消耗的时钟周期较长，编码效率低，消耗资源过大的问题，本发明提供一种基于流水线结构的CTC编码器及编码方法，采用流水线结构的子编码器，在原信息序列的编码的同时进行内交织序列的预编码，减小编码运算周期，复用序列子交织单元以实现原信息序列编码的子交织和内交织序列编码的子交织，通过外部输入序列内交织地址和序列子交织地址进行算法中的内交织和子交织操作，减少所述CTC编码器的内部复杂计算，提高系统的性能、灵活性，并降低硬件开销，有着良好的实际应用价值，适合硬件实现。

本发明公开了一种多道数据流的阵列编码装置和方法、阵列解码装置和方法，其中阵列编码包括以下步骤：将X道原始数据流动态映射为N道队列数据流，将所述N道队列数据流分割成多个数据块；对多个所述数据块进行N对1选择及重排输出，获得混合数据块，将所述混合数据块连接成混合数据流发送给压缩编码系统进行压缩；其中，X、N为正整数。本发明可以做到保持数据窗口大小不变的情况下，同时对多道数据流进行合并压缩，既利用了数据流内部的相似信息，又利用了数据流之间的相似信息，从而提高压缩率和压缩速度，可广泛应用于数据无损压缩的信息编码技术领域。

本发明公开了一种晶体振荡器频率调整电路，包括：微控制单元、飞行时间单元、晶体振荡器、步进调整单元和标准时钟信号产生单元；标准时钟信号产生单元用于产生标准时钟信号；飞行时间单元用于采集计时启动信号输入端的信号与计时停止信号输入端的信号的时间差，从输出端输出时间差值；微控制单元用于根据接收的标准时钟信号和晶振时钟信号向飞行时间单元的计时启动信号输入端输出计时启动信号，并基于时间差值控制步进调整单元调整步进，以调整晶体振荡器的晶振频率，调整晶振时钟信号向标准时钟信号同步。本发明实施例通过飞行时间单元采集的时间差值来调整晶体振荡器的频率，实现晶振时钟信号与标准时钟信号的同步，提高了计量精度。

本发明提供的用于民用航空导航设备的调制信号产生方法、调制信号产生器及信号发射机，包括：生成载波信号、上边带信号、下边带信号和30Hz的调频信号，并将上边带信号和下边波信号进行合成，生成上下边带的空间合成信号；接收负反馈调整信号，以调整空间合成信号和载波信号之间的相位差；读取预置的1020Hz的识别码信号；通过载波信号、上边带信号、下边带信号、上下边带的空间合成信号、30Hz的调频信号、1020Hz的识别码信号生成空间调制信号，通过空间调制信号对低频的本地信号进行高频载波调制，生成五路射频信号并发射；所述的五路射频信号包括载波信号和四路边带信号；本发明具有相位控制精度较高、设备稳定性较高的有益效果，适用于民用航空导航设备领域。

本发明涉及数据库技术领域，具体涉及一种并行数据编码装置及方法，所述装置包括：数据控制模块，用于启动编码；还用于向单通道编码模块输入中包数据；通道分配模块，用于分配单通道编码模块，并将通道ID反馈至数据控制模块；单通道编码模块，用于按照编码规则将中包配置信息和中包数据编码转换成64bit数据、将中包头首地址转换成存放地址；若干单通道编码模块同步运行；数据处理模块，用于将64bit数据存储在存放地址中，同时根据编码规则将64bit数据和存放地址编码大包头并存放在大包头首地址中。故本发明在将数据中的同一个数据类型通过触发多个通道去进行并行编码，得到编码数据之后再转换成多字节数据缓存起来以便后续处理。

本发明公开了一种单通道高速高精度SAR ADC的数字后台自校准电路结构及方法，包括：自举开关模块、电容阵列模块、比较器模块、寄存器模块、SAR逻辑控制模块和数字校准模块，其中，自举开关模块，用来控制输入信号的传输；电容阵列模块，用来获取误差电压，并得到采样信号；比较器模块，用来对不同端采样信号的电压进行比较；寄存器模块，用来存储电容阵列模块的实际权重；SAR逻辑控制模块，用来控制电容阵列模块开关端的电容进行开关切换；数字校准模块，用来对比较器模块的输出结果进行数学运算得到电容阵列模块的误差权重和实际权重。本校准方法有效地校准了高权重位电容的权重值，改善了高权重位电容的建立精度，从而提高了数据转换率。

本发明涉及一种多功能电器控制系统，包括多功能电器和控制器，所述控制器包括发码电路和控制电路，所述多功能电器包括解码电路和若干功能模块，所述控制电路与发码电路连接，所述发码电路通过解码电路与若干所述功能模块连接，其特征在于，所述发码电路包括并联的机械开关和半导体开关，所述机械开关和半导体开关均由所述控制电路控制。本发明优化了发码电路的结构及发码方式，提高了发码的准确性，延长了电路的使用寿命。

本发明提供一种电路及其测试电路，该电路包括测试存取端口电路、路由电路、第一测试路径以及第二测试路径。路由电路的第一输入端与第一输出端分别耦接测试存取端口电路的扫描输出端与第一扫描输入端。第一测试路径的第一端耦接路由电路的第二输入端，第一测试路径的第二端耦接路由电路的第二输出端。第二测试路径的第一端耦接路由电路的第三输入端，第二测试路径的第二端耦接路由电路的第三输出端。路由电路将测试存取端口电路的扫描输出端耦接至测试存取端口电路的第一扫描输入端或第一测试路径的第一端或第二测试路径的第一端。

本发明公开了一种基于时间交织的数据采集系统误差处理方法，包括如下步骤：步骤一、采用M路相互独立的ADC组成采样通道；步骤二、对各通道的偏置误差与增益误差进行估计：步骤三、将通道间的增益误差与偏置误差的归一化；步骤四、估计时间偏置误差；步骤五、对偏置误差和增益误差进行校正；步骤六、对时间偏置误差进行校正。本发明选择正弦拟合法，用最小二乘法进行参数拟合，同时用插值与标准信号比较来获取误差估计，将TIADC系统数据在PC机上进行误差校准，有效降低了信号误差，且既可以避免打断正常的工作，同时结合PC机优异的多线程能力实现数据处理和显示同步进行，达到实时处理数据的效果，同时不增加系统的成本。

本发明公开了一种用于新能源汽车电源驱动反激式开关系统及其工作方法，属于新能源汽车电源驱动领域；一种用于新能源汽车电源驱动反激式开关系统及其工作方法，包括：控制单元、供电单元、变压拓扑单元、整流滤波单元、采样反馈单元、保护单元、以及开关单元；本发明通过变压拓扑单元和整流滤波单元配合开关单元组成反激式开关系统，从而可以有效的消除抑制共模噪声和高频噪声，同时稳定输出电压；这样一来，可以使电子负载正常工作，减少限制电子设备的工作效率，同时加入采样反馈单元和保护单元相互配合工作，从而可以保护汽车内部工作负载和供电电池组的安全。

本申请实施例公开一种可集成的大电流开关管过流保护机制，包括电源端VDD、电压产生器VoltGen、合路器MUX、接地端GND、比较器COMPARATOR、逻辑单元LogicGen、信号输出端OUT；电压产生器包括电源接口、供电接口、参考电压Vref接口、参考电压Vpre接口、输出电压Vhigh接口，电源接口与电源端VDD相连，供电接口、参考电压Vref接口分别与比较器COMPARATOR的输入端相连，参考电压Vpre接口、输出电压Vhigh接口分别与合路器MUX的输入端相连，比较器COMPARATOR的输出端通过逻辑单元LogicGen与合路器MUX的输入端相连，合路器的输出端与信号输出端OUT相连，接地端GND接地。本申请实现了大电流开关管的过流保护，降低了产品应用的安全风险，同时可集成于芯片内且无需占用芯片的pin脚，无需增加任何成本。

本发明提供一种动态调整门极电压的驱动系统及方法，所述动态调整门极电压的驱动系统包括：开关器件模块；极间电压检测模块，与所述开关器件模块连接，用于检测所述开关器件模块中开关器件的极间电压；极间电压分析模块，与所述极间电压检测模块连接，用于对所述极间电压进行分析后生成调整信号；电压调整模块，分别与所述极间电压分析模块和开关器件模块连接，用于根据所述调整信号对所述开关器件的门极电压进行动态调整。本发明通过对Vce的检测，可以实时对门极电压作出调整，以降低开关器件在正常运行时的通态损耗。

本发明实施例提供了一种共模电平切换高速比较器，该比较器采用两级锁存结构，第一级预放大器采用高时钟信号CLKH驱动，第一级锁存电路、第二级锁存电路采用低时钟信号CLKL驱动，第一级预放大器采用高电源电压，第一级锁存电路、第二级锁存电路采用低电源电压，通过抬高第一级预放大器的电源电压和时钟，提高了比较器的共模输入电平，并且后两级的锁存电路，使输出共模范围降回低电平范围，因此提高比较器速度的同时，避免了失真和击穿问题，可以提升数模转化器ADC的整体性能。

本发明公开了一种混沌保密的上下变频组件及方法，包括有源器件、无源电路两部分；有源器件包括混频器、倍频器、放大器；无源电路包括功分器、滤波器、混沌保密电路；所述功分器与所述倍频器连接，所述倍频器与所述混频器连接，所述混频器与所述放大器连接，所述放大器与所述滤波器连接，所述滤波器与所述混沌保密电路连接；所述混沌保密电路，包括混沌输出电路、混沌接收电路，对信号进行加密。本发明通过混沌保密电路在上下变频组件中增加了硬件保密方法，提高了上下变频组件传输信号的安全性。

本发明实施例公开了一种基于嵌入式系统的模拟量滤波方法及装置，其中，所述方法包括：获取前值采样数据序列均值，所述前值采样数据序列的采样信号个数处于预设的个数阈值范围内；获取当前采样数据序列均值，所述当前采样数据序列的采样信号个数与前值采样数据的采样个数数量相同；根据前值采样数据序列均值和当前采样数据序列均值对一阶互补滤波器的滤波系数进行更新；根据更新后的滤波系数、前值采样数据序列和当前采样数据序列对当前采样数据序列进行滤波。有限较少了嵌入式系统的运算负荷。同时可根据前值采样数据序列均值和当前采样数据序列均值对一阶互补滤波器的滤波系数进行实时更新，在兼顾运算量的同时，提升了模拟量滤波的准确性。

本发明公开了一种基于谐波控制的F类功率放大器，属于无线通信功放技术领域。所述基于谐波控制F类功率放大器在负载两端并联一个由L/C构成的谐振器，通过该谐振器在三次谐波发生谐振，整个谐振结构对二次谐波形成短路、对三次谐波形成高阻抗，进而将漏源电压的二次谐波分量滤除，三次谐波被保持在漏极端。由此使得漏源电压波形仅存在奇次谐波，而奇次谐波构成方波，这样功率管芯的电压将趋近于方波信号，从而提供了F类功率放大器的峰值效率。

本申请提供了一种ADC参考电压切换电路，包括电压比较电路、电压切换电路、以及集成有ADC的主芯片；电压比较电路将模拟输入信号的电压分别与一个或多个参考电压进行比较得到高低电平的比较结果，并将比较结果分别输出至电压切换电路和主芯片；电压切换电路根据比较结果，将输出电压切换到相应的参考电压，并将输出电压输出至主芯片的参考电压输入端；主芯片根据比较结果，将ADC的参考电压配置为参考电压输入端的电压。本申请能够根据模拟输入信号电压的大小，为ADC提供相应的参考电压，同时还保证了主芯片对参考电压的软件配置与电压切换电路对参考电压的硬件切换的同步性。此外，本申请还提供了一个电子设备，包括主芯片和上述的ADC参考电压切换电路。

本申请公开了一种压控振荡器，包括：谐振电路和输出电路，谐振电路的输入端接收压控电压以使谐振电路根据压控电压而产生振荡频率信号，输出电路连接谐振电路的输出端以接收振荡频率信号并进行处理，以根据振荡频率信号而产生并输出相应的输出频率信号；其中，谐振电路包括谐振调节单元，且谐振调节单元接收偏置调节电压，偏置调节电压根据压控电压而进行调节以使谐振调节单元根据偏置调节电压而调整谐振电路的谐振参数，从而使所述输出频率信号稳定在预设频率范围中，其中，所述预设频率范围由锁相环确定。本申请的压控振荡器能实现压控电压范围与输出频率信号范围良好地对应，提高压控振荡器的一致性。

本发明属于集成电路技术领域，具体为一种应用于包络跟踪电源调制器的降频采样与控制电路。本发明提供的降频采样与控制电路包括采样单元、滤波单元、比较单元，通过对包络跟踪电源调制器中线性放大器的输出电流进行采样、低通滤波和比较，得到所述电流控制信号DUTY，利用DUTY对开关放大器的功率开关进行控制，能够在有效滤除包络信号中的高频成分的同时保证开关放大器对平均功率的跟踪速度，提高包络跟踪电源调制器的效率。

本发明涉及一种针对POWER‑DOWN模式的高可靠性AD采样方法，一方面是采取措施降低AD芯片进入POWER‑DOWN模式的概率；另一方面是当AD芯片进入POWER‑DOWN模式后采取措施让其快速恢复正常工作，满足正常AD采样流程的时间要求。采用上述措施后，对AD芯片进入POWER‑DOWN模式进行了有效的预防和处理，满足正常AD采样流程的时间要求，保证正确性的基础上提高了采样流程的可靠性，为机载伺服系统实现精确闭环控制提供了准确的关键传感器信息。

本发明涉及一种基于深度学习后处理的LDPC码的译码算法，包括以下步骤：S1、归一化分层最小和迭代译码；S2、对每次迭代的判决结果进行校验，若满足则将判决结果输出，若未通过校验，且迭代次数小于最大迭代次数，则进行下一次迭代译码，若迭代次数达到最大迭代次数仍未满足则进入步骤S3；S3、执行深度学习后处理。本发明LDPC译码算法可进一步提高归一化分层最小和译码算法在LDPC码译码中的性能，从而降低错误平层，实现从含有噪声和干扰的序列中更好的还原发送端的数据。

本发明公开了一种空腔型薄膜体声波谐振器封装结构及其制备方法，该结构包括：衬底、基板、压电振荡堆和金属键合层，所述压电振荡堆和金属键合层位于衬底与基板之间，且金属键合层绕设于压电振荡堆四周，是由设于衬底和基板上的金属柱交叉键合形成，在压电振荡堆与衬底之间具有第一空腔，是通过直接刻蚀或腐蚀衬底形成，在压电振荡堆与基板之间具有第二空腔，是通过释放牺牲层形成；所述压电振荡堆包括下电极、压电层和上电极。该结构由特定处理后的衬底部分及基板部分通过金属柱直接交叉键合，再释放牺牲层而制得，本发明的方法可以有效解决空气隙型体声波谐振器薄膜应力积累及质量差、器件易坍塌、工艺复杂等问题，可以提高器件性能和成品率。

本公开提供了一种场效应晶体管电路，包括：场效应晶体管，所述场效应晶体管包括栅极、源极、漏极、衬底、第一寄生二极管和第二寄生二极管，其中所述第一寄生二极管和第二寄生二极管反向串联，所述第一寄生二极管和第二寄生二极管的串联电路的一端连接所述源极，并且所述串联电路的另一端连接所述漏极，所述第一寄生二极管和第二寄生二极管的连接点与所述衬底连接；以及开关，所述开关的一端与所述连接点连接，所述开关的另一端与所述源极连接。本公开还提供了一种场效应晶体管的控制方法、充放电控制装置、芯片、电池管理系统、及电设备。

本发明涉及一种用于对多个脉冲信号进行滤波的滤波器单元，该滤波器单元包括多个并联连接的滤波电路。每个滤波电路包括输入和输出，其中，输入被配置为接收输入信号的幅度，并且输出被配置为激活输出信号。每个滤波电路具有指定的滤波器电平，并且还包括脉冲电平检测电路，该脉冲电平检测电路被配置为检测输入信号的脉冲电平的状态变化。状态变化包括从第一脉冲电平到第二脉冲电平的转变，并且如果脉冲电平对应于滤波电路的指定的滤波器电平，则激活所述滤波电路的输出。

提供一种滤波器及多工器，通带外的衰减量优异。滤波器具备：梯型滤波器，包括并联臂谐振器(15)及并联臂谐振器(16)；谐振器组(17、18)，与梯型滤波器串联连接；接地端子(B1)，与并联臂谐振器(15)连接；与接地端子(B1)独立地设置的与并联臂谐振器(16)连接的接地端子(B2)及与谐振器组(17、18)连接的接地端子(B3)；信号路径(R3)，与连结并联臂谐振器(16)与接地端子(B2)的信号路径(R1)上的节点(N1)和连结谐振器组(17、18)与接地端子(B3)的信号路径(R2)上的节点(N2)连接；及电感器，连接在信号路径(R1)上的节点(N1)与接地端子(B2)之间或者信号路径(R2)上的节点(N2)与接地端子(B3)之间。

本发明提供一种具备高通电路和低通电路的双工器，能够适当地抑制高通电路的回波损耗。双工器(1)在层叠方向上层叠多个电介质层而形成。双工器具备：基准表面(201)，在与作为层叠方向的Z轴正交的方向上延伸；公共端子(Pcom)，设置在基准表面；高通电路(1H)，包含电容器(C3)；低通电路(1L)，包含电感器(L1)；公共线路(101)，对公共端子和分岔部(Pd)进行连接；第1过孔(B1)，对分岔部和高通电路的电容器进行连接；以及第2过孔(B2)，对分岔部和低通电路的电感器进行连接。第1过孔从设置分岔部的第1层(LY1)沿着层叠方向延伸至设置高通电路的电容器的第2层(LY2)。

本申请涉及基于插值的温度相关电源产生。系统及方法涉及在第一参数(例如，温度)与第二参数(例如，电压)之间的传递函数中内插值。解码器经配置以接收温度值及多个修整码，每个修整码对应于一个温度。解码器及加法器经配置以从所述解码器接收所述温度值，及接收与最接近所述温度值的所述温度中的两个最接近温度相对应的所述多个修整码中两个最接近修整码。随后，所述解码器及加法器至少部分地基于所述两个最接近修整码来计算输出修整码；及输出所述修整码。

本申请公开了一种IGBT驱动电路和IGBT保护方法，降低了IGBT模块失效的概率。该电路包括驱动核和适配板，驱动核与适配板间通过两端带连接器的驱动线束相连。驱动核包括：驱动控制器、电平转换电路、推挽电路和门极监测电路。适配板包括：驱动电阻R、门极电阻R1和门极电容C1。驱动控制器经电平转换电路、推挽电路、驱动线束和R连接到IGBT的门极；R1与C1相并联后连接在IGBT的门极与发射极之间。适配板还将IGBT的门极信号或其分压信号通过驱动线束传输到门极监测电路；门极监测电路以推挽电路的输入或输出信号作参考，判断传输到门极监测电路的信号的相位和幅值是否符合设定值，若否，上报驱动控制器进行保护。

本发明涉及一种基于集成电路阻抗网络提取的网格节点编码方法及系统。方法包括多获取的多层集成电路版图进行网格剖分，得到三角形网格；对三角形网格中的端口依次进行连续编码；获取三角形网格中的网格节点到端口的距离；根据三角形网格中的网格节点到端口的距离对相应的网格节点进行编码；根据编码后的三角形网格上的网格节点的信息，列写计算集成电路的电位场的有限元方程组，得到有限元稀疏矩阵；根据有限元网格的网格节点的编码，反复利用三角形‑星形变换消去有限元稀疏矩阵非端口的网格节点，得到多端口网络导纳矩阵；根据多端口网络导纳矩阵提取阻抗网络模型。本发明提出的按序消去法提高了多层超大规模集成电路阻抗网络模型提取的精确度。

本发明提供了一种基于化合物半导体的逻辑控制电路，涉及半导体器件领域，包括反相器电路、晶体管Q1、电阻R1、电阻R2、电阻R3和电阻R4，反相器包括耗尽型晶体管Q2和增强型晶体管Q3，逻辑控制电压流经晶体管Q1，得到反相器电路的输入电压；若反相器电路的输入电压小于预设开关电压，则反相器电路输出高电平；若反相器电路的输入电压大于预设开关电压，则反相器电路输出低电平，减少所需晶体管的数目，并减小芯片中逻辑电路的占用面积。

本发明提供一种新的基于信源信息冗余的低错误平层Turbo码译码方法。技术方案是，先进行帧同步过程再对Turbo译码后的信息进行符号出现概率统计。其中译码时，将导航电文分为可预测和不可预测两种类型，分别利用不同公式进行概率计算，将计算结果作为分量译码器的先验信息。计算分量译码器输出的外信息时使用外信息系数。本发明的技术效果是资源消耗量和计算复杂度均较低，适合于导航卫星上行注入接收机对处理器低功耗、低存储和低时延的要求。

本发明公开了一种低噪声射频功率放大电路，包括两级放大器电路，两级放大电路包括第一级共集电极放大电路和第二级共射极放大电路。两级放大器电路放大电路分别包含了偏置电压电路、输入匹配和输出匹配和射极电阻电容电感匹配电路。所述的偏置电压电路可使用任意电压控制电路，需保证提供所需的电压和电流。输入匹配和输出匹配电路使用LC/LRC/RC以及相关组合电路皆可。本发明只用基本放大器电路组合得到所需的低噪声大功率放大电路，电路结构简单，且在保证输出功率的基础上，减少噪声恶化，特别是近端频率的噪声恶化，能够极大的减少拥有优异噪声的信号特别是超低噪声晶振的输出信号近端噪声，充分发挥了晶振的超低噪声优势。

本发明公开了一种能够快速锁定的锁相环电路，包括：依次相接并构成环路的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器，还包括：快速充电电路，所述鉴频鉴相器的两个输出端分别输出数字信号UP和数字信号DN给所述快速充电电路；所述快速充电电路输出电流信号给所述环路滤波器。本发明有效减小锁定时间，同时保持低输出抖动的性能指标和功耗指标。

本发明公开了一种低相位噪声电压控制振荡器，接收LPF的输出电压，包括：三级延迟单元、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、电阻和电容，所述第一NMOS管和所述第二NMOS管各自的栅极分别接收LPF的输出电压；所述第一NMOS管和所述第二NMOS管各自的源极分别接地；所述第一NMOS管的漏极连接所述第一PMOS管的漏极；所述第二NMOS管的漏极连接所述第三PMOS管的漏极。本发明有效压缩VCO的低频闪烁噪声。

本申请提供了一种连续时间线性均衡器，包括电阻电容源极退化差分对电路、差分电流模放大电路、电流模电阻源极退化电路、低通滤波电路和电流模加法电路，电阻电容源极退化差分对电路连接输入信号，补偿输入信号中的高频信号；差分电流模放大电路连接电阻电容源极退化差分对电路，补偿电阻电容源极退化差分对电路的输出信号中的高频信号；电流模电阻源极退化电路连接差分电流模放大电路，补偿差分电流模放大电路的输出信号中的低频信号；低通滤波电路连接电流模电阻源极退化电路，去除电流模电阻源极退化电路的输出信号中的高频信号；电流模加法电路的输入端连接低通滤波电路的输出端，电流模加法电路的输出端连接差分电流模放大电路的输入端。

本公开的系统、方法和设备整体涉及补偿提供给时钟跟踪环路的参考信号由于温度引起的频率误差。提供参考信号的晶体振荡器的误差特性用于补偿可能的频率误差。本发明公开了其他系统、方法和设备。

公开了关于稀疏数据的快速且高效的压缩和解压缩的方法和系统。一种用于压缩来自稀疏矩阵的数据集的方法包括：评估来自该数据集的数据条目的序列；从该序列提取稀疏数据值的序列；从该序列提取非稀疏数据值行程长度的序列；根据该序列制定行指针的集合；将稀疏数据值的序列存储在存储器地址的第一集合处；并且将非稀疏数据值行程长度的序列存储在存储器地址的第二集合处。行指针的集合在存储器地址的第一集合和存储器地址的第二集合两者中标识该稀疏矩阵的行的集合。可以使用行指针进行快速解压缩。

本发明提出一种数字模拟转换装置及其数字模拟转换方法。数字模拟转换装置包含信号产生电路及转换电路。信号产生电路产生两个重置信号。两个重置信号是互为反相的数字信号，且包含相同的位数。转换电路于第一频率信号处于第一电平时，转换数字数据信号为模拟数据信号，并于第一频率信号处于第二电平时，根据两个重置信号分别产生处于两个重置电平的模拟数据信号。

本发明提出一种分频时钟产生电路及其分频方法，该电路包括CPU配置计数阈值电路、计数器A、计数器B、第一分频计数选择逻辑电路、第二分频计数选择逻辑电路、预分频器A、预分频器B、异或门；计数器A、计数器B均为计数阈值可调的循环减一计数器，两计数器共用时钟SourceClk；计数器A通过第一分频计数选择逻辑电路与预分频器A相连，计数器B通过第二分频计数选择逻辑电路与预分频器B相连，异或门将预分频器A和预分频器B的输出信号异或后得到所需分频时钟。本发明结构简单，能够用于产生整数N分频和N.5小数分频的分频时钟，且可以避免在时钟切换时引入毛刺，不需要引入额外的去毛刺电路，能够降低硬件能耗。

本发明公开了一种高性能晶体驱动电路，涉及集成电路技术领域。该电路包括启动子电路、幅值稳压器子电路、振荡器子电路、运放子电路、触发器子电路和输出子电路；所述启动子电路连接于所述幅值稳压器子电路并为后续电路提供启动电压，所述幅值稳压器子电路连接于所述振荡器子电路，通过所述幅值稳压器子电路进行调节以降低所述振荡器子电路输出信号的幅值，所述运放子电路连接于所述振荡器子电路和输出子电路，所述运放子电路将所述振荡器子电路的输出信号进行放大、并由所述输出子电路输出；所述触发器子电路连接于所述振荡器子电路和所述输出子电路。本发明的高性能晶体驱动电路通过触发器子电路使得电路可选有源输入、无源晶体输入两种模式。

本发明提供了一种移相大功率开关，涉及半导体器件技术领域，包括移相网络和接地开关，移相网络用于将来自信号输入端的入射信号移动90度相位，接地开关用于将移相90度的入射信号移动180度相位，得到反射信号，其中，反射信号与来自信号输入端的入射信号的幅度和相位一致，反射信号用于抵消来自信号输入端的入射信号，使该支路不产生电流，形成断路效果，通过将需要承压的FET换为90度移相网络，并结合接地开关产生的反射，将大功率信号抵消，使得开关的设计中无需引入很多级FET串联的结构。