使用热压接合、共晶接合和焊料接合的用于微加工pMUT阵列与电子器件的集成技术

本申请要求于2018年5月14日提交的美国临时申请No.62/671,361的权益，该美国临时申请的全部内容通过引用合并于本文。

背景技术

压电式微加工超声换能器(pMUT)阵列由于其在电能域和声能域之间的转换效能而可以在超声成像中提供优势。特别地，pMUT可以提供在≤10V驱动的情况下成像的关键优势，从而使得无需中间电子器件即可能够直接耦合至现代电子节点。通过消除高压驱动器并将电路直接耦合到pMUT阵列，可以实现多个优点，例如减少昂贵且庞杂的布线、减少噪声以及减少总体系统成本、功率和/或尺寸。

发明内容

本公开内容提供了使用热压接合、共晶接合或焊料接合将微加工压电式微加工超声换能器(pMUT)阵列与专用集成电路(ASIC)集成的方法。

使用热压接合、共晶接合或焊料接合可以为集成提供多个优点，例如异质集成、低温、低电阻、高密度、高良率互连、优异的接合性能、晶片-晶片(wafer-to-wafer)接合、芯片-晶片(die-to-wafer)接合或芯片-芯片(die-to-die)接合以及零件之间的环境控制。

在一方面，本公开内容提供了一种装置，包含：第一基板和第二基板，所述第一基板包含至少一个压电式微加工超声换能器(pMUT)阵列并且所述第二基板包含至少一个电路，其中使用热压将所述第一基板和所述第二基板接合在一起，其中所述至少一个pMUT阵列中的一个或多个单独pMUT的任何集合是可寻址的。

在一些实施方式中，所述pMUT阵列被配置为执行超声成像。在一些实施方式中，所述至少一个电路包括专用集成电路(ASIC)。在一些实施方式中，所述接合包括晶片-晶片接合。在一些实施方式中，所述接合包括芯片-晶片接合。在一些实施方式中，所述芯片-晶片接合使用中间操作基板和临时接合层。在一些实施方式中，所述接合包括：(a)使用临时接合层将所述第一基板或所述第二基板的晶片临时接合至操作基板；(b)将在所述操作基板上的所述晶片切开；以及(c)使用热压将经切开的晶片接合至所述第一基板或所述第二基板的另一晶片。在一些实施方式中，所述接合包括芯片-芯片接合。在一些实施方式中，所述热压接合在不超过约350℃的温度下执行。在一些实施方式中，所述热压接合在不超过约300℃的温度下执行。在一些实施方式中，所述热压接合形成气密的空腔，该空腔被配置为可控制地维持气体种类和压力。在一些实施方式中，所述热压接合包括将选自金(Au)、铜(Cu)和铝(Al)的两种相同类型的金属接合在一起。

在另一方面，本公开内容提供了一种制造集成装置的方法，所述方法包括：(a)获得第一基板，所述第一基板包含至少一个压电式微加工超声换能器(pMUT)阵列；(b)获得第二基板，所述第二基板包含至少一个电路；以及(c)使用热压将所述第一基板和所述第二基板接合在一起，其中所述至少一个pMUT阵列中的一个或多个单独pMUT的任何集合是可寻址的。

在一些实施方式中，所述pMUT阵列被配置为执行超声成像。在一些实施方式中，所述至少一个电路包括专用集成电路(ASIC)。在一些实施方式中，所述接合包括晶片-晶片接合。在一些实施方式中，所述接合包括芯片-晶片接合。在一些实施方式中，所述芯片-晶片接合使用中间操作基板和临时接合层。在一些实施方式中，所述接合包括：(a)使用临时接合层将所述第一基板或所述第二基板的晶片临时接合至操作基板；(b)将在所述操作基板上的所述晶片切开；以及(c)使用热压将经切开的晶片接合至所述第一基板或所述第二基板的另一晶片。在一些实施方式中，所述接合包括芯片-芯片接合。在一些实施方式中，所述热压接合在不超过约350℃的温度下执行。在一些实施方式中，所述热压接合在不超过约300℃的温度下执行。在一些实施方式中，所述热压接合形成气密的空腔，该空腔被配置为可控制地维持气体种类和压力。在一些实施方式中，所述热压接合包括将选自金(Au)、铜(Cu)和铝(Al)的两种相同类型的金属接合在一起。

在另一方面，本公开内容提供了一种装置，包含：第一基板和第二基板，所述第一基板包含至少一个压电式微加工超声换能器(pMUT)阵列并且所述第二基板包含至少一个电路，其中使用共晶接合或焊料接合(eutectic or solder bonding)将所述第一基板和所述第二基板接合在一起，其中所述至少一个pMUT阵列中的一个或多个单独pMUT的任何集合是可寻址的。

在一些实施方式中，所述pMUT阵列被配置为执行超声成像。在一些实施方式中，所述至少一个电路包括专用集成电路(ASIC)。在一些实施方式中，所述接合包括晶片-晶片接合。在一些实施方式中，所述接合包括芯片-晶片接合。在一些实施方式中，所述芯片-晶片接合使用中间操作基板和临时接合层。在一些实施方式中，所述接合包括：(a)使用临时接合层将所述第一基板或所述第二基板的晶片临时接合至操作基板；(b)将在所述操作基板上的所述晶片切开；以及(c)使用共晶接合或焊料接合将经切开的晶片接合至所述第一基板或所述第二基板的另一晶片。在一些实施方式中，所述接合包括芯片-芯片接合。在一些实施方式中，所述共晶接合或焊料接合在不超过约350℃的温度下执行。在一些实施方式中，所述共晶接合或焊料接合在不超过约300℃的温度下执行。在一些实施方式中，所述共晶接合或焊料接合形成气密的空腔，该空腔被配置为可控制地维持气体种类和压力。在一些实施方式中，所述第一基板和所述第二基板中的一个或两个包含至少一个特征部以限制所述共晶接合或焊料接合的熔体的流动。在一些实施方式中，所述共晶接合或焊料接合包括共晶接合。在一些实施方式中，所述共晶接合包括将选自铝(Al)、金(Au)、铜(Cu)、锗(Ge)、铟(In)、硅(Si)和锡(Sn)的多种不同金属接合在一起。在一些实施方式中，所述多种不同金属包括Au-Si、Al-Ge、Au-Sn、Cu-Sn或Au-In。在一些实施方式中，所述共晶接合或焊料接合包括焊料接合。在一些实施方式中，所述焊料接合包括使用焊料合金接合，该焊料合金包含选自银(Ag)、金(Au)、铬(Cr)、铜(Cu)、锗(Ge)、铟(In)、锰(Mn)、铅(Pb)、硅(Si)、锡(Sn)和锌(Zn)的多种不同金属。在一些实施方式中，所述多种不同金属包括Au-Sn。

在另一方面，本公开内容提供了一种制造集成装置的方法，所述方法包括：(a)获得第一基板，所述第一基板包含至少一个压电式微加工超声换能器(pMUT)阵列；(b)获得第二基板，所述第二基板包含至少一个电路；以及(c)使用共晶接合或焊料接合将所述第一基板和所述第二基板接合在一起，其中所述至少一个pMUT阵列中的一个或多个单独pMUT的任何集合是可寻址的。

在一些实施方式中，所述pMUT阵列被配置为执行超声成像。在一些实施方式中，所述至少一个电路包括专用集成电路(ASIC)。在一些实施方式中，所述接合包括晶片-晶片接合。在一些实施方式中，所述接合包括芯片-晶片接合。在一些实施方式中，所述芯片-晶片接合使用中间操作基板和临时接合层。在一些实施方式中，所述接合包括：(a)使用临时接合层将所述第一基板或所述第二基板的晶片临时接合至操作基板；(b)将在所述操作基板上的所述晶片切开；以及(c)使用共晶接合或焊料接合将经切开的晶片接合至所述第一基板或所述第二基板的另一晶片。在一些实施方式中，所述接合包括芯片-芯片接合。在一些实施方式中，所述共晶接合或焊料接合在不超过约350℃的温度下执行。在一些实施方式中，所述共晶接合或焊料接合在不超过约300℃的温度下执行。在一些实施方式中，所述共晶接合或焊料接合形成气密的空腔，该空腔被配置为可控制地维持气体种类和压力。在一些实施方式中，所述第一基板和所述第二基板中的一个或两个包含至少一个特征部以限制所述共晶接合或焊料接合的熔体的流动。在一些实施方式中，所述共晶接合或焊料接合包括共晶接合。在一些实施方式中，所述共晶接合包括将选自铝(Al)、金(Au)、铜(Cu)、锗(Ge)、铟(In)、硅(Si)和锡(Sn)的多种不同金属接合在一起。在一些实施方式中，所述多种不同金属包括Au-Si、Al-Ge、Au-Sn、Cu-Sn或Au-In。在一些实施方式中，所述共晶接合或焊料接合包括焊料接合。在一些实施方式中，所述焊料接合包括使用焊料合金接合，该焊料合金包含选自银(Ag)、金(Au)、铬(Cr)、铜(Cu)、锗(Ge)、铟(In)、锰(Mn)、铅(Pb)、硅(Si)、锡(Sn)和锌(Zn)的多种不同金属。在一些实施方式中，所述多种不同金属包括Au-Sn。

通过以下详细描述，本公开内容的其他方面和优点对于本领域技术人员将变得显而易见，其中仅示出和描述了本公开内容的说明性实施方式。将会认识到，本公开内容可以具有其他和不同的实施方式，并且其多个细节可以在各种明显的方面进行修改，所有这些均不脱离本公开内容。因此，附图和描述本质上应被认为是说明性的，而不是限制性的。

本说明书中提及的所有出版物、专利和专利申请均通过引用并入本文，其程度如同每个单独的出版物、专利或专利申请被具体地且单独地指明通过引用而并入。在通过引用并入的出版物和专利或专利申请与说明书中包含的公开内容相抵触的程度上，本说明书旨在取代和/或优先于任何此类抵触材料。

附图说明

在所附权利要求中具体阐述了本发明的新颖特征。通过参考以下对利用本发明的原理的说明性实施方式进行阐述的详细描述以及附图(本文中也称为“图”)，将会更好地理解本发明的特征和优点，其中：

图1A、图1B和图1C图示了根据所公开的实施方式的“接合区域”；

图2A、图2B、图2C、图2D和图2E图示了根据所公开的实施方式的用于热压或共晶/焊料接合的ASIC平坦化；

图3A、图3B和图3C图示了根据所公开的实施方式的用于热压接合的ASIC的制备；

图4A、图4B和图4C图示了根据所公开的实施方式的用于热压接合和共晶/焊料接合的pMUT阵列晶片的制备；

图5A和图5B图示了根据所公开的实施方式的pMUT阵列和ASIC的热压晶片-晶片接合；

图6A和图6B图示了根据所公开的实施方式的对使用热压接合的pMUT晶片和ASIC晶片的分离(singulation)；

图7A、图7B和图7C图示了根据所公开的实施方式的用于共晶/焊料接合的ASIC的制备；

图8A和图8B图示了根据所公开的实施方式的pMUT阵列和ASIC的共晶/焊料晶片-晶片接合；以及

图9A和图9B图示了根据所公开的实施方式的对通过共晶/焊料接合而接合的pMUT晶片和ASIC晶片的分离。

具体实施方式

压电式微加工超声换能器(pMUT)阵列由于其在电能域和声能域之间的转换效能而可以在超声成像中提供优势。特别地，pMUT可以提供在≤10V驱动的情况下成像的关键优势，从而使得无需中间电子器件即可能够直接耦合至现代电子节点。通过消除高压驱动器并将电路直接耦合到pMUT阵列，可以实现多个优点，例如减少昂贵且庞杂的布线、减少噪声以及减少总体系统成本、功率和/或尺寸。

压电材料和装置由于其居里温度(Tc)而可能遇到挑战。压电材料的Tc可以根据具体材料而变化，但是通常可以落在80℃至400℃的范围内。在低于压电材料的Tc的温度下，压电材料可具有铁电特性，这意味着压电材料在其晶胞中具有不对称性。这种不对称性可导致带电成分离子的分离，从而产生偶极子(例如，正电荷的中心可能从负电荷的中心移位)。偶极子可以形成其中所有偶极子指向相同方向的畴。通常，每个晶体可具有多个畴，其中每个畴的偶极矩相对于相邻畴为180度或90度。由晶体边界分隔的畴可以具有任何相对取向。极化过程可以使晶体内的畴和不同晶体的偶极子大体上沿一个方向取向。

在高于压电材料的居里温度Tc的温度下，压电材料可具有介电特性，这意味着压电材料失去其压电效应。会出现这种结果，是因为压电材料的晶胞经历了在电荷方面从非对称晶胞到对称晶胞的相变。换句话说，在低于Tc的温度下，晶胞具有偶极矩；相反，在高于Tc的温度下，晶胞没有偶极矩。例如，锆钛酸铅(Pb[Zr

在这种情况下，可以通过使压电材料返回到低于Tc的温度来恢复材料的压电效应。然而，压电材料的膜可能被去极化，从而降低了它们作为压电材料的效能。换句话说，与压电材料的铁电畴基本上沿一个方向取向相反，铁电畴可随机取向或仅部分地对齐。为了使压电材料恢复最佳性能，压电材料的极化可以是必要的。而且，将压电材料反复或长时间暴露于高于Tc的温度会导致压电性能下降。

认识到需要用于集成压电装置的改进方法，本公开提供了在晶片水平使用热压接合、共晶接合或焊料接合将微加工的压电式微加工超声换能器(pMUT)阵列与专用集成电路(ASIC)进行集成的方法。

热压接合也可以被称为扩散接合、压力接合以及固态或热压焊接。热压接合可以包括使两种相似的金属接触并向该金属施加压力和热。然后可以通过分子间扩散在金属之间交换原子，从而形成稳定的接合部。可以选择合适的金属进行热压接合，例如具有高扩散速率的金属，例如金(Au)、铜(Cu)和铝(Al)。每种金属可需要用于热压接合的不同的温度。例如，Cu和Al通常需要高于350℃的热压接合温度，而Au-Au热压接合可以在低至260℃的温度下进行。使用Cu和Al进行热压接合还可能需要更多的准备以去除表面化学性；相反，Au可能更惰性，并且用于热压接合可能不需要如此多的表面准备。

因为在该过程中没有形成液体，所以热压接合可以有利地避免与“挤压”的发生相关的挑战，其中接合液体可通过毛细作用行进远离接合部位。因此，除非达到金属的熔点，否则通过热压接合形成的接合部在重新加热时可以非常稳定，并且可以不会响应于温度变化而基本上改变形式。

共晶接合可以指使两种不相干的材料接触并向这两种材料施加压力和热的过程。给定两种材料，材料1和材料2，假设材料的熔化温度分别为T

焊料接合可以是指将易熔金属合金放置在两个表面之间，施加热并形成接合部的过程。常见的焊料合金可以包括以下材料中的两种或多种：银(Ag)、金(Au)、铬(Cr)、铜(Cu)、锗(Ge)、铟(In)、锰(Mn)、铅(Pb)、硅(Si)、锡(Sn)和锌(Zn)。焊料合金可以被设计成在共晶温度或在偏离共晶温度下熔化。如此，共晶接合可以被认为是焊料接合的子集。可以选择适合低于300℃温度的焊料合金。在焊料接合过程中，形成液体，并且接合部可能容易受到挤压。在挤压过程中，如果温度接近合金熔化温度，则焊料接合部可能会回熔焊接，从而使接合部更不稳定。普通的焊料接合部可以包含Au-Sn，其可以按正确的合金比例形成共晶接合部。

在本公开中，共晶接合和焊料接合可以被称为“共晶/焊料接合”。与热压相比，共晶/焊料接合可以有利地需要较小的力和较低的温度。然而，共晶接合和焊料接合都可能因挤压而易受到挑战，并与比热压相比形成更不稳定的接合部。

使用热压接合、共晶接合或焊料接合可以为集成提供多个优点，包括异质集成、低温、低电阻、高密度、高良率互连、优异的接合性能、晶片-晶片接合、芯片-晶片接合或芯片-芯片接合、零件之间的环境控制和高温稳定性。

例如，使用热压接合、共晶接合或焊料接合来执行微加工pMUT阵列与电子器件的集成可以使得能够通过对使用不同工艺技术制造的两个单独的芯片(dice)进行接合和互连来实现异质集成。使用本公开的方法，各种电子器件可以与微机电系统(MEMS)部件集成。

作为另一示例，可以在低温下进行使用热压接合、共晶接合或焊料接合，以进行微加工pMUT阵列与电子器件的集成。例如，金-金(Au-Au)热压可以在低于300℃的温度下进行。大多数焊料合金的熔化温度约为300℃或低于300℃。特别地，在低温下进行pMUT阵列与电子器件的集成可以有利地保持pMUT阵列的可靠性。

作为另一个示例，使用热压接合、共晶接合或焊料接合来进行微加工pMUT阵列与电子器件的集成可以提供低电阻。为了减少噪声和寄生效应，可以选择具有不超过约1欧姆(Ω)的低电阻的互连方法。热压接合、共晶接合和焊料接合通常都利用金属或具有金属的合金(例如Au-Si)，从而产生具有远低于1欧姆(Ω)的互连电阻的集成结构。

作为另一个示例，使用热压接合、共晶接合或焊料接合来进行微加工pMUT阵列与电子器件的集成可以提供高密度、高良率的互连。热压接合、共晶接合和焊料接合可以支持小于100微米(μm)的互连间距，因此能够使得装置的密集阵列与电子器件互连，这对于例如用于制造被配置用于超声成像的换能器阵列可以是必要的。使用热压接合的互连的密度可以主要通过基于电镀和/或溅射沉积对互连高度的控制来调整。使用热压接合的互连良率可类似地由电镀的互连高度控制所限制。如果此互连高度得以控制，则互连良率可由缺陷密度支配。使用共晶/焊料接合的互连密度可以主要通过挤压和容纳挤压部所必需的控制来调节。这种控制也会影响接合的装置的设计和性能。

作为另一个示例，使用热压接合、共晶接合或焊料接合来进行微加工pMUT阵列与电子器件的集成可以提供优异的接合性能。因为热压接合部、共晶接合部和焊料接合部是基于金属的，所以每个接合部都可具有高的机械稳定性，并且可以能够具有气密性。

作为另一个示例，使用热压接合、共晶接合或焊料接合来进行微加工pMUT阵列与电子器件的集成可以实现不同的接合类型，包括晶片-晶片接合、芯片-晶片接合以及芯片-芯片接合。例如，可以以更高的产量和更低的成本进行晶片-晶片接合，同时可以进行芯片-晶片接合或芯片-芯片接合以实现仅已知合格芯片的接合以实现更高的良率。

作为另一个示例，使用热压接合、共晶接合或焊料接合来进行微加工pMUT阵列与电子器件的集成可以实现零件之间的环境控制。例如，热压接合、共晶接合和焊料接合都可以使得能够形成封闭的空腔，其中可以根据气体种类和压力来控制空腔环境。例如，可以调整气体种类和压力以获得最佳成像器性能。

作为另一个示例，使用热压接合、共晶接合或焊料接合来进行微加工pMUT阵列与电子器件的集成可以提供高温稳定性。因为热压接合可以依赖原子在接合界面上的固态扩散而不会形成液体，所以热压接合部可以对高温和高压尤其稳定。因此，热压接合部可进一步经受高至或高于接合温度的一个或多个温度偏移，而不会实质上改变热压接合部。实际上，热压接合部可在高至接合材料的熔化温度下保持稳定(例如，对于Au-Au热压接合为1064℃)。共晶接合部和焊料接合部可留下未反应的材料，并且随后的温度偏移可导致共晶/焊料接合部的变化。因此，热压接合可以是优选的接合方法，条件是该系统可以承受进行热压接合所需的工艺条件(例如温度和压力)。

本公开提供了使用热压接合、共晶接合或焊料接合将压电式微加工超声换能器(pMUT)阵列与电子器件(例如，专用集成电路(ASIC))接合以形成导电接合部的致密阵列的方法。这些技术可以通过包括晶片-晶片接合的方法的实施方式来图示。晶片-晶片接合可具有以下优势：提供快速接合大量部件的能力，同时将额外的处理步骤最少化，从而产生了批量处理的更高的产量和更低的集成成本。这样的制造优势对于高容量和/或低成本可以是至关重要的。晶片-晶片接合还可能存在潜在的挑战，例如1)pMUT阵列晶片和ASIC晶片的良率复合，2)基板中的对准误差，以及3)需要将pMUT晶片和ASIC晶片设计成使其芯片尺寸完全匹配，这可能会导致浪费晶片面积。

在其他实施方式中，使用热压接合、共晶接合和焊料接合的集成方法可适用于芯片-晶片接合和芯片-芯片接合。使用热压或共晶/焊料接合的芯片-晶片的接合可具有提供仅接合已知合格芯片(KGD)的能力的优势，从而减少或消除了与ASIC芯片和pMUT芯片之间的良率复合相关的挑战。这可以通过仅将KGD pMUT芯片放置在KGD ASIC芯片上的操作晶片上来进行。使用热压或共晶/焊料接合的芯片-晶片接合还可能存在潜在的挑战，例如将减薄的芯片连接到操作晶片时，需要对减薄的芯片进行精确的处理，并且需要用于该过程的精密的拾取和放置设备。这样的约束可能限制芯片-晶片的接合方法的产量，从而导致增加的制造成本。

使用热压或共晶/焊料接合进行的芯片-芯片的接合可具有提供具有不同尺寸的ASIC芯片和pMUT芯片的能力的优点。此外，类似于使用热压或共晶/焊料接合进行的芯片-晶片接合，使用热压或共晶/焊料接合进行的芯片-芯片接合可具有提供仅接合已知合格芯片(KGD)的能力的优点，从而减少或消除了与ASIC芯片和pMUT芯片之间的良率复合相关的挑战。这可以通过仅将KGD ASIC芯片和KGD pMUT芯片接合在一起来进行。

使用热压或共晶/焊料接合进行的芯片-芯片接合也可能存在潜在的挑战，例如在接合时需要精确处理减薄的芯片，并且需要针对此工艺的芯片-芯片接合设备。此外，一次只能使一对ASIC和pMUT芯片接合。这样的限制可限制使用热压或共晶/焊料接合进行的芯片-芯片接合方法的产量，从而导致制造成本增加。

至少部分地基于包括特定成本目标、面积限制以及给定集成工艺的良率在内的因素，可以在使用热压或共晶/焊料接合进行的晶片-晶片接合、芯片-晶片接合以及芯片-芯片接合当中选择集成技术。

根据各种实施方式，通过执行本公开的方法，可以使用热压接合或共晶/焊料接合将pMUT(压电式微加工超声换能器)阵列与ASIC(专用集成电路)接合以形成导电接合部的密集阵列。在一些实施方式中，接合可以包括使用热压接合进行的晶片-晶片接合。在一些实施方式中，接合可以包括使用共晶/焊料接合进行的晶片-晶片接合。在一些实施方式中，接合可以包括使用热压接合进行的芯片-晶片接合。在一些实施方式中，接合可以包括使用共晶/焊料接合进行的芯片-晶片接合。在一些实施方式中，接合可以包括使用热压接合进行的芯片-芯片接合。在一些实施方式中，接合可以包括使用共晶/焊料接合进行的芯片-芯片接合。如图6B所示，接合工艺的最终结果可以使得将pMUT芯片(201)使用一组一个或多个导电接合部(302)接合至ASIC芯片(101)。

在一方面，一种制造集成装置的方法可以包括获得包含至少一个压电式微加工超声换能器(pMUT)装置的第一基板。所述pMUT装置可以被配置为执行超声成像(例如，使用一个或多个pMUT换能器阵列)。所述制造集成装置的方法可以包括获得包含至少一个电路的第二基板。所述电路可以包括专用集成电路(ASIC)。所述制造集成装置的方法可以包括使用热压将第一基板和第二基板接合在一起，其中至少一个pMUT阵列的一个或多个单独的pMUT的任何集合是可寻址的。

在另一方面，一种制造集成装置的方法可以包括获得包含至少一个压电式微加工超声换能器(pMUT)装置的第一基板。所述pMUT装置可以被配置为执行超声成像(例如，使用一个或多个pMUT换能器阵列)。所述制造集成装置的方法可以包括获得包含至少一个电路的第二基板。所述电路可以包括专用集成电路(ASIC)。所述制造集成装置的方法可以包括使用共晶接合或焊料接合将第一基板和第二基板接合在一起，其中至少一个pMUT阵列的一个或多个单独的pMUT的任何集合是可寻址的。

热压接合、共晶接合或焊料接合可以包括使用一个或多个导电接合柱的集合将第一基板和第二基板接合在一起。导电接合柱可以包含金属间化合物。导电接合柱的高度可以为至少约1,000μm、至少约500μm、至少约100μm、至少约90μm、至少约80μm、至少约70μm、至少约60μm、至少约50μm、至少约40μm、至少约30μm、至少约20μm、至少约10μm、至少约5μm、至少约4μm、至少约3μm、至少约2μm、或至少约1μm，包括其中的增量。导电接合柱的横向尺寸可以为约10μm至约100μm。例如，导电接合柱的横向尺寸可以为至少约1,000μm、至少约500μm、至少约100μm、至少约90μm、至少约80μm、至少约70μm、至少约60μm、至少约50μm、至少约40μm、至少约30μm、至少约20μm、至少约10μm、至少约5μm、至少约4μm、至少约3μm、至少约2μm或至少约1μm，包括其中的增量。

热压接合、共晶接合或焊料接合可以包括使用一个或多个导电接收焊盘或柱的集合将第一基板和第二基板接合在一起。导电接收焊盘或柱的高度可以为至少约1,000μm、至少约500μm、至少约100μm、至少约90μm、至少约80μm、至少约70μm、至少约60μm、至少约50μm、至少约40μm、至少约30μm、至少约20μm、至少约10μm、至少约5μm、至少约4μm、至少约3μm、至少约2μm、或至少约1μm，包括其中的增量。导电接收器焊盘或柱的横向尺寸可以为约10μm至约100μm。例如，导电接收器焊盘或柱的横向尺寸可以为至少约1,000μm、至少约500μm、至少约100μm、至少约90μm、至少约80μm、至少约70μm、至少约60μm、至少约50μm、至少约40μm、至少约30μm、至少约20μm、至少约10μm、至少约5μm、至少约4μm至少约3μm、至少约2μm、或至少约1μm，包括其中的增量。

热压接合、共晶接合或焊料接合可以在如下温度下进行：不超过约400℃、不超过约390℃、不超过约380℃、不超过约370℃、不超过约360℃、不超过约350℃、不超过约340℃、不超过约330℃、不超过约320℃、不超过约310℃、不超过约300℃、不超过约290℃、不超过约280℃、不超过约270℃、不超过约260℃、不超过约250℃、不超过约240℃、不超过约230℃、不超过约220℃、不超过约210℃或不超过约200℃，包括其中的增量。

图1A、图1B和图1C示出了根据所公开的实施方式的“接合区域”。热压接合、共晶接合和焊料接合都可以需要相对较小的“接合区域”高度变化。接合区域可以被定义为具有由上晶片的接合点所转录(transcribe)的平面限定的上表面和由下晶片的接合点所转录的平面限定的下表面的体积。例如，考虑图1A所示的示例性情况。这里，假定上接合夹具(290)和下接合夹具(190)是完全平坦的，并且pMUT晶片(200)和ASIC晶片(110)具有可忽略的(或零)总厚度变化(TTV)。此外，假定导电接合柱(312)和导电接收焊盘/柱(311)具有均匀的厚度。在这种情况下，接合区域(320)被表示为具有晶片直径且没有厚度变化的圆柱体。这是理想的或完美的接合区域。在该图示中，接合区域的实际厚度被认为是可以忽略的，并且是通过选择坐标系来任意定义的。

接合区域厚度变化的两个主要来源可以包括引入晶片的总厚度变化(TTV)和接合柱高度的变化。例如，图1B中示出了具有TTV的ASIC晶片(111)。在其他方面，假定接合夹具(190和290)完全平坦，假定pMUT晶片(200)没有TTV，并且假定接合柱(311和312)完全均匀。在这种情况下，产生了非理想的接合区域(321)。类似地，如果导电接收焊盘/柱(313)具有不均匀的高度，如图1C所示，且假定所有其他部件是完全平坦的，TTV为零，并且高度均匀，那么也可以产生非理想的接合区域(322)。

接合区域的可容忍或可接受的厚度变化的规范可能难以定义，因为接合区域的厚度变化可能取决于许多变量，诸如接合设备、压力、温度、晶片的TTV、接合材料的延展性、接触尺寸、晶片和材料的柔量等。接合区域厚度的变化对于使用热压接合的集成方法可更为关键，热压接合可需要紧密接触固体表面。施加高接合力可以克服一些局部接合区域变化，但通常可能会限制为不超过几百纳米。

共晶接合或焊料接合对于接合区域的厚度变化可更具可容忍性或宽容性，因为在接合过程中可以生成液体或可延展膏体。液体或可延展膏体可以变形并克服较高程度的局部接合区域厚度变化，产生固体接合。可容忍或可接受的局部接合区域厚度变化可能难以定义，但通常可能在微米量级。

鉴于关于接合区域厚度变化的容忍性的相对严格的要求，可以将一个或两个引入晶片进行平坦化。关于ASIC晶片(100)的图2A、图2B、图2C、图2D和图2E图示了平坦化的过程。在该代表性示例中，ASIC晶片(100)具有以顶部金属(101)表示的引入TTV。TTV的来源不仅可能来自ASIC晶片的物理顶部金属，而且还可能来自于晶片TTV和膜变化。然而，在该示例中为了说明目的，顶部金属(101)可以代表所有各种TTV组成。如图2B所示，为了将晶片平坦化，在晶片的顶部上沉积诸如TEOS的厚电介质(102)。从图2B至图2C，对顶部表面进行化学机械抛光(CMP)以减小局部厚度变化并产生平坦的顶部表面(其相对于引入的高度变化而言可以是平坦的)。接下来，可以在厚电介质(102)中开设触点，然后可以沉积连接导体(103)并对其进行图案化，从而得到图2D所示的结构。如图2E所示，连接导体(103)可呈现平坦的表面，以用于良好地热压接合、共晶接合或焊料接合至触点的一侧。

此外，这种形式的平坦化也可以应用于pMUT晶片(200)。但是，这样做可能会改变pMUT阵列的机械动力学。在回顾图2A、图2B、图2C、图2D和图2E之后，添加这种平坦化对于微制造领域的技术人员而言是显而易见的。pMUT晶片(200)和/或ASIC晶片(100)的精细设计可以消除对平坦化的需要。为了说明目的，可以假设pMUT晶片(200)被设计为不需要平坦化，同时可以假设ASIC晶片(100)被设计为需要平坦化。

在将引入晶片充分平坦化以允许晶片-晶片接合之后，可以使用热压接合或共晶/焊料接合将平坦化的引入晶片接合在一起，如以下实施方式中所述。

在一个实施方式中，pMUT阵列晶片与ASIC晶片的集成可以包括使用热压的晶片-晶片接合。根据公开的实施方式，图3A、图3B和图3C图示了用于热压接合的ASIC的制备。如图3A至图3B的横截面图所示，在图2D的包含ASIC晶片(100)、顶部金属(101)、平坦化的厚电介质(102)和连接导体(103)的ASIC堆叠体上沉积一组一个或多个导电接合柱(300)并对其进行图案化。可以通过沉积和回蚀刻工艺来执行导电接合柱(300)的沉积和图案化，或者可以使用诸如光可界定的抗蚀剂(“光致抗蚀剂”)的模具对其进行电镀。

可以使用任何配置的材料来形成导电接合柱(300)，使得1)该柱是导电的(例如，由一种或多种导电材料组成)，以及2)顶部表面包含待接合的目标热压材料。例如，对于金-金(Au-Au)热压，导电接合柱(300)可以由实心金形成，或者可以包含顶部带有金且外部涂覆有金的铜(Cu)基底或顶部带有金且外部涂覆有金的镍(Ni)基底。导电接合柱(300)可以具有任何合适的高度和阵列配置。如图3B至图3C的横截面图所示，在形成导电接合柱(300)之后，可以根据需要使基板变薄。例如，可以使用背面减薄工艺将ASIC晶片(100)的背面减薄至所需的厚度。

根据公开的实施方式，图4A、图4B和图4C图示了用于热压或共晶/焊料接合的pMUT阵列晶片的制备。如图4A至图4B的横截面图所示，在包含pMUT阵列的pMUT晶片(200)上沉积一组一个或多个导电接收焊盘或柱(301)并对其进行图案化，或者使用诸如光致抗蚀剂的模具对其进行电镀。可以在制造pMUT晶片时形成导电接收焊盘或柱(301)。

与ASIC晶片上的导电接合柱(300)一样，可以使用任何配置的材料来形成导电接收焊盘或柱(301)，使得1)该柱是导电的(例如，由一种或多种导电材料组成)，以及2)顶部表面包含待接合的目标热压材料。例如，对于金-金(Au-Au)热压，导电接收焊盘或柱(301)可以由实心金形成，或者可以包含顶部带有金且外部涂覆有金的铜(Cu)基底或顶部带有金且外部涂覆有金的镍(Ni)基底。导电接收焊盘或柱(301)可以具有任何合适的高度和阵列配置。如图4B至图4C的横截面图所示，在形成导电接收焊盘或柱(301)之后，可以根据需要使基板变薄。例如，可以使用背面减薄工艺将pMUT晶片(200)的背面减薄至所需的厚度。

根据公开的实施方式，图5A和图5B图示了pMUT阵列和ASIC的热压晶片-晶片接合。在ASIC晶片(100)上形成导电接合柱(300)并且在pMUT晶片(200)上形成导电接收柱或焊盘(301)之后，如图5A和图5B的横截面图所示，将pMUT晶片(200)倒置并对准ASIC晶片堆叠体(100、101、102、103和300)，反之亦然。将两个晶片对准在一起，根据需要调整制造气氛条件(例如，气体、温度和/或压力)，并使晶片接触。为了形成足够紧密的接触以促进接合，向接触的晶片施加压力。如图5A和图5B的横截面图所示，使用热压工艺将晶片加热到适合于导电接合柱(300)和导电接收焊盘或柱(301)形成固体导电接合部(302)的温度。在两个晶片之间形成固体导电接合部之后，可以根据需要对晶片堆叠体进行进一步处理。例如，如果需要，可以使pMUT晶片(200)进一步变薄。例如，可以使用背面减薄工艺将pMUT晶片(200)的背面减薄至所需的厚度。

根据公开的实施方式，图6A和图6B图示了使用热压接合的pMUT和ASIC晶片的分离。在两个晶片之间形成固体导电接合部之后，一个接一个地分离晶片。作为示例，图6A图示了图5B的pMUT晶片(200)经分离后产生多个pMUT芯片(201)。然后，根据图6A至图6B分离ASIC晶片(100)以产生多个ASIC芯片(101)，从而完成使用热压的晶片-晶片接合方法并获得期望的接合配置。

在一些实施方式中，所述热压接合包括将选自金(Au)、铜(Cu)和铝(Al)的两种相同类型的金属接合在一起。

应当理解，本领域的技术人员可以使用金属配置的可替选方案来进行接合。在Au-Au热压的情况下，可以将工艺温度降至低于300℃，从而使接合工艺与许多压电材料(如pMUT阵列)兼容。

在一个实施方式中，pMUT阵列晶片与ASIC晶片的集成可以包括使用共晶接合或焊料接合的晶片-晶片接合。根据公开的实施方式，图7A、图7B和图7C图示了用于共晶/焊料接合的ASIC的制备。如图7A至图7B的横截面图所示，在图2D的包含ASIC晶片(100)、顶部金属(101)、平坦化的厚电介质(102)和连接导体(103)的ASIC堆叠体上沉积一组一个或多个带焊料的导电接合柱(303)并对其进行图案化。可以通过沉积和回蚀刻工艺来执行导电接合柱(303)的沉积和图案化，或者可以使用诸如光致抗蚀剂的模具对其进行电镀。或者，对于较大的导电接合柱(303)，可以使用丝网印刷执行导电接合柱(300)的沉积和图案化。

可以使用任何配置的材料来形成带焊料的导电接合柱(303)，使得1)该柱是导电的(例如，由一种或多种导电材料组成)，以及2)顶部表面包含待使用的目标焊料材料。例如，对于金-锡(Au-Sn)焊料，带焊料的导电接合柱(303)可以包含顶部带有锡(Sn)薄层的金(Au)基底，或者可以包含顶部带有金(Au)和锡(Sb)薄层的铜(Cu)基底，例如，各一层或多层。带焊料的导电接合柱(303)可以具有任何合适的高度和阵列配置。如图7B至图7C的横截面图所示，在形成带焊料的导电接合柱(303)之后，可以根据需要使基板变薄。例如，可以使用背面减薄工艺将ASIC晶片(100)的背面减薄至所需的厚度。

可以按与热压接合相似的方式制备pMUT阵列晶片以用于共晶/焊料接合。如图4A至图4B的横截面图所示，在包含pMUT阵列的pMUT晶片(200)上沉积一组一个或多个导电接收焊盘或柱(301)并对其进行图案化，或者使用诸如光致抗蚀剂的模具对其进行电镀。在形成导电接收焊盘或柱(301)之后，如图4B至图4C的横截面图所示，可以根据需要使基板变薄。例如，可以使用背面减薄工艺将pMUT晶片(200)的背面减薄至所需的厚度。

对于共晶/焊料接合，可以使用任何配置的材料来形成导电接收焊盘或柱(301)，使得1)该柱是导电的(例如，由一种或多种导电材料组成)。导电接收焊盘或柱(301)可以包含例如金(Au)、铜(Cu)、镍(Ni)或铝(Al)。或者，导电接收焊盘或柱(301)可以包含例如半导体类导电材料，诸如多晶硅(poly-Si)或多晶锗(poly-Ge)。任选地，可以将焊料添加至导电接收焊盘/柱(301)的顶部。

根据公开的实施方式，图8A和图8B图示了pMUT阵列和ASIC的共晶/焊料晶片-晶片接合。在ASIC晶片(100)上形成导电接合柱(300)并且在pMUT晶片(200)上形成导电接收焊盘或柱(301)之后，如图8A和图8B的横截面图所示，将pMUT晶片(200)倒置并对准ASIC晶片堆叠体(100、101、102、103和303)，反之亦然。将两个晶片对准在一起，根据需要调整制造气氛条件(例如，气体、温度和/或压力)，并使晶片接触。为了形成足够紧密的接触以促进接合，向接触的晶片施加压力。如图8A和图8B的横截面图所示，使用共晶/焊料工艺将晶片加热到适合于带焊料的导电接合柱(303)和导电接收焊盘或柱(301)形成固体导电接合部(304)的温度。在共晶/焊料接合的情况下，导电接合部(304)可由不同的材料集形成，其中合金材料在中心形成接合部。pMUT晶片(200)和ASIC晶片堆叠体(100、101、102、103和303)中的一个或两个可以包含特征部以限制共晶接合或焊料接合的熔体的流动。在两个晶片之间形成固体导电接合部之后，可以根据需要对晶片堆叠体进行进一步处理。例如，如果需要，可以使pMUT晶片(200)进一步变薄。例如，可以使用背面减薄工艺将pMUT晶片(200)的背面减薄至所需的厚度。

根据公开的实施方式，图9A和图9B图示了通过共晶/焊料接合而接合的pMUT和ASIC晶片的分离。在两个晶片之间形成固体导电接合部之后，一个接一个地分离晶片。作为示例，图9A图示了图8B的pMUT晶片(200)经分离后产生多个pMUT芯片(201)。然后，根据图9A至图9B分离ASIC晶片(100)以产生多个ASIC芯片(101)，从而完成使用共晶/焊料工艺的晶片-晶片接合方法并获得期望的接合配置。

在共晶/焊料接合过程中，共晶/焊料材料可形成液体或可延展膏体。此时，共晶/焊料材料可能会挤压并引起短路或其他问题。可以将特征部添加到ASIC和/或pMUT晶片以容纳这种挤压物；例如，可以在每个接合柱(未示出)周围使用浅沟槽或添加金属迹线。这可以增加成品率并允许更小的间距图案。

在一些实施方式中，共晶接合包括将选自铝(Al)、金(Au)、铜(Cu)、锗(Ge)、铟(In)、硅(Si)和锡(Sn)的多种不同金属接合在一起。例如，多种不同金属可以包括Au-Si、Al-Ge、Au-Sn、Cu-Sn或Au-In。

在一些实施方式中，焊料接合包括使用焊料合金接合。例如，焊料合金可以包含选自银(Ag)、金(Au)、铬(Cr)、铜(Cu)、锗(Ge)、铟(In)、锰(Mn)、铅(Pb)、硅(Si)、锡(Sn)和锌(Zn)的多种不同金属。例如，多种不同金属可以包括Au-Sn。

应当理解，只要共晶/焊料材料位于接合部的交接处，本领域的技术人员就可以使用导电接合柱和共晶/焊料材料的特定布置的可替选方案，这可以不是至关重要的。例如，可以将共晶/焊料材料施加至pMUT晶片而不是ASIC晶片。或者，可以将共晶/焊料材料施加至pMUT晶片和ASIC晶片两者。

在一个实施方式中，pMUT阵列晶片与ASIC晶片的集成可以包括使用热压或共晶/焊料接合的芯片-晶片接合。芯片-晶片接合可以包括使用热压或共晶/焊料接合将多个pMUT芯片接合至单个ASIC晶片。或者，芯片-晶片接合可以包括使用热压或共晶/焊料接合将多个ASIC芯片接合至单个pMUT晶片。

使用热压或共晶/焊料接合的芯片-晶片接合可以包括如图3A、图3B和图3C所述制备ASIC晶片(100)。可以在图2D的包含ASIC晶片(100)、顶部金属(101)、平坦化的厚电介质(102)和连接导体(103)的ASIC堆叠体上沉积一组一个或多个导电接合柱(300)并对其进行图案化。可以通过沉积和回蚀刻工艺来执行导电接合柱(300)的沉积和图案化，或者可以使用诸如光致抗蚀剂的模具对其进行电镀。在形成导电接合柱(300)之后，可以根据需要使ASIC晶片(100)变薄。

可以分离图4C的pMUT晶片(200)以产生多个单独的pMUT芯片。可以将多个单独的pMUT芯片布置在具有临时接合层的操作基板上。该布置可以反映ASIC芯片(101)在ASIC晶片(100)上的布置。

将ASIC晶片(100)与带有操作基板和临时接合层的多个pMUT芯片对准在一起，根据需要调整制造气氛条件(例如，气体、温度和/或压力)，并使晶片接触。为了形成足够紧密的接触以促进接合，向接触的晶片施加压力。使用热压或共晶/焊料接合将晶片加热到适合于导电接合柱(300)和导电接收焊盘或柱(301)形成固体导电接合部(300)的温度。

在两个晶片之间形成固体导电接合部之后，可以移除操作基板和临时接合层。然后可以根据需要对晶片堆叠进行进一步处理。例如，如果需要，可以使pMUT芯片或ASIC晶片(100)中的一个或两个进一步变薄。在两个晶片之间形成固体导电接合部之后，分离ASIC晶片(100)以产生多个ASIC芯片，从而完成接合过程并获得期望的接合配置。如图6B所示，接合过程的最终结果可以使得将pMUT芯片(201)利用一组一个或多个导电接合部(302)接合至ASIC芯片(101)。

芯片-晶片接合可以具有提供仅结合已知合格芯片(KGD)的能力的优点，从而减少或消除了与ASIC芯片和pMUT芯片之间的良率复合相关的挑战。这可以通过仅将KGD pMUT芯片放置在KGD ASIC芯片的操作晶片上来执行。

使用热压或共晶/焊料接合的芯片-晶片接合也可能带来潜在挑战，例如，将减薄的芯片附着到操作晶片时需要精确的操作，并且需要用于此过程的精确拾取和放置设备。这样的约束可能限制芯片-晶片接合方法的产量，从而导致制造成本增加。

在一个实施方式中，pMUT阵列晶片与ASIC晶片的集成可以包括使用热压或共晶/焊料接合的芯片-芯片接合。使用热压或共晶/焊料接合的芯片-芯片接合可以包括使用热压或共晶/焊料接合将多个pMUT芯片接合至多个ASIC芯片。使用热压或共晶/焊料接合的芯片-晶片接合可以包括如图3A、图3B和图3C所述制备ASIC晶片(100)。可以在图2D的包含ASIC晶片(100)、顶部金属(101)、平坦化的厚电介质(102)和连接导体(103)的ASIC堆叠体上沉积一组一个或多个导电接合柱(300)并对其进行图案化。可以通过沉积和回蚀刻工艺来执行导电接合柱(300)的沉积和图案化，或者可以使用诸如光致抗蚀剂的模具对其进行电镀。在形成导电接合柱(300)之后，可以根据需要使ASIC晶片(100)变薄。

使用热压或共晶/焊料接合的芯片-芯片接合可以包括如图4A、图4B和图4C所述制备pMUT晶片(200)。在pMUT晶片(200)上沉积一组一个或多个导电接收焊盘或柱(301)并对其进行图案化，或者使用诸如光致抗蚀剂的模具对其进行电镀。导电接收焊盘或柱(301)可以具有任何合适的高度和阵列配置。可以在制造pMUT晶片时形成导电接收焊盘或柱(301)。在形成导电接收焊盘或柱(301)之后，如图4B至图4C的横截面图所示，可以根据需要使基板变薄。例如，可以使用背面减薄工艺将pMUT晶片(200)的背面减薄至所需的厚度。

在ASIC晶片上形成导电接合柱并且在pMUT晶片上形成导电接收焊盘或柱之后，可以分别分离ASIC晶片和pMUT晶片以产生多个带有导电接合柱的ASIC芯片和多个带有导电接收焊盘或柱的pMUT芯片。在分离ASIC晶片和pMUT晶片之后，将多个ASIC芯片与多个pMUT芯片对准在一起，根据需要调整制造气氛条件(例如，气体、温度和/或压力)，并使芯片接触。为了形成足够紧密的接触以促进接合，向接触的芯片ASIC和pMUT芯片施加压力。将ASIC芯片和pMUT芯片加热到适合于使用热压或共晶/焊料接合使导电接合柱(300)和导电接收焊盘或柱(301)形成固体导电接合部(300)的温度，从而完成芯片-芯片接合的方法并获得期望的接合配置。如图6B所示，接合过程的最终结果可以使得将pMUT芯片(201)利用一组一个或多个导电接合部(302)接合至ASIC芯片(101)。

使用热压或共晶/焊料接合的芯片-芯片接合可以具有提供获得不同尺寸的ASIC芯片和pMUT芯片的能力的优点。此外，与使用热压或共晶/焊料接合的芯片-晶片接合类似，使用热压或共晶/焊料接合的芯片-芯片接合可以具有提供仅结合已知合格芯片(KGD)的能力的优点，从而减少或消除了与ASIC芯片和pMUT芯片之间的良率复合相关的挑战。这可以通过仅将KGD ASIC芯片与KGD pMUT芯片接合在一起来执行。

使用热压或共晶/焊料接合的芯片-芯片接合也可能带来潜在挑战，例如，接合时需要精确操作减薄的芯片，并且需要用于此过程的芯片-芯片接合设备。此外，一次仅可以接合一对ASIC和pMUT芯片。这样的约束可能限制使用热压或共晶/焊料接合的芯片-芯片接合方法的产量，从而导致制造成本增加。

尽管已经在本文中示出和描述了本发明的优选实施方式，但是对于本领域技术人员而言显而易见的是，这些实施方式仅以示例的方式提供。并非旨在通过说明书中提供的特定实施例来限制本发明。尽管已经参考前述说明书描述了本发明，但是本文中的实施方式的描述和图示并不意味着以限制性的意义来解释。在不脱离本发明的情况下，本领域技术人员现在将想到许多变化、改变和替换。此外，应当理解，本发明的所有方面不限于本文所阐述的取决于各种条件和变量的具体描述、配置或相对比例。应该理解，本文所述的本发明的实施方式的各种可替选方案可以用于实施本发明。因此，预期本发明还将涵盖任何这样的替选、修改、变化或等同方案。旨在通过所附权利要求限定本发明的范围，并且由此涵盖这些权利要求范围内的方法和结构及其等同方案。