电子封装件的制法

技术领域

本发明关于一种半导体制程，特别是关于一种电子封装件的制法。

背景技术

随着电子产业的发达，现今的电子产品已趋向轻薄短小与功能多样化的方向设计，半导体封装技术也随之开发出不同的封装型态。为满足半导体装置的高集成度(Integration)、微型化(Miniaturization)以及高电路效能等需求，所以发展出现行晶圆级芯片尺寸封装(wafer level chip scale package，简称WLCSP)的封装技术。

图1A至图1D为现有WLCSP的封装件1的制法的剖面示意图。

如图1A所示，将一晶圆切割成多个相分离的半导体元件12，再置放所述半导体元件12于一承载板10的粘着层11上，之后检测各该半导体元件12。所述半导体元件12具有相对的作用面12a与非作用面12b、及邻接该作用面12a与非作用面12b的侧面12c，该作用面12a上具有多个电极垫120，且各该作用面12a粘着于该粘着层11上。

如图1B所示，形成一封装层13于该粘着层11上，以包覆该半导体元件12。

如图1C所示，移除该承载板10及粘着层11，以外露该半导体元件12的作用面12a。

如图1D所示，进行线路重布层(Redistribution layer，简称RDL)制程，形成一线路重布结构14于该封装层13与该半导体元件12的作用面12a上，且令该线路重布结构14电性连接该半导体元件12的电极垫120。

接着，形成一绝缘保护层15于该线路重布结构14上，且该绝缘保护层15外露该线路重布结构14的部分表面，以供结合如焊锡凸块的导电元件16。

之后，沿如图1D所示的切割路径S进行切单制程。

然而，现有封装件1的制法中，是经由加压加热方式形成该封装层13，故于加压加热动作时，加热后的粘着层11会产生流动性，因而推挤该半导体元件12，使该半导体元件12大幅位移，因而超出所能容忍的范围，进而使该线路重布结构14的导电盲孔140无法有效电性连接该电极垫120，如图1D’所示，造成后续制程发生异常，导致产品良率下降。

此外，现有封装件1于切单制程后，该半导体元件12的作用面12a的结构强度较低，因而容易于制程时产生裂损(Crack)，导致所述导电元件16容易发生脱落的问题，以于取放该封装件1至适合位置以进行表面贴焊技术(Surface Mount Technology，简称SMT)时，易使产品的良率不佳。

因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的缺陷，本发明提供一种电子封装件的制法，其包括：提供一整版面基板，该整版面基板包含多个电子元件与间隔部，该间隔部位于各该电子元件之间，且该电子元件具有相对的作用面与非作用面，该作用面具有多个电极垫；形成线路层于该电子元件的作用面上，且该线路层电性连接该多个电极垫；于对应该电子元件的作用面的一侧，形成沟道于该间隔部上，且该沟道未贯穿该整版面基板；以及形成封装层于该沟道中与该电子元件的作用面上，且该封装层未完全覆盖该线路层。

前述的制法中，形成该封装层的材料为绝缘材料。

前述的制法中，该封装层未形成于该电子元件的非作用面上。

前述的制法中，该封装层的表面为齐平该非作用面。

前述的制法中，还包括形成多个导电元件于该线路层上。又包括形成绝缘层于该封装层上，以令部分该线路层外露于该绝缘层，使该导电元件结合该线路层。或者，该导电元件经由金属层结合于该线路层上。

前述的制法中，还包括移除该电子元件于该非作用面的部分材料。该电子元件于移除部分材料后，该封装层外露于该非作用面。

前述的制法中，还包括形成保护件于该电子元件的非作用面上。

前述的制法中，还包括沿该间隔部分离各该电子元件，使该封装层设于该电子元件的作用面与侧面上，其中，该侧面邻接该作用面与非作用面。

由上可知，本发明的制法中，经由该整版面基板先形成未贯穿该间隔部的沟道，再形成该线路层，之后形成该封装层，最后才切割该整版面基板，以于形成该封装层时，这些电子元件仍相连接，因而这些电子元件均不会位移，故相比于现有技术，本发明的制法能使该线路层有效电性连接这些电极垫，以避免后续制程发生异常的问题，因而能提升产品良率。

此外，本发明经由先形成未贯穿该间隔部的沟道，再形成封装层于该沟道中与该电子元件的作用面上，使该封装层形成于该电子元件的作用面与侧面上，以提升该电子元件的结构强度，故相比于现有技术，该电子元件的结构强度较强，因而不会产生裂损。

附图说明

图1A至图1D为现有WLCSP的封装件的制法的剖视示意图。

图1D’为现有WLCSP的封装件的不良状态的剖视示意图。

图2A至图2H为本发明的电子封装件的制法的剖视示意图。

图2C’为对应图2C的另一实施例示意图。

附图标记说明

1 封装件

10 承载板

11 粘着层

12 半导体元件

12a、22a 作用面

12b、22b 非作用面

12c、22c 侧面

120、220 电极垫

13、25 封装层

14 线路重布结构

140 导电盲孔

15 绝缘保护层

16、23 导电元件

2 电子封装件

20 整版面基板

200 间隔部

21 线路层

21a 表面

22 电子元件

221 介电层

230 金属层

24 沟道

25a、25b 表面

26 绝缘层

27 保护件

S 切割路径。

具体实施方式

以下经由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

须知，本说明书所附附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“第一”、“第二”、及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。

图2A至图2H为本发明的电子封装件2的制法的剖视示意图。

如图2A所示，提供一整版面基板20，该整版面基板20包含多个电子元件22与间隔部200，且该间隔部200结合于各该电子元件22之间。接着，形成线路层21于该电子元件22上。

于本实施例中，该电子元件22为主动元件、被动元件或其组合者，且该主动元件例如为半导体芯片，而该被动元件例如为电阻、电容及电感。具体地，该整版面基板20为晶圆，且该电子元件22为主动元件，使该电子元件22具有相对的作用面22a与非作用面22b，该作用面22a上具有多个电极垫220，并形成一介电层221于该作用面22a与所述电极垫220上，且该介电层221外露所述电极垫220。

此外，形成该介电层221的材料为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等的介电材。

另外，该线路层21采用线路重布层(Redistribution layer，简称RDL)制程制作，其形成于该作用面22a上且电性连接所述电极垫220。

如图2B所示，于对应该电子元件22的作用面22a的一侧(即自该作用面22a上方)，以激光切割方式形成一沟道24于该间隔部200上，使各该电子元件22形成有侧面22c，且该侧面22c相邻该作用面22a，其中，该沟道24并未贯穿该间隔部200。

于本实施例中，移除部分该间隔部200，使该间隔部200保留部分材料，以形成该沟道24。

如图2C所示，形成一封装层25于该沟道24中与该作用面22a的介电层221上，且该封装层25未覆盖该线路层21。接着，检测该整版面基板20以检出是否于形成该沟道24时产生结构裂损。

于本实施例中，该封装层25填满该沟道24，使该封装层25环设于该电子元件22的周围。

此外，该封装层25为绝缘材，为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dry film)、光阻材(photoresist)或防焊层(solder mask)、如环氧树脂(epoxy)的封装胶体或封装材(molding compound)。例如，该封装层25的制程可选择液态封胶(liquidcompound)、喷涂(injection)、压合(lamination)或模压(compression molding)等方式形成于该电子元件22上。

另外，该封装层25未形成于该电子元件22的非作用面22b上。

另外，如图2C’所示，该封装层25可先覆盖该线路层21，再经由整平制程，如研磨方式，使该封装层25的表面25a齐平该线路层21的表面21a，以令该线路层21外露出该封装层25。

接着，形成多个导电元件23于该线路层21上。

于本实施例中，所述导电元件23为焊球、金属凸块或其结合的态样。

此外，可依需求形成一绝缘层26于该封装层25上，以令部分该线路层21外露于该绝缘层26，使该导电元件23结合于该线路层21上。例如，形成该绝缘层26的材料为如聚对二唑苯(PBO)、聚酰亚胺(PI)、预浸材(PP)等的介电材、或如绿漆、油墨等的防焊材。

另外，可形成一金属层230，如凸块底下金属层

(Under Bump Metallurgy，简称UBM)，于该线路层21上，以令该导电元件23可经由该金属层230结合于该线路层21上。

如图2E所示，进行薄化制程，即研磨移除该电子元件22于非作用面22b的部分材料，使该沟道24中的封装层25外露于该非作用面22b，且该沟道24中的封装层25的表面25b齐平该非作用面22b。

如图2F所示，形成一保护件27于该电子元件22的非作用面22b上。

于本实施例中，该保护件27为胶膜或其它能适当覆盖该电子元件22的材料。例如，该保护件27的制程可选择压合方式形成于该电子元件22上。

如图2G至图2H所示，沿图2F所示的切割路径S(即沿该间隔部200的路径)切割该整版面基板20，以分离各该电子元件22，使该封装层25形成于该电子元件22的作用面22a与侧面22c上，以获取多个电子封装件2。

于本实施例中，以钻石刀切割该封装层25的方式进行切单制程。

此外，于后续制程中，该电子封装件2可结合至一如电路板的电子装置(图略)上，例如，以所述导电元件23结合至该电路板的电性接触垫(图略)上。

综上所述，本发明的制法中，主要经由该整版面基板20先形成未贯穿该间隔部200的沟道24，再形成该线路层21，之后形成该封装层25，最后才切割该整版面基板20，以于形成该封装层25时，所述电子元件22仍相连接，因而所述电子元件22均不会位移，故相比于现有技术，本发明的制法能使该线路层21有效电性连接所述电极垫220，以避免后续制程发生异常的问题，因而能提升产品良率。

此外，本发明的制法经由先形成未贯穿该间隔部200的沟道24，再形成封装层25于该沟道24中与该电子元件22的作用面22a上，使该封装层25设于该电子元件22的作用面22a与侧面22c上，并于该电子元件22的非作用面22b上设置保护件27，令该电子元件22的周围六个表面均覆盖有保护结构，以提升该电子封装件2的强度，故于进行切单制程时，该电子元件22的结构强度较强，因而不会产生裂损，进而提升产品的可靠度。因此，所述导电元件23不会发生脱落的问题，以于后续进行表面贴焊技术或运送该电子封装件2时，能提升产品的良率。

另外，于形成该封装层25后，先检测该整版面基板20的结构良率，可辨识出不良的电子元件，再进行切单，以淘汰不良电子封装件2，故于进行表面贴焊技术时，能提升产品的良率。

上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。