随机比特序列表示分数的方法、装置、设备及存储介质

技术领域

本发明实施例涉及随机数列技术，尤其涉及一种随机比特序列表示分数的方法、装置、设备及存储介质。

背景技术

在日常生活中，生成具有固定分数统计均值的随机序列，在现实生活中有着重要的应用，比如小数分频或者一些博弈系统。统计均值为p/q的0，1序列通常可以通过Delta-Sigma装置实现，但该方法通常具有较强的周期性，且周期较短，从而会出现较强的高频干扰，影响精度和用户的体验。

发明内容

本发明提供一种随机比特序列表示分数的方法，以实现随机比特序列的高随机性和低周期性。

第一方面，本发明实施例提供了一种随机比特序列表示分数的方法，包括：

根据待处理分数的处理尺度需求选定比特数；

根据所述比特数设定第一类比值；

根据所述第一类比值生成与所述待处理分数均值相同的随机比特序列。

可选的，所述根据所述第一类比值生成与所述待处理分数均值相同的随机比特序列包括：

根据所述第一类比值生成为伪随机序列；

根据所述伪随机序列生成所述待处理分数均值相同的随机比特序列。

可选的，所述根据所述比特数设定第一类比值包括：

根据所述比特数设定第一类比值的分子；

根据所述比特数设定第一类比值的分母。

可选的，所述比特数设定第一类比值的分子符合以下规则：P＝round(p/q*2

可选的，所述比特数设定第一类比值的分母符合以下规则：Q＝2

可选的，所述伪随机序列为周期为2N-1的伪随机序列。

可选的，设定值

第二方面，本发明实施例还提供了一种随机比特序列表示分数的装置，该装置包括：

选择模块，用于根据待处理分数的处理尺度需求选定比特数；

类比模块，用于根据所述比特数设定第一类比值；

生成模块，用于根据所述第一类比值生成与所述待处理分数均值相同的随机比特序列。

第三方面，本发明实施例还提供了一种设备，所述设备包括：

一个或多个处理器；

存储装置，用于存储一个或多个程序，

当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如上述任一所述的随机比特序列表示分数的方法。

第四方面，本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序包括程序指令，其特征在于，该程序指令被处理器执行时实现如上述任一所述的随机比特序列表示分数的方法。

本发明实施例公开了一种随机比特序列表示分数的方法、装置、设备及存储介质，该方法包括：根据待处理分数的处理尺度需求选定比特数；根据所述比特数设定第一类比值；根据所述第一类比值生成与所述待处理分数均值相同的随机比特序列。本发明实施例提供的一种随机比特序列表示分数的方法，通过将有理分数高精度表示为0，1的随机序列，解决了现有技术中生成的随机序列具有较强的周期性并且周期较短，容易出现较强高频干扰的问题，实现了随机比特序列的高随机性和低周期性，提升了随机比特序列的精度并且降低了多数干扰的效果。

附图说明

图1为本发明实施例一提供的一种随机比特序列表示分数的方法的流程示意图；

图2为本发明实施例二提供的一种随机比特序列表示分数的方法的流程示意图；

图3为本实施例二中PN伪随机序列生成图；

图4为本实施例二中统计平均为P/Q分布的0，1随机序列生成装置的结构示意图；

图5为本发明实施例三提供的一种随机比特序列表示分数的装置的结构示意图；

图6为本发明实施例四提供的一种电子设备的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各步骤描述成顺序的处理，但是其中的许多步骤可以被并行地、并发地或者同时实施。此外，各步骤的顺序可以被重新安排。当其操作完成时处理可以被终止，但是还可以具有未包括在附图中的附加步骤。处理可以对应于方法、函数、规程、子例程、子程序等等。

此外，术语“第一”、“第二”等可在本文中用于描述各种方向、动作、步骤或元件等，但这些方向、动作、步骤或元件不受这些术语限制。这些术语仅用于将第一个方向、动作、步骤或元件与另一个方向、动作、步骤或元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一模块为第二模块，且类似地，可将第二模块称为第一模块。第一模块和第二模块两者都是模块，但其不是同一模块。术语“第一”、“第二”等而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

实施例一

图1为本发明实施例一提供的一种随机比特序列表示分数的方法的流程示意图，本实施例提供的一种随机比特序列表示分数的方法适用于根据连接情况选择接口传输类型的情况，该方法可以由计算机设备执行，具体地，本实施例提供的一种随机比特序列表示分数的方法，包括以下步骤：

步骤100、根据待处理分数的处理尺度需求选定比特数。

在本实施例中，待处理分数为有理分数，以p/q表示，其中p为整数，q为正整数，并且p

步骤110、根据所述比特数设定第一类比值。

在本实施例中，步骤110包括步骤111和步骤112，具体地：

步骤111、根据所述比特数设定第一类比值的分子。

在本实施例中，所述比特数设定第一类比值的分子符合以下规则：P＝round(p/q*2

步骤112、根据所述比特数设定第一类比值的分母。

在本实施例中，所述比特数设定第一类比值的分母符合以下规则：Q＝2

步骤120、根据所述第一类比值生成与所述待处理分数均值相同的随机比特序列。

在本实施例中，根据P/Q生成与待处理分数p/q均值相同的随机比特序列，具体地，以比特数N＝24为例，进行说明，N＝24阶的本原多项式为：x

本发明实施例公开了一种随机比特序列表示分数的方法，该方法包括：根据待处理分数的处理尺度需求选定比特数；根据所述比特数设定第一类比值；根据所述第一类比值生成与所述待处理分数均值相同的随机比特序列。本发明实施例提供的一种随机比特序列表示分数的方法，通过将有理分数高精度表示为0，1的随机序列，解决了现有技术中生成的随机序列具有较强的周期性并且周期较短，容易出现较强高频干扰的问题，实现了随机比特序列的高随机性和低周期性，提升了随机比特序列的精度并且降低了多数干扰的效果。

实施例二

图2为本发明实施例提供的一种随机比特序列表示分数的方法的流程示意图，本实施例提供的一种随机比特序列表示分数的方法适用于根据连接情况选择接口传输类型的情况，该方法可以由计算机设备执行，具体地，本实施例提供的一种随机比特序列表示分数的方法，包括以下步骤：

步骤100、根据待处理分数的处理尺度需求选定比特数。

在本实施例中，待处理分数为有理分数，以p/q表示，其中p为整数，q为正整数，并且p

步骤110、根据所述比特数设定第一类比值。

在本实施例中，步骤110包括步骤111和步骤112，具体地：

步骤111、根据所述比特数设定第一类比值的分子。

在本实施例中，所述比特数设定第一类比值的分子符合以下规则：P＝round(p/q*2

步骤112、根据所述比特数设定第一类比值的分母。

在本实施例中，所述比特数设定第一类比值的分母符合以下规则：Q＝2

步骤120、根据所述第一类比值生成为伪随机序列。

步骤130、根据所述伪随机序列生成所述待处理分数均值相同的随机比特序列。

在本实施例中，根据P/Q生成与待处理分数p/q均值相同的随机比特序列，具体地，以比特数N＝24为例，进行说明，N＝24阶的本原多项式为：x

在本实施例中，参阅图3，图3为本实施例中PN伪随机序列生成图，在本实施例中通过电路输入：N比特N

生成N阶PN伪随机序列，并进行补全0状态操作。补全0状态操作可以通过状态为1位置时，移位寄存器结构待比特“1”输出后停一拍，输出0值实现，即出现连续N个0的状态，事实上条件可以为D[23:1]全零即可，此时D[0]一定为1。补全0状态后，周期将变为2

参阅图4，图4为本发明实施例中统计平均为P/Q分布的0，1随机序列生成装置的结构示意图，比特翻转次数为C[N-2:0]＝|2

本发明实施例公开了一种随机比特序列表示分数的方法，该方法包括：根据待处理分数的处理尺度需求选定比特数；根据所述比特数设定第一类比值；根据所述第一类比值生成为伪随机序列；根据所述伪随机序列生成所述待处理分数均值相同的随机比特序列。本发明实施例提供的一种随机比特序列表示分数的方法，通过将有理分数高精度表示为0，1的随机序列，解决了现有技术中生成的随机序列具有较强的周期性并且周期较短，容易出现较强高频干扰的问题，实现了随机比特序列的高随机性和低周期性，提升了随机比特序列的精度并且降低了多数干扰的效果。

实施例三

本发明实施例的随机比特序列表示分数的装置可以实行本发明任意实施例所提供的随机比特序列表示分数的方法，具备执行方法相应的功能模块和有益效果。图5是本发明实施例中的一种随机比特序列表示分数的装置300的结构示意图。参照图5，本发明实施例提供的随机比特序列表示分数的装置300具体可以包括：

选择模块310，用于根据待处理分数的处理尺度需求选定比特数；

类比模块320，用于根据所述比特数设定第一类比值；

生成模块330，用于根据所述第一类比值生成与所述待处理分数均值相同的随机比特序列。

进一步的，所述根据所述第一类比值生成与所述待处理分数均值相同的随机比特序列包括：

根据所述第一类比值生成为伪随机序列；

根据所述伪随机序列生成所述待处理分数均值相同的随机比特序列。

进一步的，所述根据所述比特数设定第一类比值包括：

根据所述比特数设定第一类比值的分子；

根据所述比特数设定第一类比值的分母。

进一步的，所述比特数设定第一类比值的分子符合以下规则：P＝round(p/q*2

进一步的，所述比特数设定第一类比值的分母符合以下规则：Q＝2

进一步的，所述伪随机序列为周期为2

进一步的，设定值

本发明实施例公开了一种随机比特序列表示分数的装置，该装置包括：选择模块，用于根据待处理分数的处理尺度需求选定比特数；类比模块，用于根据所述比特数设定第一类比值；生成模块，用于根据所述第一类比值生成与所述待处理分数均值相同的随机比特序列。本发明实施例提供的一种随机比特序列表示分数的方法，通过将有理分数高精度表示为0，1的随机序列，解决了现有技术中生成的随机序列具有较强的周期性并且周期较短，容易出现较强高频干扰的问题，实现了随机比特序列的高随机性和低周期性，提升了随机比特序列的精度并且降低了多数干扰的效果。

实施例四

图6为本发明实施例提供的一种计算机设备的结构示意图，如图6所示，该计算机设备包括存储器410、处理器420，计算机设备中处理器420的数量可以是一个或多个，图6中以一个处理器420为例；服务器中的存储器410、处理器420可以通过总线或其他方式连接，图6中以通过总线连接为例。

存储器410作为一种计算机可读存储介质，可用于存储软件程序、计算机可执行程序以及模块，如本发明实施例中的随机比特序列表示分数的方法对应的程序指令/模块(例如，随机比特序列表示分数的装置300中接口选择模块310、类比模块320、生成模块330)处理器420通过运行存储在存储器410中的软件程序、指令以及模块，从而执行服务器/终端/服务器的各种功能应用以及数据处理，即实现上述的随机比特序列表示分数的方法。

其中，处理器420用于运行存储在存储器410中的计算机程序，实现如下步骤：

根据待处理分数的处理尺度需求选定比特数；

根据所述比特数设定第一类比值；

根据所述第一类比值生成与所述待处理分数均值相同的随机比特序列。

在其中一个实施例中，本发明实施例所提供的一种电子设备，其计算机程序不限于如上的方法操作，还可以执行本发明任意实施例所提供的随机比特序列表示分数的方法中的相关操作。

存储器410可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据终端的使用所创建的数据等。此外，存储器410可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中，存储器410可进一步包括相对于处理器420远程设置的存储器，这些远程存储器可以通过网络连接至服务器/终端/服务器。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

本发明实施例公开了一种随机比特序列表示分数设备，用于执行以下方法，包括：根据待处理分数的处理尺度需求选定比特数；根据所述比特数设定第一类比值；根据所述第一类比值生成与所述待处理分数均值相同的随机比特序列。本发明实施例提供的一种随机比特序列表示分数的方法，通过将有理分数高精度表示为0，1的随机序列，解决了现有技术中生成的随机序列具有较强的周期性并且周期较短，容易出现较强高频干扰的问题，实现了随机比特序列的高随机性和低周期性，提升了随机比特序列的精度并且降低了多数干扰的效果。

实施例五

本发明实施例五还提供一种包含计算机可执行指令的存储介质，所述计算机可执行指令在由计算机处理器执行时用于执行一种随机比特序列表示分数的方法，该方法包括：

根据待处理分数的处理尺度需求选定比特数；

根据所述比特数设定第一类比值；

根据所述第一类比值生成与所述待处理分数均值相同的随机比特序列。

当然，本发明实施例所提供的一种包含计算机可执行指令的存储介质，其计算机可执行指令不限于如上所述的方法操作，还可以执行本发明任意实施例所提供的一种随机比特序列表示分数的方法的相关操作。

本发明实施例的计算机可读存储介质，可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。

计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。

存储介质上包含的程序代码可以用任何适当的介质传输，包括——但不限于无线、电线、光缆、RF等等，或者上述的任意合适的组合。

可以以一种或多种程序设计语言或其组合来编写用于执行本发明操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或终端上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。

本发明实施例公开了一种随机比特序列表示分数存储介质，用于执行以下方法，包括：根据待处理分数的处理尺度需求选定比特数；根据所述比特数设定第一类比值；根据所述第一类比值生成与所述待处理分数均值相同的随机比特序列。本发明实施例提供的一种随机比特序列表示分数的方法，通过将有理分数高精度表示为0，1的随机序列，解决了现有技术中生成的随机序列具有较强的周期性并且周期较短，容易出现较强高频干扰的问题，实现了随机比特序列的高随机性和低周期性，提升了随机比特序列的精度并且降低了多数干扰的效果。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。