小间距VCSEL阵列

本申请要求于2018年11月6日提交的第62/756,128号美国临时申请的权益，并且所述申请通过引用并入本文中。

技术领域

本公开涉及垂直腔表面发射激光器(VCSEL)和具有小间距的VCSEL阵列。具体地说，本公开涉及新颖和有利的芯片布局，用于确保对于小间距VCSEL阵列，低电阻装置具有良好的良率。

背景技术

本文提供的背景描述是为了总体上呈现本公开的上下文。当前提及的发明人在本背景技术部分描述的范围内的工作以及在提交时可能未取得现有技术资格的描述的各方面既不明确地也不暗示地承认是相对于本公开的现有技术。

VCSEL和VCSEL阵列是在各种市场(包含但不限于消费性、工业、汽车和医疗产业)中应用的重要技术。示例应用包含但不限于安全相机的照明、传感器的照明，如三维(3D)相机或者手势识别系统、医学成像系统、光疗系统或医学感测系统，如需要深度穿透组织的那些系统。在此类光学感测和照明应用以及其它应用中，VCSEL和VCSEL阵列提供了多种好处，如将在本文中进一步详细描述的，包含但不限于功率效率、窄光谱宽度、窄光束发散和显著的封装灵活性。

从单个VCSEL孔发射出的功率量的范围可以从微瓦到几十毫瓦不等，而VCSEL阵列用于产生数百毫瓦到数瓦或甚至数千瓦范围内的功率。对于在较长距离内操作的传感器，例如基于飞行时间或结构化照明方法的3D传感器，可能首选高功率VCSEL阵列。对于医疗传感器或诊断装置或治疗性激光器，可能也需要高功率VCSEL才能更深地渗透到组织中。化学传感器或环境传感器也可能需要高功率VCSEL。

高功率阵列的设计有很多方面。这些方面包含用于实现VCSEL孔的最佳效率、尺寸以及阵列内的VCSEL布置和间距的外延层和掩模布局的设计。人们可能会尝试使阵列中的VCSEL数量最大化的原因有两个。一个是使VCSEL阵列可以提供的功率或功率密度最大化。虽然增大VCSEL孔的尺寸可能会有助于解决此问题，但随着较大孔的效率降低且对温度更加敏感，很快就会出现收益递减。第二个实例是在结构化照明领域，其中额外的斑点可以有助于提高分辨率。因此，阵列中VCSEL装置的更紧密间隔备受关注。

关于VCSEL结构和制造以及用于制备和使用VCSEL的额外的VCSEL实施例和方法的更具体的细节公开于例如以下中：第8,249,121号美国专利，标题为“推挽调制耦合垂直腔表面发射激光器和方法(Push-Pull Modulated Coupled Vertical-Cavity Surface-Emitting Lasers and Method)”；第8,494,018号美国专利，标题为“直接调制改进型垂直腔表面发射激光器和方法(Direct Modulated Modified Vertical-Cavity Surface-Emitting Lasers and Method)”；第8,660,161号美国专利，标题为“推挽调制耦合垂直腔表面发射激光器和方法(Push-Pull Modulated Coupled Vertical-Cavity Surface-Emitting Lasers and Method)”；第8,989,230号美国专利，标题为“包含可移动反射镜MEMS调谐表面发射激光器的方法和设备(Method and Apparatus Including Movable-Mirror MEMS-Tuned Surface-Emitting Lasers)”；第9,088,134号美国专利，标题为“包含改进型垂直腔表面发射激光器的方法和设备(Method and Apparatus IncludingImproved Vertical-Cavity Surface-Emitting Lasers)”；第RE41,738号美国再版专利，标题为“红光激光器(Red Light Laser)”；以及第2015/0380901号美国公开，标题为“包含改进型垂直腔表面发射激光器的方法和设备(Method and Apparatus IncludingImproved Vertical-Cavity Surface-Emitting Lasers)”；上述文献中的每一文献的内容在此通过全文引用的方式并入本文中。不限于仅在前述专利或专利申请中的任一项中描述的VCSEL，适于本公开的各个实施例或者可根据本公开适当地修改的VCSEL包含前述专利或专利申请中公开的VCSEL(包含其中对现有技术VCSEL的任何论述)以及在检查任何前述专利或专利申请期间引用的任何现有技术参考文献中公开的VCSEL。更一般地说，除非另外具体地或明确地描述，否则目前已知或稍后开发的任何VCSEL均可以适于本公开的各个实施例或者可根据本公开适当地修改。

还可以在例如标题为“垂直腔表面发射激光器的紧凑发射器设计(CompactEmitter Design for a Vertical-Cavity Surface-Emitting Laser)”的第9,742,153号美国专利中找到关于VCSEL的额外信息，所述美国专利也在此通过全文引用的方式并入本文中。

使用当前可用的VCSEL设计会很难实现小间距，这是因为金属接触件和深蚀刻台面所需的最小尺寸可能会对当前的光刻和微电子工艺技术构成挑战。因此，需要垂直腔表面发射激光器(VCSEL)以及具有小尺寸和小间距的VCSEL阵列，所述VCSEL阵列确保低电阻装置具有良好的良率。

发明内容

以下呈现了对本公开的一个或多个实施例的简要概述，以提供对这种实施例的基本理解。本发明内容不是对所有设想到的实施例的广泛综述，并且既不旨在标识所有实施例的关键或重要要素，也不旨在界定任何或所有实施例的范围。

在一个或多个实施例中，本公开涉及垂直腔表面发射激光器(VCSEL)以及具有小尺寸和小间距的VCSEL阵列。

在一个实施例中，提供了一种垂直腔表面发射激光器(VCSEL)元件，其包括氧化物孔和同心地环绕所述氧化物孔的台面。所述台面可以包括圆形台面部分和台面接片，所述台面接片从所述圆形台面部分向外延伸。欧姆金属设置在所述台面接片上。氮化物通孔在所述台面接片上发生蚀刻并且朝向所述氧化物孔延伸。

在另一实施例中，提供了一种垂直腔表面发射激光器(VCSEL)装置，其包括氧化物孔和同心地环绕所述氧化物孔的台面。所述台面可以包括圆形台面部分和台面接片，所述台面接片从所述圆形台面部分向外延伸。欧姆金属设置在所述台面接片上。氮化物通孔在所述台面接片上发生蚀刻并且朝向所述氧化物孔延伸。沟槽以氧化距离环绕所述圆形台面部分。所述台面接片延伸超出所述氧化距离。

在又另一实施例中，提供了一种垂直腔表面发射激光器(VCSEL)阵列，其包括多个VCSEL元件。每一VCSEL元件包括氧化物孔和同心地环绕所述氧化物孔的台面。所述台面可以包括圆形台面部分和台面接片，所述台面接片从所述圆形台面部分向外延伸。欧姆金属设置在所述台面接片上。氮化物通孔在所述台面接片上发生蚀刻并且朝向所述氧化物孔延伸。在所述阵列中，相邻的VCSEL元件具有重叠的台面接片。

虽然公开了多个实施例，但是根据以下详细描述，本公开的又其它实施例将对本领域的技术人员变得显而易见，所述详细描述示出并描述了本发明的说明性实施例。如将认识到的，本公开的各个实施例能够在各个明显的方面进行修改，所有这些修改均不脱离本公开的精神和范围。因此，附图和详细描述应被视为本质上是说明性的而非限制性的。

附图说明

尽管本说明书以特别指出并明确要求保护被视为形成本公开的各个实施例的主题的权利要求书作为结尾，但是应当相信，根据结合附图进行的以下描述，将更好地理解本发明，在附图中：

图1示出了常规VCSEL管芯布局的俯视图。

图2a示出了根据一个实施例的具有多个VCSEL孔的常规VCSEL阵列的俯视图。

图2b示出了根据一个实施例的具有多个VCSEL孔的常规VCSEL阵列的俯视图。

图3示出了具有多个孔的常规VCSEL装置的截面图。

图4a示出了根据一个实施例的VCSEL台面设计，所述VCSEL台面设计减小了以紧密间距实现VCSEL制造所需的对准公差。

图4b示出了根据一个实施例的具有图4a的VCSEL设计的互连金属。

图5a示出了根据另一实施例的附有接片的VCSEL设计。

图5b示出了根据一个实施例的具有图5a的VCSEL设计的互连金属。

图6a示出了根据一个实施例的具有带有一个台面接片的台面的VCSEL元件。

图6b示出了根据一个实施例的具有带有两个台面接片的台面的VCSEL元件。

图6c示出了根据一个实施例的具有带有三个台面接片的台面的VCSEL元件。

图6d示出了根据一个实施例的具有带有四个台面接片的台面的VCSEL元件。

图6e示出了根据一个实施例的具有带有五个台面接片的台面的VCSEL元件。

图7a示出了根据一个实施例的具有不规则间隔的VCSEL阵列配置。

图7b示出了根据一个实施例的具有正方形排列的VCSEL阵列配置。

图7c示出了根据一个实施例的具有六角形排列的VCSEL阵列配置。

具体实施方式

本公开涉及垂直腔表面发射激光器(VCSEL)以及具有小尺寸和小间距的VCSEL阵列。此类VCSEL可以被称作短氧化物VCSEL。具体地说，本公开涉及新颖和有利的芯片布局，用于确保对于小间距阵列，低电阻装置具有良好的良率。更具体地说，本公开描述了用于减小VCSEL结构消耗的面积使得可以实现更高密度的VCSEL装置的方法。

图1示出了常规VCSEL管芯布局的俯视图。VCSEL管芯10包括以VCSEL阵列布置的多个VCSEL孔12，其中金属接触件14环绕VCSEL孔12。在所示实施例中，VCSEL阵列包括具有111个VCSEL孔12的六角形紧密排列阵列。金属接触件14可以由互连金属提供，所述互连金属覆盖大部分芯片表面，除了发射光的孔。互连金属可以包括提供高导电率、易于图案化且不会氧化的任何合适的金属。例如，互连金属可以是金或钛金。可以提供金属键合衬垫16以进行引线键合。可以为应用选择VCSEL管芯布局的宽度18。例如，VCSEL管芯布局可以具有为约1.5mm的宽度。

VCSEL阵列的间距是从一个VCSEL孔12的中心到另一VCSEL孔12的中心的距离。常规的VCSEL间距大约为30-40μm，但在小VCSEL孔(例如，5μm的VCSEL孔)的情况下，所述VCSEL间距可能会减小到大约20μm。通常，可能希望减小VCSEL阵列的间距而不减小VCSEL孔的尺寸。本文中描述了VCSEL配置和用于制备此类配置的方法。

图2a和2b示出了具有多个VCSEL孔的常规VCSEL阵列20的俯视图。每一VCSEL 21包括台面22。接触金属24也被称作欧姆金属，所述接触金属的环设置在台面22内并且环绕氧化物孔26，也被称作VCSEL孔。氮化物通孔环27完全设置在欧姆金属环24内。外台面边缘标示为23。每一VCSEL之间的空间可以是沟槽28。通常，VCSEL发射器之间的间距受VCSEL之间的沟槽的尺寸以及欧姆接触金属和蚀刻通孔与有源装置进行电互连所需的台面顶部上的区域的限制。

随着VCSEL之间的期望间距变小，可用于与台面22进行欧姆接触以及在欧姆金属24与互连金属之间进行接触的区域变小，在下文更全面地描述。例如，欧姆金属24的开口可以略小于，等于或略大于氧化物孔26。欧姆金属24的外边缘可以略小于台面22。这是为了避免在台面22的侧壁或沟槽的底部上暴露的欧姆层和其它层之间产生任何短路。在具有4μm的氧化距离并且欧姆金属24从氧化物孔26和台面边缘23偏移1μm的VCSEL阵列中，保留2μm宽的金属区域。这仅提供用于使互连金属与欧姆金属对准的紧密对准公差。

图3示出了例如图2a和2b的俯视图所示的VCSEL装置30的截面图。示出在21处的图3的装置的中心区反映了单个VCSEL 21，例如图2a和2b所示。所制造的VCSEL装置包含底部金属接触件32、基板34、底部反射镜36、量子阱有源区38、顶部反射镜40、一个或多个氧化物孔42、接触金属44、电介质帽46和互连金属48。可以提供氮化硅层49。基板34、底部反射镜36和顶部反射镜40可以一起被称作晶片。VCSEL装置进一步包括填充有平坦化层52的沟槽50。沟槽使VCSEL 21彼此分离。在60处指示发射光的方向。

通常，VCSEL 21可以包括一个或多个反射镜，例如两个反射镜36和40，它们之间设置有光生成量子阱有源区38。每个反射镜可以包括使不同折射率的组成物交替的多个层。这些层中的每一个可以是一个或多个外延层，其包括包含铝的组成物。在一个实施例中，反射镜中的每一层为四分之一波长厚的层，或者为奇数个四分之一波长厚的层。例如，反射镜36、40可以包括交替的AlxGa(1-x)As层，其中层在x＝0.1与x＝0.85之间交替。在一个实施例中，一个反射镜可以为掺杂的n型，而另一个反射镜可以为掺杂的p型，使得p-n结位于反射镜34、40之间的量子阱有源层38处。

接触金属44放置在顶部反射镜的一部分上方，以形成用于VCSEL 21的台面的基底。对于p型GaAs，接触金属可以为例如Pt/Ti/Pt/Au。

为了提供对VCSEL 21的电流限制和电接触，可以比其它层更高的铝含量(“高铝含量层45a、45b”)来生长外延层之一。在图3的VCSEL阵列20中的氧化物孔42的位置处指示高铝含量层45a、45b。高铝含量层45a的一部分为氧化物孔42的前身，并且高铝含量层45b的一部分保持在氧化物孔42的中心。被氧化的高铝含量层45a的部分的长度被称作氧化距离。氧化距离足够长以符合如相对于图2a和2b所描述的设置在台面上的所有特征。典型的目标氧化距离可以为约10μm。

在台面配置(参考图2)中，以超出氧化距离的范围在氧化物孔42周围蚀刻沟槽到超过高铝含量层45a、45b的深度。典型的深度可以为约3.5μm。当VCSEL装置30处于蒸汽气氛中时，高铝含量层45a从AlGaAs转换为绝缘的氧化物，以形成氧化物孔42。通过在使VCSEL21的中心不被氧化(图3中表示为45b)的距离处停止氧化过程，VCSEL 21的中部会导电，同时绝缘孔由转换后的氧化物形成。因此，电流汇集通过形成的孔。

现在回到图2a和2b，沟槽28是可以蚀刻掉材料的地方，以提供到氧化层的通路，从而进行氧化过程。最大的圆圈表示在蚀刻工艺之后保留的台面22。氧化从该边缘23继续并在最内的圆圈25的外缘——即VCSEL孔26处停止。在此最内的圆圈内，尚未发生氧化，而在超出此圆圈25的范围的台面中的各处，已沿着高铝含量层发生了氧化。当电流在VCSEL的顶部与底部之间流动时，这提供了对VCSEL孔26的电流限制。通常，台面由电介质层覆盖。为了与半导体进行电欧姆接触，可以先沉积欧姆金属(接触金属)，接着进行电介质沉积，或者可以通过电介质蚀刻通孔，使得随后可以沉积接触金属并使之与半导体接触。因此，环24指示与半导体进行欧姆接触的区域。如果先沉积接触金属，则随后可以沉积电介质层并蚀刻通孔以允许欧姆金属与互连金属之间的连接。

参考图3，当在导电基板34上生长时，可以通过在晶片的底部上沉积均匀的金属层、例如N型欧姆接触件的底部金属接触件32来形成VCSEL阵列20的一个接触件。可以在晶片的顶部侧上对例如P型欧姆接触件的欧姆金属接触件44进行图案化，以留出开口，用于例如沿着路径60并在所述路径的方向上发射光，所述路径对应于高铝接触层45b的未氧化部分。可以在沟槽50中沉积平坦化层52以使表面重新平坦化。平坦化层可以包括例如陶瓷或聚合物电介质。互连金属48可以在平坦化层52上方进行沉积和图案化，并且部分地在接触金属44上方延伸。互连金属48应与具有足够的接触区域的金属接触件44直接接触，从而形成低电阻连接。

VCSEL阵列20包含第一接触件和第二接触件。第一接触件包括接触金属44，并且第二接触件包括基板34和底部金属接触件32。

上文描述了一种形成VCSEL设计的方法。可以修改这一方法以形成略有变化的小间距VCSEL设计。例如，在一个实施例中，可以不包含平坦化层，并且互连金属可以沿着台面的管芯壁向下沉积。在另一种修改的方法中，可以通过部分地蚀刻到底部反射镜中并在暴露的底部反射镜的顶部上沉积第二金属来形成第二接触件。

VCSEL装置的制造尺寸为约几十微米。不管用于形成VCSEL装置的方法是何种，VCSEL装置的间距都取决于沟槽宽度、台面的宽度(尤其是台面上的接触金属的宽度)以及台面上的接触金属内的通孔的宽度。通常，最小沟槽宽度大于约2μm。这是因为使用当前技术很难蚀刻较小的沟槽，并且即使可以蚀刻此类宽度，蚀刻速率通常也较慢，并且沟槽将不会蚀刻到期望深度以暴露出下面的氧化层。因此，通过减小沟槽宽度来减小间距是不切实际的。

因此，可能希望通过减小台面尺寸来减小VCSEL阵列的间距尺寸。减小台面尺寸的一种方法是减小氧化物孔的尺寸。然而，在许多应用中，不希望减小氧化物孔的尺寸。因此，通过减小氧化物孔的尺寸来减小间距尺寸通常不是有用的。

本公开教示了一种VCSEL设计，所述VCSEL设计具有较小的间距，而无需通过缩短氧化距离或从沟槽到氧化物孔的距离来减小沟槽尺寸或氧化物孔的尺寸。在一个实施例中，台面的同心部分相对于典型的台面尺寸变小，并且添加了台面接片以支撑接触金属。

为了减小VCSEL间距或VCSEL孔的中心之间的距离，除VCSEL孔自身以外的所有特征都可能会小于普通的VCSEL阵列。间距取决于在台面之间蚀刻的沟槽的宽度、VCSEL孔径和(两倍的)氧化距离。因此，例如，如果期望间距为24μm、VCSEL孔为10μm、台面之间的沟槽为2μm，则在每侧留出了12μm或6μm的氧化距离。如果期望间距为16μm，则留出2μm的氧化距离。

图4a和4b示出了根据一个实施例的附有接片的VCSEL设计。图4a示出了减小了以紧密间距实现VCSEL制造所需的对准公差的VCSEL台面设计。图4b示出了具有图4a的VCSEL设计的互连金属。

图4a的VCSEL元件80包括台面82、欧姆金属86、氧化物孔88和氮化物通孔90。台面82包括圆形台面部分83和台面接片84，而不是如相对于图2所示和所描述的绝对环形或圆形台面。欧姆金属86围绕氧化物孔88并沿着台面接片84延伸。氮化物通孔区域90大体上设置在台面接片84的中心，其中形成通孔以接近欧姆金属。

在所示实施例中，四个台面接片84设置有彼此相对的第一接片和第二接片以及彼此相对且垂直于第一接片和第二接片的第三接片和第四接片。在替代实施例中，可以设置更多或更少的接片，并且可以替代配置来设置接片，例如图6a-6e所示。通常，一个台面接片可能是最少的，而更多的接片可能会有助于使电流均匀地分配。在一些实施例中，台面接片可以大体上在台面圆形部分周围均匀地分布，以避免由于不对称引起的电流集聚。

当与例如图2所示的VCSEL装置相比时，图4a和4b的实施例的台面接片将欧姆金属86移动到通常仅包括沟槽的VCSEL装置的一部分上。这允许减小了圆形台面部分的尺寸。通过减小圆形台面部分，可以减小VCSEL阵列的间距。

图4b示出了接触图4a的VCSEL元件80的互连金属。图4b示出了互连金属92、互连金属内边缘94和互连金属外边缘96。沉积互连金属92的环，所述互连金属具有由互连金属内边缘94形成的内径但延伸超出台面82，所述内径大于VCSEL孔/氧化物孔88。互连金属覆盖阵列VCSEL芯片的大部分表面。在氮化物通孔90的区域，互连金属90与欧姆金属86进行接触。

图5a和5b示出了根据另一实施例的附有接片的VCSEL设计。图5a示出了减小了在不提供欧姆环的情况下以紧密间距实现VCSEL制造所需的对准公差的VCSEL台面设计。图5b示出了具有图5a的VCSEL设计的互连金属。图4a和4b的实施例与图5a和5b的实施例之间的主要区别在于，图5a和5b的实施例中的欧姆金属仅设置在台面接片84上。

图5a的VCSEL元件80包括台面82、台面接片84、欧姆金属86、氧化物孔88和氮化物通孔90。VCSEL元件80具有包括圆形台面部分和台面接片84的台面82，而不是绝对环形或圆形台面。在所示实施例中，四个台面接片84设置有彼此相对的第一接片和第二接片以及彼此相对且垂直于第一接片和第二接片的第三接片和第四接片。在其它实施例中，第一接片和第二接片可以不垂直于第三接片和第四接片。在替代实施例中，可以设置更多或更少的接片，并且可以替代配置来设置接片。欧姆金属86沿着台面接片84延伸，但不设置在氧化物孔88周围。氮化物通孔区域90大体上设置在台面接片84的中心，其中在氮化物中形成通孔以接近欧姆金属。这一方法依赖于从晶片顶部的半导体层内的欧姆接触件扩散的横向电流。

图5b示出了接触图5a的VCSEL元件80的互连金属。图5b示出了互连金属92、互连金属内边缘94和互连金属外边缘96。沉积互连金属92的环，所述互连金属具有由互连金属内边缘94形成的内径但延伸超出台面82，所述内径大于VCSEL孔/氧化物孔88，并且允许设置在台面接片84上的欧姆金属86的一部分暴露。互连金属覆盖阵列VCSEL芯片的大部分表面。在氮化物通孔90的区域，互连金属90与欧姆金属86进行接触。

在图4a和4b以及图5a和5b的每个实施例中，不需要绝缘层。在常规的VCSEL阵列中，蚀刻沟槽以允许接近氧化层。然而，VCSEL孔通过半导体层彼此连接，因此需要绝缘植入物以使VCSEL彼此绝缘并防止电流泄漏通过不会发出激光的区域。在本文中所描述的方法中，台面通过蚀刻各层而彼此完全分离，因此不需要绝缘植入物。VCSEL孔和台面接片周围的区域可以设置有完全氧化的氧化物层，以防止电流泄漏到基板中。因此，台面接片的宽度可以比氧化距离小约两倍。例如，在VCSEL孔为6μm且氧化距离为4μm的情况下，接片宽度可以为大约6μm，或者可以在大约3μm到大约8μm的范围内。欧姆接触件可以为约较窄的2μm或4μm，并且氮化物通孔可以因此为大约3μm宽。

如先前所描述，VCSEL元件80可以设置有任何合适数量的台面接片84。图6a示出了根据一个实施例的具有带有一个台面接片84的台面82的VCSEL元件80。图6b示出了根据一个实施例的具有带有两个台面接片84的台面82的VCSEL元件80。图6c示出了根据一个实施例的具有带有三个台面接片84的台面82的VCSEL元件80。图6d示出了根据一个实施例的具有带有四个台面接片84的台面82的VCSEL元件80。图6e示出了根据一个实施例的具有带有五个台面接片84的台面82的VCSEL元件80。

图7a-7c示出了根据各种实施例的具有并入到VCSEL阵列中的台面接片的VCSEL元件。基于本公开的教示，可以设想或考虑许多其它布置。

图7a示出了具有不规则间隔的VCSEL阵列配置。这是伪随机阵列100，其中VCSEL元件102的台面彼此完全分离。例如，这可能适于间距为20μm的阵列。对于其中台面完全分离的VCSEL阵列，可以将阵列细分为共享互连金属接触件或提供可单独寻址的VCSEL的较小阵列。

图7b示出了具有正方形排列的VCSEL阵列配置。正方形阵列104由每一VCSEL元件106的具有四个接片108的台面形成，并且以使得相邻的VCSEL元件106的接片108重叠的方式布置。例如，这可能适于间距为16μm的阵列。

图7c示出了具有六角形排列的VCSEL阵列配置。阵列110为六角形紧密封装阵列，其中每一VCSEL元件112的台面具有四个重叠的接片114。例如，这可能适于间距为17μm的阵列。

如本文中所使用，术语“基本上”或“大体上”是指动作、特性、性质、状态的完全或几乎完全的范围或程度，包封意味着对象要么是完全包封的，要么是几乎完全包封的。相对于绝对完整性的偏差的容许精确程度在一些情况下可能取决于具体情形。然而，一般而言，完成的接近度将是具有如获得了绝对且全部完成那样总体上相同的总体结果。当以否定含义使用以指代动作、特性、性质、状态、结构、项目或结果的完全或几乎完全缺失时，“基本上”或“通常”的使用同样适用。例如，“基本上不含”或“通常不含”元素的元素、组合、实施例或组成实际上仍然可以包含这种元素，只要所述元素总体上无显著效果即可。

为了帮助专利局和在本申请中发布的任何专利的任何读者解释所附的权利要求，申请人希望注意，除非在特定权利要求中明确使用了词语“用于……的方法”或“用于……的步骤”，否则他们不希望所附的权利要求或权利要求要素中的任何一条援引35 U.S.C.§112(f)的规定。

另外，如本文所用，短语“[X]和[Y]中的至少一个”，其中X和Y是可以包含在本公开的实施例中的不同组件，意味着所述实施例可以包含组件X而不包含组件Y，所述实施例可以包含组件Y而不包含组件X，或者所述实施例可以包含组件X和组件Y两者。类似地，当如“[X]、[Y]和[Z]中的至少一个”等短语关于三个或更多个组件使用时，所述短语意味着这一实施例可以包括三个或更多组件中的任何一个任何组件的任何组合或子组合、或者所有组件。

在前述描述中，出于说明和描述的目的，已经给出了本公开的各个实施例。所述实施例不旨在是详尽的或将本发明限于所公开的精确形式。鉴于以上教导，明显的修改或变化是可能的。选择并描述了不同实施例，以便提供对本公开的原理和其实际应用的最佳说明并且使本领域普通技术人员能够利用如适于所构想的特定用途的具有各种修改的各个实施例。所有这种修改和变化均在如由所附权利要求书在根据其公平、合法且平等有权取得的广度解释时确定的本公开的范围内。