A/D转换器和电子设备

技术领域

本发明涉及A/D转换器和电子设备。

背景技术

近年来，例如，在数码相机和智能电话中，应用有半导体微制造技术的CMOS(Complementary Metal Oxide Semiconductor：互补金属氧化物半导体)图像传感器和其他摄像装置被广泛应用。

在这些摄像装置中，在作为光电转换元件而布置于每个像素的光电二极管中对从被摄体入射的光进行光电转换，然后经由放大晶体管和垂直信号线读取与通过这种光电转换获得的电荷量相对应的电压信号，通过具有比较器的A/D转换器对该电压信号进行模拟/数字(A/D)转换，并且作为摄像数据输出。

在通过使用CMOS或其他摄像装置的摄像设备拍摄高亮度物体的图像的情况下，由于因A/D转换部中的同时反转而引起的电源噪声，可能在所拍摄图像上产生沿左右方向延伸的带状线噪声(所谓的条纹)。提出有一种抑制条纹产生的技术(例如，参照专利文献1)。

[引用列表]

[专利文献]

[专利文献1]

日本专利特开第2005-252529号

发明内容

[技术问题]

顺便提及，在使用CMOS或其他摄像装置的摄像设备利用顺序A/D转换器拍摄高亮度被摄体的图像的情况下，即，在对像素信号线施加过大输入的情况下，会有明显不同的电流在A/D转换部所包括的前置放大器部中的差分对晶体管中流动。

因此，即使在低位转换时，也会有明显不同的电流在差分对晶体管中流动，并且比较器的比较时间相对于输入信号呈指数变化。结果，由这种输入差分引起的比较时间差可能表现为条纹。

本发明鉴于上述情况而完成。本发明的目的在于提供一种在向像素信号线施加过大输入的情况下能够抑制条纹的A/D转换器和电子设备。

[解决问题的技术方案]

为了实现上述目的，根据本发明的A/D转换器包括比较器电路和第一晶体管。比较器电路执行用以判断是否输入像素信号的过大输入的与阈值电压的比较。所述第一晶体管中所述比较结构被输入控制端子，所述第一晶体管形成箝位电路。

当箝位电路接通(关闭)时，第一晶体管使在第一预定位置和第二预定位置中流动的电流相等，或者使第一预定位置处和第二预定位置处的电压相等，第一预定位置和第二预定位置在箝位时彼此连接。因此，可以抑制条纹的产生。

[本发明的有益效果]

本发明可以通过减小在差分放大器输出处产生的电压的差来抑制条纹。应当注意，上述有益效果仅为示例性而非限制性。本发明可以提供在本文中描述的任何有益效果。

附图说明

图1是示出根据实施例的固体摄像装置的构造例的框图。

图2是示出应用有本技术的A/D转换器的实施例的构造例的图。

图3是在使用7位A/D转换器的情况下像素信号的电压与阈值电压信号的电压之间的关系的说明图。

图4是示出根据第一实施例的前置放大器部的详细构造的图。

图5是示出阈值判定电路的电路构造例的图。

图6是示出由阈值判定电路(阈值判定用路径)执行的处理的流程图。

图7是示出根据第一实施例的第二变形例的前置放大器部的详细构造的图。

图8是示出根据第一实施例的第三变形例的前置放大器部的详细构造的图。

图9是示出根据第二实施例的前置放大器部的详细构造的图。

图10是示出根据第二实施例的第一变形例的前置放大器部的详细构造的图。

图11是示出根据第三实施例的前置放大器部的详细构造的图。

图12是示出根据第三实施例的第一变形例的前置放大器部的详细构造的图。

图13是示出初始电压设定电路的示例的图。

图14是示出根据第四实施例的信号处理部的示意性构造的框图。

图15是示出应用有本技术的间接飞行时间(time-of-flight)距离传感器的示例的框图。

图16是示出根据本技术的实施例的像素的构造例的电路图。

具体实施方式

下面将参照附图详细说明本发明的实施例。应当注意，在以下实施例的说明中，相同的元件由相同的附图标记表示，并且将不再对其赘述。

(1)第一实施例

[固体摄像装置的构造例]

图1是示出根据实施例的固体摄像装置的构造例的框图。

固体摄像装置1包括像素阵列部2、行扫描电路3、信号处理部4、时序控制部5、列扫描电路6和图像处理部7。

在以上构造中，像素阵列部2包括多条扫描线和多条信号线。在各扫描线与各信号线之间的相交处布置有像素电路，使得多个像素电路以二维矩阵的方式布置。

在时序控制部5的控制下，行扫描电路3使多条扫描线中的任何一者处于有效状态，并且通过驱动与处于有效状态的扫描线相对应的一行像素电路来输出像素信号，其中，像素电路构成像素阵列部2。

信号处理部4包括多个稍后描述的A/D转换器，并且信号处理部4通过对输入的像素信号进行A/D转换或其他信号处理来生成像素数据。

时序控制部5控制行扫描电路3、信号处理部4和列扫描电路6各者操作的时序。

在时序控制部5的控制下，列扫描电路6与行扫描电路3和信号处理部4的操作同步地操作，并且列扫描电路6将在信号处理部4中针对各个信号线被信号处理的信号作为像素数据顺序地传送到图像处理部7。

图像处理部7对包括多个像素数据的图像数据进行各种类型的图像处理。

在图像处理中，例如，执行去马赛克处理和白平衡处理等。

随后，将图像处理后的图像数据发送到诸如图像存储器等外部记录设备。

前面的说明假定图像处理部7被布置在固体摄像装置1中。然而，可替代地，图像处理部7也可以单独地布置在固体摄像装置1的外部。

此外，固体摄像装置1中的电路可以分别布置在单个半导体基板上或者可以分散地布置在多个堆叠的半导体基板上。

[A/D转换器的构造例]

图2是示出应用了本技术的A/D转换器的实施例的构造例的图。

如图2所示，A/D转换器10包括局部参考电压产生部11、D/A转换部12、前置放大器部13、比较器部14、逐次转换逻辑部15和旋转逻辑部16。

多个局部参考电压产生部11设置在信号处理部4中。基于从参考电压产生部5A提供的标准参考信号(标准参考电压)STref，局部参考电压产生部11产生并输出将在A/D转换器10中使用的多种类型的局部标准参考信号(局部标准参考电压)Sref。

在稍后描述的逐次转换逻辑部和旋转逻辑部的控制下，D/A转换部12使用由局部参考电压产生部11产生的多种类型的局部标准参考信号Sref，来对控制数据D

前置放大器部13对阈值电压信号S

比较器部14将从前置放大器部输出的差分信号OUTP和OUTN进行比较，并且输出比较结果D

逐次转换逻辑部15根据比较结果数据D

旋转逻辑部16基于从设置在信号处理部5中的伪随机数生成部4B提供的伪随机数数据D

[A/D转换器操作的概述]

下面，将概述A/D转换器10的操作。

A/D转换器10从代表A/D转换结果的像素数据D

首先，逐次转换逻辑部15通过将所有位设为中心电压(Vrc)来执行初始值设定。

与上述操作并行地，伪随机数生成部4B将伪随机数数据D

前置放大器部13通过放大输入的像素信号S

比较器部14将差分信号OUTP和OUTN的电压进行比较，并且将结果作为比较结果数据D

逐次转换逻辑部15根据比较结果数据D

D/A转换部12使用由局部参考电压产生部11生成的多种局部标准参考信号Sref，对输入的控制数据D

随后，以与上述相同的方式，逐次比较从最高有效位(MSB)到最低有效位(LSB)的所有位，并且逐次转换逻辑部15确定并存储所有位的值。

当所有位的值被确定时，将所存储的数据作为A/D转换结果数据从输出端子TD

[常规的A/D转换器的问题]

下面激昂说明关于A/D转换器的常规技术的问题。

图3是在使用7位A/D转换器作为示例的情况下像素信号的电压与阈值电压信号的电压之间的关系的说明图。

关于图3中的像素信号S

参照图3，假定在A/D转换时的第x位由(x)指定。例如，MSB转换时的输入信号对应于(7)，而LSB转换时的输入信号对应于(1)。

图3的(a)示出了在比较开始时像素信号S

逐次转换型的A/D转换器根据比较器的比较结果以接近像素信号S

相对于此，在图3的(c)所示的示例的情况下，即使在LSB转换(1)时，像素信号S

[根据第一实施例的比较器部的详细构造]

图4是示出根据第一实施例的前置放大器部13的详细构造的图。

前置放大器部13包括P沟道MOS晶体管TR11、P沟道MOS晶体管TR12和恒流源CC。P沟道MOS晶体管TR11以源极端子S连接到电源线AVD且栅极端子G连接到漏极端子D的方式被构造以形成二极管连接。P沟道MOS晶体管TR12以源极端子S连接到电源线AVD且栅极端子G连接到P沟道MOS晶体管TR11的栅极端子G的方式被构造，使得P沟道MOS晶体管TR12与P沟道MOS晶体管TR11配合起到电流镜电路的作用。恒流源CC的一端连接到P沟道MOS晶体管TR11的漏极端子D，另一端连接到接地线AVS。

此外，前置放大器部13包括P沟道MOS晶体管TR13、P沟道MOS晶体管TR14和第一负载电阻R1。P沟道MOS晶体管TR13以像素信号S

此外，前置放大器部13包括P沟道MOS晶体管TR15、P沟道MOS晶体管TR16和第二负载电阻R2。P沟道MOS晶体管TR15以阈值电压信号S

此外，前置放大器部13包括阈值判定电路21。阈值判定电路21的一个输入端子连接到P沟道MOS晶体管TR14的漏极端子，以接收第一输出信号OUTP的输入。阈值判定电路21的另一个输入端子连接到P沟道MOS晶体管TR16的漏极端子，以接收第二输出信号OUTN的输入。阈值判定电路21将第一输出信号OUTP和第二输出信号OUTN进行比较，并且输出判别结果信号S

另外，前置放大器部13包括N沟道MOS晶体管TR17。N沟道MOS晶体管TR17以如下方式被构造：漏极端子D连接到P沟道MOS晶体管TR13的漏极端子D和P沟道MOS晶体管TR14的源极端子之间的连接点CP1，且源极端子D连接到P沟道MOS晶体管TR15的漏极端子D和P沟道MOS晶体管TR16的源极端子之间的连接点CP2。当从阈值判定电路21输出的判别结果信号S

在以上构造中，N沟道MOS晶体管TR17形成箝位电路。

此外，P沟道MOS晶体管TR13、P沟道MOS晶体管TR14、P沟道MOS晶体管TR15、P沟道MOS晶体管TR16、第一负载电阻R1和第二负载电阻R2形成差分放大器DA。

在像素信号S

另一方面，在像素信号S

在上述情况下，当N沟道MOS晶体管TR17导通(被置于关闭状态)时，能够使在负载电阻R1和R2中流动的电流彼此相等，使得第一输出信号OUTP和第二输出信号OUTN处于相同的电位。

因此，能够使连接于后级的比较器部14的转换时间相同。这使得可以降低因比较器的转换速度差异而引起的条纹所致的劣化程度。

下面将说明过大的输入信号的判定方法。

在通常的A/D转换处理之前，将阈值电压S

另一方面，在像素信号S

随后，执行通常的A/D转换处理。

[比较器部的电路构造例]

下面将说明比较器部14的电路构造例。

图5是示出比较器电路14的电路构造例的图。

如图5所示，比较器部14大致分为放大部(放大段)14A和锁存部14B。

放大部14A包括P沟道MOS晶体管TR21、N沟道MOS晶体管TR22、P沟道MOS晶体管TR23、N沟道MOS晶体管TR24和N沟道MOS晶体管TR25。P沟道MOS晶体管TR21以源极端子S连接到数字电源DVD且栅极端子G连接到时钟信号线CLK的方式被构造。N沟道MOS晶体管TR22以漏极端子D连接到P沟道MOS晶体管TR21的漏极端子且栅极端子G连接到正输入端子INP的方式被构造。P沟道MOS晶体管TR23以源极端子S连接到数字电源DVD且栅极端子连接到时钟信号线CLK的方式被构造。N沟道MOS晶体管TR24以漏极端子D连接到P沟道MOS晶体管TR23的漏极端子D且栅极端子G连接到负输入端子INN的方式被构造。N沟道MOS晶体管TR25以漏极端子D与N沟道MOS晶体管TR22的源极端子S和N沟道MOS晶体管TR24的源极端子S共同连接、栅极端子G连接到时钟信号线CLK且源极端子S连接到数字接地DVS的方式被构造。

此外，放大部14A包括反相器TR31和TR32以及反相器TR33和TR34。这些反相器相互协作以实现信号放大。

锁存部14B包括P沟道MOS晶体管TR41、P沟道MOS晶体管TR42、N沟道MOS晶体管TR43和N沟道MOS晶体管TR44。P沟道MOS晶体管TR41以源极端子S连接到数字电源DVD且栅极端子G连接到时钟信号线CLK的方式被构造。P沟道MOS晶体管TR42以源极端子S连接到数字电源DVD且漏极端子D连接到P沟道MOS晶体管TR41的漏极端子D的方式被构造。N沟道MOS晶体管TR43以漏极端子D连接到P沟道MOS晶体管TR41的漏极端子D和P沟道MOS晶体管TR42的漏极端子D且栅极端子G连接到P沟道MOS晶体管TR31的漏极端子D和N沟道MOS晶体管TR32的漏极端子D的方式被构造。N沟道MOS晶体管TR44以漏极端子D连接到N沟道MOS晶体管TR43的源极端子S、源极端子S连接到数字接地DVS且栅极端子G连接到P沟道MOS晶体管TR42的栅极端子G的方式被构造。

此外，锁存部14B包括P沟道MOS晶体管TR45、P沟道MOS晶体管TR46、N沟道MOS晶体管TR47和N沟道MOS晶体管TR48。P沟道MOS晶体管TR45以源极端子S连接到数字电源DVD且栅极端子G连接到时钟信号线CLK的方式被构造。P沟道MOS晶体管TR46以如下方式被构造：源极端子S连接到数字电源DVD、漏极端子D连接到P沟道MOS晶体管TR45的漏极端子D且栅极端子G连接到P沟道MOS晶体管TR42的漏极端子D和N沟道MOS晶体管TR43的漏极端子D。N沟道MOS晶体管TR47以如下方式被构造：漏极端子D连接到P沟道MOS晶体管TR45的漏极端子D和P沟道MOS晶体管TR46的漏极端子D，栅极端子G连接到P沟道MOS晶体管TR33的漏极端子D和N沟道MOS晶体管TR34的漏极端子D。N沟道MOS晶体管TR48以如下方式被构造：漏极端子D连接到N沟道MOS晶体管TR47的源极端子S，源极端子S连接到数字接地DVS，栅极端子G连接到P沟道MOS晶体管TR46的栅极端子G。

在以上构造中，比较器部14根据在时钟信号线CLK上升时输入的信号INP和INN来输出比较器输出OUTP。

[阈值判定电路的操作]

图6是示出由过大输入判定电路(阈值判定电路)执行的处理的流程图。

首先，将阈值电压S

在以上示例中，可以通过扩展D/A转换部12的功能或通过设置单独的设定电路来执行电压设定。

接下来，阈值判定电路21用于将像素信号S

在步骤S12中的判定结果指示像素信号S

因此，N沟道MOS晶体管TR17保持关断(被置于打开状态)(步骤S14)。

结果，差分放大器DA保持通常的运行状态。

相对于此，在步骤S12中的判定结果指示像素信号S

因此，N沟道MOS晶体管TR17导通(被置于关闭状态)(步骤S13)。

结果，在连接点CP1和CP2之间形成短路，使得输出电压OUTP和OUTN基本上彼此相等。

因此，即使施加有过大输入电压，输入到比较器部14的电压差分的值也极小。因此，即使在过大输入操作时，也能够减小对比较器部14的输入，从而能够使转换速度与其他像素信号的转换速度相同。因此，可以减少由条纹引起的劣化。

[第一实施例的有益效果]

如上所述，即使在向差分放大器DA施加过大输入的情况下，第一实施例也能够使低位转换时所需的响应时间与未向差分放大器DA施加过大输入的情况相同。因此，可以减少由条纹引起的劣化。

[第一实施例的第一变形例]

在上述构造中，假定将一次阈值电压S

然而，也可并非将阈值电压S

当采用上述构造时，通过简单地改变N沟道MOS晶体管TR17和从逐次转换逻辑部15到栅极端子G的配线并且改变逐次转换逻辑部15的控制程序，能够实现根据第一实施例的操作。

[第一实施例的第二变形例]

图7是示出根据第一实施例的第二变形例的前置放大器部的详细构造的图。

在图7中，与图4所示的那些元件相同的元件由与对应元件相同的附图标记表示。

根据第一实施例的第二变形例的前置放大器部13A与根据第一实施例的前置放大器部13的不同之处在于，前者包括比较判定电路25和N沟道MOS晶体管TR17A。比较判定电路25将像素信号S

第一实施例的第二变形例还被构造为在像素信号S

[第一实施例的第三变形例]

图8是示出根据第一实施例的第三变形例的前置放大器部的详细构造的图。

在图8中，与图4所示的那些元件相同的元件由与对应元件相同的附图标记表示。

根据第一实施例的第三变形例的前置放大器部13B与根据第一实施例的前置放大器部13的不同之处在于，前者包括将像素信号S

第一实施例的第三变形例还被构造为在像素信号S

[第一实施例的第四变形例]

在前述说明中，假定前置放大器部13B的输入级处的MOS晶体管被构造为P沟道MOS晶体管。然而，可替代地，前置放大器部13B的输入级处的MOS晶体管也可以被构造为N沟道MOS晶体管。

(2)第二实施例

[根据第二实施例的比较器部的详细构造]

图9是示出根据第二实施例的前置放大器部的详细构造的图。

在图9中，与图4所示的第一实施例的那些元件相同的元件由与对应元件相同的附图标记表示。

根据第二实施例的前置放大器部13C与根据第一实施例的前置放大器部13的不同之处在于，前者包括N沟道MOS晶体管TR51。N沟道MOS晶体管TR51代替N沟道MOS晶体管TR17和阈值判定电路21而起到二极管的作用。

在以上构造中，N沟道MOS晶体管TR51以如下方式被构造：漏极端子D连接到P沟道MOS晶体管TR14的漏极端子D与电阻R1之间的连接点CP11，源极端子S连接到P沟道MOS晶体管TR16的漏极端子D与电阻R2之间的连接点CP12，且栅极端子G连接到连接点CP11。

在像素信号S

此外，由于仅从像素信号S

然而，为了匹配负载容量，还可以以栅极和漏极连接到CP12侧且源极连接到CP11侧的方式构成与TR51相同的N沟道MOS晶体管。

[根据第二实施例的第一变形例的比较器部的详细构造]

图10是示出根据第二实施例的第一变形例的前置放大器部的详细构造的图。

在图10中，与图4所示的第一实施例的那些元件相同的元件由与对应元件相同的附图标记表示。

根据第二实施例的前置放大器部13D与根据第一实施例的前置放大器部13的不同之处在于，前者包括代替N沟道MOS晶体管TR17和阈值判定电路14的起到二极管作用的N沟道MOS晶体管TR52。

在上述构造中，N沟道MOS晶体管TR52以如下方式被构造：漏极端子D连接到P沟道MOS晶体管TR13的漏极端子D与P沟道MOS晶体管TR14的源极端子S之间的连接点CP1，源极端子S连接到P沟道MOS晶体管TR15的漏极端子D与P沟道MOS晶体管TR16的源极端子S之间的连接点CP2，且栅极端子G连接到连接点CP1。

根据上述构造，在像素信号S

在上述情况下，也与第二实施例同样地，仅从像素信号S

然而，为了匹配负载容量，还可以以栅极和漏极连接到CP12侧且源极连接到CP11侧的方式构成与TR52相同的N沟道MOS晶体管。

[第二实施例的第二变形例]

在前述说明中，假定在前置放大器部13C的输入级处的MOS晶体管被构造为P沟道MOS晶体管。然而，可替代地，在前置放大器部13C的输入级处的MOS晶体管也可以被构造为N沟道MOS晶体管。

(3)第三实施例

[根据第三实施例的比较器部的详细构造]

图11是示出根据第三实施例的前置放大器部的详细构造的图。

在图11中，与图4所示的第一实施例的那些元件相同的元件由与对应元件相同的附图标记表示。

根据第三实施例的前置放大器部13E与根据第一实施例的前置放大器部13的不同之处在于，前者包括代替N沟道MOS晶体管TR17的P沟道MOS晶体管TR53，该P沟道MOS晶体管TR53基于从阈值判定电路21输出的判别结果信号S

在上述构造中，P沟道MOS晶体管TR53以如下方式被构造：漏极端子D连接到P沟道MOS晶体管TR13的栅极端子G，栅极端子G连接到阈值判定电路21的输出端子OUTP1。

在阈值判定电路21检测到像素信号S

[根据第三实施例的第一变形例的前置放大器部的详细构造]

图12是示出根据第三实施例的第一变形例的前置放大器部的详细构造的图。

在图12中，与图11所示的第三实施例的那些元件相同的元件由与对应元件相同的附图标记表示。

根据第三实施例的第一变形例的前置放大器部13F与根据第三实施例的前置放大器部13E的不同之处在于，前者包括阈值判定电路30。阈值判定电路30将像素信号S

同样，在像素信号S

下面将简要地说明在以上实施例中使用的初始电压设定电路的构造。

图13是示出初始电压设定电路的示例的图。

初始电压设定电路确保在电阻R3的电压下降时起到电流源作用的P沟道MOS晶体管TR12的漏极端子-源极端子电压Vds，并且还定义并设定要施加到前置放大器部13中的P沟道MOS晶体管TR13的栅极端子G的初始值电压V

(4)第四实施例

前述实施例已经针对用于处理一个像素的A/D转换器进行说明。然而，下述的第四实施例是包括对多个像素顺序进行A/D转换处理的多个A/D转换器的信号处理部的实施例。

[根据第四实施例的信号处理部的示意性构造]

图14是示出根据第四实施例的信号处理部的示意性构造的框图。

图14所示的信号处理部4A是示出每个A/D转换器对8个像素进行分时处理(time-sharing processing)的情况的示例。为了简化说明，尽管信号处理部4A包括2n个A/D转换器，但是图14仅示出n个A/D转换器10-1至10-n(n是自然数)。实际上，剩余的n个A/D转换器被布置在从图中的像素向上延伸的输出信号线的上侧。

在上述情况下，A/D转换器10-1至10-n的构造与图2所示的A/D转换器10的构造相同。图14示出有D/A转换部12、前置放大器部13、比较器部14、逐次转换逻辑部15和旋转逻辑部16。

在图14所示的情况下，为各A/D转换器10-1分别分配8个像素，即包括像素PX1～PX4、像素PX11～PX14、像素PX21～PX24和像素PX31～PX34在内的总共16个像素的一半像素。

更具体地，为图中所示的A/D转换器10-1分配总共8个像素，即，像素PX1、PX3、PX11、PX13、PX21、PX23、PX31和PX33。

类似的，为未示出的A/D转换器各者分配总共8个像素，即，像素PX2、PX4、PX12、PX14、PX22、PX24、PX32和PX3。

(根据第四实施例的信号处理部的基本操作)

下面将说明根据第四实施例的信号处理部4A的基本操作。

信号处理部4A所包括的A/D转换器10-1～10-n和未示出的n个A/D转换器彼此同步地执行独立的处理。因此，下面说明例如A/D转换器10-1的基本操作。

例如，当A/D转换器10-1执行单次数据读取操作时，A/D转换器10-1按顺序对像素PX1、像素PX3、像素PX11、像素PX13、像素PX21、像素PX23、像素PX31和像素PX33依次进行处理。

更具体地，在单次数据读取操作的第一处理时刻，在稍后描述的逐次转换逻辑部和旋转逻辑部的控制下，A/D转换器10-1的D/A转换部12使用由局部参考电压产生部11产生的多种类型的局部标准参考信号Sref来对控制数据D

因此，前置放大器部13对从像素信号输入端子TSL1输入的对应于像素PX1的像素信号S

比较器部14将以上前置放大器输出进行比较，并且将比较结果数据D

逐次转换逻辑部15不仅输出用以对比较结果数据D

随后，在第二处理时序到第八处理时序中，A/D转换器10-1对与各个像素相对应的像素信号S

在以上示例中，A/D转换器10-2至10-n和未示出的n个A/D转换器也以并行方式执行与上面相同的处理。

如上所述，第四实施例除提供第一实施例的有益效果外，还提供额外的有益效果。更具体地，与所包括的A/D转换器的数量与像素的数量相同的情况相比，第四实施例能够将所包括的A/D转换器的数量减少至大约1/8，从而减小信号处理部4A的电路面积。因此，可以减小固体摄像装置的设置面积，并且可以减小并入固体摄像装置的设备的尺寸。

(5)第五实施例

图15是示出应用有本技术的间接飞行时间距离传感器的示例的框图。

间接飞行时间(Indirect-Time of Flight)距离传感器100包括传感器芯片101和电路芯片102。电路芯片102堆叠在传感器芯片101上。

像素阵列部112包括以二维网格图案排列在传感器芯片101上的多个像素111。这里，像素阵列部112可以以矩阵方式布置，并且可以包括多条列信号线。列信号线连接到各个像素。

在电路芯片102上设置有垂直驱动电路113、列信号处理部114、时序调整电路115和输出电路116。

垂直驱动电路113被构造为驱动像素并且将像素信号输出到列信号处理部114。

列信号处理部114对输入的像素信号进行A/D转换处理，并且将A/D转换后的像素数据输出到输出电路116。

输出电路116对来自列信号处理部114的像素数据执行例如CDS(CorrelatedDouble Sampling：相关双采样)处理，并且将处理后的像素数据输出到下一级的信号处理电路。

时序控制电路115被构造为控制垂直驱动电路113的各个驱动时序。列信号处理部114和输出电路116与从时序控制电路115输出的垂直同步信号同步地操作。

下面将详细地说明像素阵列部112所包括的像素111。

图16是示出根据本技术的实施例的像素的构造例的电路图。

像素阵列部112包括以二维网格图案排列的多个像素111。每个像素111被构造为能够接收红外光并且将接收到的红外光光电转换为像素信号。

此外，针对每列像素111垂直地布设垂直信号线VSL1和VSL2。当像素阵列部112中的总列数为M(M为整数)时，总共布设2×M条垂直信号线。每个像素具有两个抽头。垂直信号线VSL1连接到每个像素111的抽头A，而垂直信号线VSL2连接到每个像素111的抽头B。此外，垂直信号线VSL1传输像素信号AINP1，而垂直信号线VSL2传输像素信号AINP2。

垂直驱动电路113顺序地选择并驱动像素区域112的行，以使各行针对每个像素区块221同时输出像素信号AINP1和AINP2。即，垂直驱动电路113同时驱动像素111的第2k行和第(2k+1)行。

像素111分别包括光电二极管121、两个传输晶体管122和123、两个复位晶体管124和125、两个抽头(浮动扩散层126和127)、两个放大晶体管128和129、以及两个选择晶体管130和131。

光电二极管121对所接收的光进行光电转换，并产生电荷。光电二极管121设置在半导体基板的背面上，而电路设置在半导体基板的正面上。这种类型的固体摄像装置被称为背照式固体摄像装置。可选地，代替背照式构造，可以采用前照式构造，在前照式构造中，光电二极管121设置在半导体基板的正面上。

传输晶体管122和传输晶体管123根据来自垂直驱动电路113的传输信号TRG，将电荷从光电二极管121分别依次传输到TAPA 126和TAPB 127。

TAPA 126和TAPB 127累积传输来的电荷，并且产生与所累积的电荷量相对应的电压。

溢流晶体管132是将光电二极管121的电荷顺序地排出到高电位电源VDD的晶体管，并具有使光电二极管121复位的功能。

复位晶体管124和125根据来自垂直驱动电路113的复位信号RSTp，分别从TAPA126和TAPB 127提取电荷，以使电荷量初始化。

放大晶体管128和129对TAPA 126和TAPB 127的电压分别进行放大。选择晶体管130和131根据来自垂直驱动电路113的选择信号SELp，将放大后的电压信号作为像素信号通过两条垂直信号线(例如，VSL1和VSL2)输出到列信号处理部114。垂直信号线和垂直信号线VSL2连接到列信号处理部114中的一个A/D转换器10的输入。

应当注意，像素111的电路构造不限于图15所示的电路构造，只要能够通过光电转换产生像素信号即可。

与第四实施例的情况同样地，第五实施例能够减少固体摄像装置的设置面积，并且能够减小间接飞行时间距离传感器的尺寸。

应当注意，本文说明的有益效果仅是示例性而非限制性。本技术可以提供本文描述的那些效果以外的有益效果。

应当注意，本技术还能够采用以下构造。

(1)

一种A/D转换器，其包括：

比较器电路，其执行与阈值电压的比较，以判断是否已经输入像素信号的过大输入；和

第一晶体管，其中所述比较的结果被输入控制端子，所述第一晶体管形成箝位电路。

(2)

根据(1)所述的A/D转换器，其中，使在第一预定位置和第二预定位置中流动的电流相等，或者使所述第一预定位置和所述第二预定位置处的电压相等，所述第一预定位置和所述第二预定位置在箝位时被彼此连接。

(3)

根据(1)或(2)所述的A/D转换器，还包括：

一对差分对晶体管，其形成输入电流线和参考电流线；和

一对偏置晶体管，其控制在所述差分对晶体管中流动的偏置电流，

其中，所述第一晶体管设置在所述一对偏置晶体管的上游侧或下游侧。

(4)

根据(1)至(3)中任一项所述的A/D转换器，

其中，所述箝位电路包括阈值判定电路，所述阈值判定电路用于判定是否已经输入具有等于或大于预定的过大输入阈值的值的信号作为所述像素信号，并且，

基于所述阈值判定电路的输出，所述第一晶体管在箝位时被连接的第一预定位置和第二预定位置之间形成短路。

(5)

一种A/D转换器，包括：

一对差分对晶体管，其形成输入电流线和参考电流线；

一对偏置晶体管，其控制在所述差分对晶体管中流动的偏置电流；和

二极管，阳极连接到第一预定位置，阴极连接到第二预定位置，所述第一预定位置和所述第二预定位置在箝位时被连接。

(6)

一种电子设备，包括：

像素阵列部，其包括执行光电转换并且以阵列形式布置的多个像素；和

信号处理部，其读取来自所述像素阵列部的模拟像素信号，并且进行信号处理，

其中，所述信号处理部包括对所述模拟像素信号进行模拟/数字转换的A/D转换器，并且，

所述A/D转换器包括：

比较器电路，其执行与阈值电压的比较，以判断是否已经输入像素信号的过大输入；和

第一晶体管，其中所述比较的结果被输入作为控制端子，所述第一晶体管形成箝位电路。

(7)

一种电子设备，包括：

像素阵列部，其包括执行光电转换并且以阵列形式设置的多个像素；和

信号处理部，其读取来自所述像素阵列部的模拟像素信号，并且进行信号处理，

其中，所述信号处理部包括对所述模拟像素信号进行模拟/数字转换的A/D转换器，并且，

所述A/D转换器包括：

一对差分对晶体管，其形成输入电流线和参考电流线；

一对偏置晶体管，其控制在所述差分对晶体管中流动的偏置电流；和

二极管，阳极连接到第一预定位置，阴极连接到第二预定位置，所述第一预定位置和所述第二预定位置在箝位时被连接。

[附图标记列表]

2：像素阵列部

4：信号处理部

10：A/D转换器

11：局部参考电压产生部

12：D/A转换部

13、13A至13F：前置放大器部

14：比较器部

14A：放大部

14B：锁存部

15：逐次转换逻辑部

16：旋转逻辑部

21：阈值判定电路

CP1、CP11：连接点(第一预定位置)

CP2、CP12：连接点(第二预定位置)

TR17、TR17A、TR17B：N沟道MOS晶体管(箝位电路)

TR51、TR52：N沟道MOS晶体管(箝位电路)

TR53：P沟道MOS晶体管(开关元件)

DA：差分放大器

S