电子封装件及其制法

技术领域

本发明有关一种半导体封装制程，尤指一种堆叠形式的电子封装件及其制法。

背景技术

随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装型态，其中，为提升电性功能及节省封装空间，业界遂发展出堆叠多个封装结构以形成封装堆叠结构(Package on Package，简称POP)的封装型态，此种封装型态能发挥系统封装(SiP)异质整合特性，可将不同功用的电子元件，例如：存储器、中央处理器、绘图处理器、影像应用处理器等，经由堆叠设计达到系统的整合，而适用于各种轻薄短小型电子产品。

图1为现有封装堆叠结构1的剖面示意图。如图1所示，该封装堆叠结构1包含有第一半导体元件10、第一封装基板11、第二封装基板12、多个焊球13、第二半导体元件14以及封装胶体15。该第一封装基板11具有核心层110与多个线路层111，且该第二封装基板12具有核心层120与多个线路层121。该第一半导体元件10以覆晶方式设于该第一封装基板11上，且该第二半导体元件14也以覆晶方式设于该第二封装基板12上。该些焊球13用以连接且电性耦接该第一封装基板11与该第二封装基板12。该封装胶体15包覆该些焊球13与该第一半导体元件10。可选择性地，形成底胶16于该第一半导体元件10与该第一封装基板11之间。

然而，现有封装堆叠结构1的制法中，由于第一封装基板11与第二封装基板12间以该焊球13作为支撑与电性连接的元件，且该焊球13具有一定的宽度，故随着电子产品的接点(即I/O)数量愈来愈多，在封装件的尺寸大小不变的情况下，各该焊球13间的间距需缩小，致使容易发生桥接(bridge)的现象，而造成产品良率过低及可靠度不佳等问题，也就是，该焊球13无法达到细间距(fine pitch)的需求。

此外，该焊球13以植球或网印(screen printing)的方式形成于该第一封装基板11上，且于回焊后的体积及高度的公差大，不仅接点容易产生缺陷，导致电性连接品质不良，而且该焊球13所排列成的栅状阵列(grid array)容易产生共面性(coplanarity)不良，导致接点应力(stress)不平衡而容易造成该第一封装基板11与第二封装基板12之间呈倾斜接置，甚至产生接点偏移的问题。

因此，如何克服上述现有技术的种种问题，实已成为目前业界亟待克服的难题。

发明内容

鉴于上述现有技术的缺陷，本发明提供电子封装件及其制法，以避免发生焊球桥接的问题。

本发明的一种电子封装件，包括：下承载结构；上承载结构，其设有多个导电柱；多个支撑柱，其设于该多个导电柱上，以令该上承载结构经由该多个支撑柱结合该下承载结构；封装层，其设于该下承载结构上以包覆该多个支撑柱；以及包覆层，其形成于该封装层与该上承载结构之间，以包覆该多个导电柱。

本发明还提供一种电子封装件的制法，包括：提供一设有多个导电柱的上承载结构及一下承载结构，其中，对应该多个导电柱上分别形成有多个支撑柱，并于该上承载结构形成有一包覆该多个导电柱的包覆层，且令该多个支撑柱凸出该包覆层；将该上承载结构以该支撑柱结合至该下承载结构上；以及形成封装层于该包覆层与该下承载结构之间，以令该封装层包覆该多个支撑柱。

前述的制法中，该支撑柱的制程包含：提供一导电架，其包含一板体及分离设于该板体上的该多个导电柱；将该导电架以该多个导电柱设于该上承载结构上；于该上承载结构与该板体之间形成该包覆层以包覆该多个导电柱；以及移除该板体的部分材料，使该板体的保留材料作为多个该支撑柱。进一步，于形成该支撑柱之前，形成阻层于该板体上，以移除未为该阻层所覆盖的该板体的部分材料。

前述的制法中，该封装层采用射出成形或点胶方式形成。

前述的电子封装件及其制法中，还包括设置电子元件于该下承载结构上，且该封装层还包覆该电子元件。

前述的电子封装件及其制法中，该支撑柱与该导电柱为一体成形。

前述的电子封装件及其制法中，该封装层与该包覆层的材料为相同或不相同。

前述的电子封装件及其制法中，还包括设置电子元件于该上承载结构上。

前述的电子封装件及其制法中，该上承载结构配置有第一接地层，且该下承载结构配置有第二接地层，以令该第一接地层与该第二接地层电性连接该导电柱与支撑柱。

由上可知，本发明的电子封装件及其制法，主要经由该导电柱与支撑柱所构成的柱体取代现有焊锡球，以依需求调整各该柱体之间的间距，故相比于现有技术，该些柱体之间不会发生桥接的问题，因而能有效提高产品良率及可靠度，以达到细间距的需求。

附图说明

图1为现有封装堆叠结构的剖面示意图。

图2A至图2F为本发明的电子封装件的制法的剖视示意图。

图3为本发明的电子封装件的另一实施例的剖视示意图。

附图标记说明

1 封装堆叠结构 10 第一半导体元件

11 第一封装基板 110,120 核心层

111,121 线路层 12 第二封装基板

13 焊球 14 第二半导体元件

15 封装胶体 16 底胶

2 电子封装件 2a 第一封装模块

2b 第二封装模块 20 导电架

20’ 板体 20” 柱体

20a 第一表面 20b 第二表面

200 支撑柱 201 导电柱

21 上承载结构 210 线路层

211 绝缘层 212 电性接触垫

22 包覆层 23 下承载结构

230 介电层 231 布线层

232 电性连接垫 233 焊锡材

24,34 电子元件 24a 作用面

24b 非作用面 240 电极垫

25 导电凸块 26 封装层

27 导电元件 29 阻层

290 开口区 3a 屏蔽结构

310 第一接地层 330 第二接地层

S,L 切割路径。

具体实施方式

以下经由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“第一”、“第二”、“上”、及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。

请参阅图2A至图2F，其为本发明的电子封装件2的制法的剖视示意图。

如图2A所示，将一导电架20接合至少一上承载结构21上。

于本实施例中，该导电架20包含一板体20’及多个分离设于该板体20’上的导电柱201，其中，该导电柱201的周面为相对两端面呈内凹弧形，且该板体20’与导电柱201为一体成形。具体地，以蚀刻、雷射或其它方式移除一如铜材的金属板的部分材料，以在该板体20’上形成多个相互间隔的导电柱201。

此外，该板体20’具有相对的第一表面20a与第二表面20b，其中，于该第一表面20a上形成该些导电柱201，而于该第二表面20b上形成一图案化阻层29，使该阻层29具有多个开口区290，以令该板体20’的部分第二表面20b外露于该开口区290。

另外，该上承载结构21例如为具有核心层与线路部的已切单封装基板(substrate)或具有线路部的无核心层(coreless)式的已切单封装基板，其线路部具有至少一绝缘层211与设于该绝缘层211上的线路层210，该线路层210例如为扇出型(fan out)重布线路层(redistribution layer，简称RDL)，且最外侧的线路层210具有多个电性接触垫212，以结合该导电柱201的端面，使该导电柱201电性连接该线路层210。

另外，形成该线路层210的材料例如为铜，且形成该绝缘层211的材料例如为聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等的介电材。应可理解地，该上承载结构21也可为其它可供承载如芯片等电子元件的承载单元，例如导线架(lead frame)或硅中介板(silicon interposer)，并不限于上述。

如图2B所示，形成一包覆层22于该板体20’的第一表面20a与该上承载结构21之间，以令该包覆层22包覆该些导电柱201及该上承载结构21的侧面。

于本实施例中，该包覆层22为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dryfilm)、如环氧树脂(epoxy)的封装胶体或封装材(molding compound)。例如，该包覆层22的制程可选择液态封胶(liquid compound)、喷涂(injection)、压合(lamination)或模压(compression molding)等方式形成。

如图2C所示，图案化该板体20’，以形成多个支撑柱200。之后，移除该阻层29，以形成第一封装模块2a，其包含该上承载结构21、支撑柱200、导电柱201及包覆层22。

于本实施例中，以蚀刻方式移除外露于该阻层29的开口区290中的板体20’的材料，保留该阻层29遮盖的板体20’的材料，供作为该些支撑柱200，使该支撑柱200对应位于该导电柱201的端面上。例如，该阻层29作为蚀刻止蚀层，其为金属材或导电材，如Ni/Au、Ni/Pd/Au或其它适当材料。

此外，该支撑柱200的外观构造类似该导电柱201的外观构造。例如，该支撑柱200的周面为相对其两端面呈内凹弧形，使该支撑柱200的两端面的宽度大于其周面的宽度。

如图2D所示，沿如图2C所示的切割路径L进行切单制程，以获取多个第一封装模块2a，再将该多个第一封装模块2a以其支撑柱200设于一第二封装模块2b上。

于本实施例中，该第二封装模块2b包含一用以结合该支撑柱200的下承载结构23及至少一设于该下承载结构23上的电子元件24。

此外，该下承载结构23为整版面(panel)形式的具有核心层或无核心层的线路结构，如封装基板，其具有如扇出型(fan out)重布线路层(RDL)的线路配置。例如，该下承载结构23具有至少一介电层230、及设于该介电层230上的布线层231。具体地，形成该介电层230的材料如预浸材(prepreg)、封装胶体(molding compound)或感光型介电材，但不限于此，且该布线层231具有多个电性连接垫232，以利用焊锡材233通过该阻层29结合该支撑柱200，使该导电柱201电性连接该布线层231。应可理解地，该下承载结构23也可为其它承载芯片的板材，如导线架、晶圆(wafer)、硅中介板、或其它具有金属布线(routing)的载板等，并不限于上述。

另外，该电子元件24为主动元件、被动元件或其二者组合，其中，该主动元件例如为半导体芯片，且该被动元件例如为电阻、电容及电感。例如，该电子元件24为半导体芯片，其具有相对的作用面24a与非作用面24b，该作用面24a具有多个电极垫240，且该电子元件24以覆晶方式经由其电极垫240通过多个如焊锡材的导电凸块25设于该下承载结构23上并电性连接该布线层231。或者，该电子元件24可经由多个焊线(图略)以打线方式电性连接该下承载结构23；亦或，该电子元件24可直接接触该下承载结构23的线路，如该电子元件24嵌埋于该下承载结构23中。应可理解地，有关该电子元件24电性连接该下承载结构23的方式繁多，并不限于上述。

如图2E所示，形成一封装层26于该下承载结构23与该包覆层22之间，以令该封装层26包覆该些支撑柱200与该电子元件24(甚至包覆该些导电凸块25；或者，该些导电凸块25也可先被底胶(underfill)(图未示)包覆)。

于本实施例中，该封装层26为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dryfilm)、如环氧树脂(epoxy)的封装胶体或封装材(molding compound)，其可用射出成形或点胶方式形成。应可理解地，形成该封装层26的材料可相同或不相同该包覆层22的材料。

如图2F所示，沿如图2E所示的切割路径S进行切单制程，以获取多个电子封装件2。

于本实施例中，该下承载结构23下侧进行植球制程以形成多个如焊球的导电元件27，以供于后续制程中，该电子封装件2可借其导电元件27设于一电路板(图略)上。

此外，该上承载结构21上侧可接置另一如半导体芯片的电子元件34或其它电子装置，使该电子元件34电性连接该上承载结构21。例如，该电子元件34为主动元件、被动元件或其二者组合，其中，该主动元件例如为半导体芯片，且该被动元件例如为电阻、电容及电感。应可理解地，有关该电子元件34电性连接该上承载结构21的方式繁多，并无特别限制。

另外，如图3所示，该上承载结构21可配置有第一接地层310，且该下承载结构23也可配置有第二接地层330，以令该第一接地层310与该第二接地层330电性连接该些导电柱201与支撑柱200而形成一屏蔽结构3a，故经由该屏蔽结构3a的设计，以避免该电子元件24受外界的电磁干扰(Electromagnetic Interference，简称EMI)。

本发明的制法主要经由该导电柱201与支撑柱200所构成的一体成形的柱体20”取代现有焊锡球，因而可依需求调整各该柱体20”之间的间距，故相比于现有技术，该些柱体20”之间不易发生桥接的问题，因而能有效提高产品良率及可靠度，以达到细间距(finepitch)的需求。

此外，由于该导电架20的材料及制作成本低，故可有效降低该电子封装件2的整体制程的成本

另外，经由该第一封装模块2a与第二封装模块2b分开制作，以独立进行功能测试作业，故能于形成该封装层26之前，先检测出该电子元件24的良率，以提升该电子封装件2的良率。

另外，该第一封装模块2a经由该包覆层22的设计，以产生强化结构(stiffener)的效果，避免该第一封装模块2a发生翘曲(warpage)，且可依据该第二封装模块2b的翘曲状态即时调整该包覆层22的材料及参数(如形成该包覆层22后的warpage moire参数)。应可理解地，可依据该第一封装模块2a与第二封装模块2b堆叠后的翘曲状态，调整该封装层26的材料及参数。

本发明还提供一种电子封装件2，包括：上承载结构21、多个支撑柱200、一包覆层22、下承载结构23以及一封装层26。

所述的上承载结构21设有多个导电柱201。

所述的支撑柱200设于该多个导电柱201上，以令该上承载结构21经由该多个支撑柱200结合该下承载结构23。

所述的封装层26设于该下承载结构23上以包覆该多个支撑柱200。

所述的包覆层22形成于该封装层26与该上承载结构21之间，以包覆该多个导电柱201。

于一实施例中，所述的电子封装件2还包括一设于该下承载结构23上的电子元件24，且该封装层26还包覆该电子元件24。

于一实施例中，该支撑柱200与该导电柱201为一体成形。

于一实施例中，该封装层26与该包覆层22的材料为相同或不相同。

于一实施例中，所述的电子封装件2还包括至少一设于该上承载结构21上的电子元件34。

于一实施例中，该上承载结构21配置有一第一接地层310，且该下承载结构23配置有一第二接地层330，以令该第一接地层310与该第二接地层330电性连接该导电柱201与支撑柱200而形成一屏蔽结构3a。

综上所述，本发明的电子封装件及其制法，主要经由该导电柱与支撑柱所构成的柱体，以依需求调整各该支撑柱之间的间距，而不易发生桥接的问题，且能有效提高产品良率及可靠度，以达到细间距的需求。

上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如后述权利要求书所列。