用于功率半导体器件的混合短路故障模式预型件

技术领域

本发明涉及功率半导体模块领域，该功率半导体模块包括基板、设置在基板上的宽带隙半导体芯片、设置在宽带隙半导体芯片上的预型件、以及被配置为向预型件施加压力的按压元件。更具体地，本发明涉及在这种功率半导体模块中提供短路故障模式(short-circuit failure mode，SCFM)能力的混合预型件。

背景技术

在高功率应用中，通常需要多个功率半导体模块的串联连接来满足高电压要求。由于串联连接，单个模块的故障可能导致整个设备的故障。因此，在其半导体芯片故障的情况下变得永久导电的功率半导体模块在这种串联连接中具有很大的优势。这种能力被称为短路故障模式(SCFM)。

在故障事件中，热量被消散。在具有基于Si(硅)的半导体元件的常规半导体模块中，可以在Si芯片上提供金属预型件，该金属预型件适于与芯片的Si材料形成低熔点共晶合金，并且产生低欧姆路径(短路)以在故障的情况下通过故障点传导全电流负载。例如，在相对较低的温度(577℃)下，Si(硅)和Al(铝)之间的共晶反应使得可以提供这种固有的故障补偿。在EP 2 503 595 A1中提出了一种具有Si基半导体芯片的半导体模块，该Si基半导体芯片设置在能够与芯片的Si材料形成共晶合金的两个层之间。

在高功率应用中，越来越多地采用具有宽带隙SiC(碳化硅)基半导体元件的半导体模块。然而，SiC的熔点(～2730℃)比Si的熔点高得多，而且看起来SiC与普通金属之间不存在这种低温共晶反应。

在没有固有的短路故障模式(SCFM)能力的情况下，系统的复杂性和成本可能会增加，并且这也可能阻碍先进的SiC半导体模块在高压和/或高功率应用(诸如高压直流电(high-voltage-direct-current，HVDC)、静态同步补偿器(Static SynchronousCompensator，STATCOM)等)中的应用，高压和/或高功率应用中通常需要串联连接。

由于高功率应用中采用的高电压和高电流，当电流被迫通过有缺陷的芯片时，芯片故障可能导致在功率模块内部形成具有高功率密度的等离子体(故障电弧等离子体)，这在一方面可能崩解/熔化/蒸发有缺陷的芯片，但另一方面也可能破坏整个半导体模块和/或其组件。整个半导体模块被破坏的风险随着消散的能量并且因此随着暴露于故障电弧等离子体而增加。因此，重要的是，在存在故障事件时快速可靠地产生短路，以便限制暴露时间。而且，短路应该在长时间内保持稳定，使得有缺陷的芯片被可靠地桥接，至少直到下一计划的维修工作，在该维修工作的过程中电源模块可以被替换。

在功率半导体模块中建立SCFM能力的尝试使用钼(Mo)基的预型件。其中，预型件被压靠在半导体芯片上，使得当SiC芯片在故障事件的情况下开始崩解时使预型件朝向基板移动，其中崩解速率与芯片体积对于电弧能量(即，体积/能量)成比例，并且电弧能量与电弧电压和电流以及时间成比例(即，E～U*I*t)。当预型件接触基板时，产生短路。

由于完全崩解SiC芯片所需的能量与芯片体积成比例，这种方法具有局限性(特别是对于大面积芯片和大面积预型件(这在高功率应用中是需要的))，即剩余的SiC材料(例如碎片)可能会剩余，并且可能阻止预型件和基板之间的直接接触，并且阻止因此快速可靠地形成短路(参见图1B)。因此，由于长时间暴露于故障电弧等离子体，整个模块可能会被破坏。当Mo预型件的面积显著小于SiC芯片的面积时，可能有助于在预型件和基板之间建立接触。然而，这对于半导体模块在正常操作中的性能具有负面影响，在该正常操作中，为了实现最佳性能，要求预型件接触SiC芯片的全部有源区，以便实现最佳的电连接。还有关于机械稳定性的可靠性问题，因为当预型件的面积显著小于SiC芯片的面积时，机械压力(压力＝载荷/面积)集中在SiC芯片的小积上，这增加了破坏SiC芯片的风险。

从EP 3 306 663 A1已知一种半导体模块，该半导体模块包括在Si基层上具有SiC外延层的半导体芯片。SiC外延层包括：半导体元件；由钼构成的导电顶层，用于在SiC外延层的侧部上提供半导体模块的电接触；由钼组成的导电底层，用于在Si基层的侧部上提供半导体模块的电接触；以及故障模式层，该故障模式层与半导体芯片的顶部表面和/或底部表面接触并布置在顶层和底层之间。故障模式层包括适于与Si基层形成共晶合金以短路半导体模块的金属材料。

从WO 2018/141867 A1已知一种功率半导体模块，该功率半导体模块包括：基板；Si芯片，该Si芯片附接到基板上；第一金属预型件，该第一金属预型件利用第一压销压靠在Si芯片上；宽带隙材料芯片，该宽带隙材料芯片包括宽带隙衬底和设置在宽带隙衬底中的半导体开关；以及第二金属预型件，该第二金属预型件用第二压销压靠在宽带隙材料芯片上。Si芯片和宽带隙材料芯片经由基板、并且经由第一压销和第二压销并联连接；其中，当被过电流加热时，第一金属预型件适于形成穿过Si芯片的导电路径；并且当被过电流加热时，第二金属预型件适于形成穿过宽带隙材料芯片或开路的临时导电路径。

从EP 1 475 832 A1已知一种压力可接触的半导体功率模块，该压力可接触的半导体功率模块具有一个或多个半导体芯片、导电基板和导电顶板，并且对于每个半导体芯片具有用于在导电顶板和半导体芯片之间提供导电连接的第一接触销。

从EP 2 827 366 A1已知一种用于功率半导体模块的弹簧元件，该弹簧元件具有用于将弹簧元件直接或间接连接到负载板的上接触区域，并且具有用于将弹簧元件直接或间接连接到功率半导体器件的下接触区域，其中该弹簧元件具有沿着圆周定位并相对于圆周受限的多个凹槽，其中凹槽提供弹簧元件的弹簧偏转。这种弹簧元件提供了稳定和可靠的故障模式，并且进一步具有改进的和节省成本的可生产性。本发明还涉及一种包括至少一个弹簧元件的功率半导体模块。

从EP 2 544 229 A1已知一种功率半导体装置，该功率半导体装置包括具有发射极电极和集电极电极的功率半导体器件，其中集电极电极电连接到下部电极，其中发射极电极电连接到上部电极，其中该装置还包括故障模式接触元件和低温熔化材料，该低温熔化材料布置在故障模式接触元件和半导体器件之间，其中故障模式接触元件朝向低温熔化材料被弹簧加载并且包括至少一个接触部分，该至少一个接触部分在功率半导体装置的常规工作模式中以小于或等于低温熔化材料的厚度的距离与下部电极间隔开。

发明内容

因此，本发明的实施例的目的是提供一种基于宽带隙半导体芯片的功率半导体模块，其具有改进的短路故障模式(SCFM)并消除了本领域中已知的缺点中的至少一个。

这个目的通过独立权利要求的主题来实现。从属权利要求中限定了本发明的示例性实施例。

本发明的示例涉及功率半导体模块。再此和下文中，术语“功率”可以涉及处理大于1A(例如大于10A)的电流和/或大于100V(例如大于500V)的电压的能力。功率半导体模块可以是半导体芯片以及与半导体芯片机械和/或电接触的另外的构件(诸如导电层、导电元件和/或电隔离元件)一起的任何种类的装置。

根据本发明的实施例的功率半导体模块包括基板、包括宽带隙半导体材料的半导体芯片、预型件和按压元件。半导体芯片设置在导电基板的顶部表面上，半导体芯片的底部表面与基板的顶部表面接触，预型件设置在半导体芯片的顶部表面上，预型件的底部表面与半导体芯片的顶部表面接触，并且按压元件与预型件的顶部表面接触，并且被配置为朝向基板在预型件的顶部表面上施加压力。而且，预型件是包括第一导电层和第二导电层的混合预型件，其中第一导电层具有至少一个突起(以在故障的情况下减小预型件的接触面积，并因此增加半导体芯片上的压力)，例如单个突起或多个突起，该至少一个突起朝向半导体芯片的顶部表面突出并在预型件的第一导电层中形成(限定)至少一个凹部，例如单个凹部或多个凹部；第二导电层的至少一部分设置在至少一个凹部中和在半导体芯片的顶部表面上，例如，至少一个突起可以被第二导电层侧向地包围；至少一个突起和第一导电层由相同的材料或由不同的材料制成，并且至少一个突起的材料具有比第二导电层的材料更高的熔点。

由于第二导电层设置在至少一个凹部中和在半导体芯片的顶部表面上，所以在半导体芯片和预型件之间提供了较大的接触表面。由于按压元件朝向基板在预型件的顶部表面上施加压力，预型件朝向基板并抵靠半导体芯片被按压。通过这些手段，可以实现预型件和半导体芯片之间的最佳电连接，并且因此在正常操作中实现模块的最佳性能。此外，具有较大的底部表面最小化了机械损坏半导体芯片的风险，因为由按压元件施加在预型件上的机械压力分布在半导体芯片的较大面积上。

而且，当热在故障事件期间消散时，例如通过故障电弧等离子体，第二导电层的材料由于其较低的熔点而经历相变，例如崩解/熔化/蒸发，而第一导电层的材料由于其较高的熔点而承受消散的热，即它不崩解/熔化/蒸发或仅在更长的时间尺度上崩解/熔化/蒸发。换句话说，第二导电层是被配置为在故障事件期间比第一导电层分解/崩解得快得多的牺牲层。因此，当出现故障事件并且热量被消散时，预型件的第二导电层分解/崩解，仅留下预型件的对应于第一导电层的部分，并且因此使至少一个突起暴露。由于至少一个突起在第一导电层中形成至少一个凹部，预型件和剩余的半导体材料(例如，未完全崩解的半导体材料的碎片和颗粒)之间的接触面积变小。因此，当被按压元件朝向基板按压时，预型件以及更确切地说是预型件的至少一个突起更容易穿透半导体芯片的剩余材料，并且这种剩余的材料(例如碎片)阻止预型件和基板之间接触的风险被降低。通过这种方式，根据本发明的实施例的功率模块提供了桥接有缺陷的半导体芯片的短路的更快和更可靠的形成，并因此提供了改进的SCFM能力。因此，根据本发明实施例的混合预型件既提供了用于在正常操作期间并且当存在半导体故障且热量被消散时与半导体芯片最佳电连接的大的底部表面，以及小的底部表面(即至少一个突起的底部表面)两者，以便获得快速且可靠的短路形成。故障后的短路触点不必具有与半导体芯片相同的大的表面。至少一个突起的长度应该使得它能够穿透碎片。换句话说，至少一个凹部的深度应该足够深，以能够容纳碎片颗粒。因此，至少一个突起/凹部的尺寸应该适合预期碎片的尺寸。典型地，当突起的长度(即，凹部的深度)对应于半导体芯片的厚度时，这就足够了。然而，较短的突起/凹部也是可能的。由于根据本发明实施例的预型件对于实现SCFM能力是必不可少的，所以它也可以被称为故障模式层。

根据本发明的至少一个示例性实施例，预型件具有带有两个平面表面的板状主体。半导体芯片和基板也可以具有基本上板状的主体。半导体芯片可以具有设置在两侧上的平坦电极。预型件、半导体芯片和半导体模块的其他层可以例如成形为盘形或长方体，其中，在一个方向上，厚度比在其他方向上薄得多。

压力装置可以与预型件的顶部表面层状接触；预型件的底部表面可以与半导体芯片的顶部表面层状接触；并且半导体芯片的底部表面可以与基板的顶部表面层状接触。

必须注意的是，用于电连接半导体芯片的电极/金属化层被认为是半导体芯片的一部分。因此，半导体芯片的顶部/底部表面可以指半导体芯片的电极/金属化层的表面和包括在半导体芯片中的半导体材料的表面两者。

基板可以用于机械支撑半导体芯片。基板可以是完全导电的，或者至少包括导电层。基板可以用作功率半导体器件的电触点。基板可以例如包括Cu、Mo、Al-石墨(铝石墨复合材料)、AlSiC(铝碳化硅复合材料)、AlSip(用大量硅颗粒增强的铝基复合材料)、铜-钼合金等中的一种。这些材料可以具有适于半导体芯片之一的热膨胀系数。示例性地，半导体芯片可以结合到基板，但是也可以仅压靠在基板上。预型件可以结合到半导体芯片，但是示例性地仅压靠半导体芯片上。按压元件可以结合到预型件，但是示例性地仅按压预型件。

在本文和下文中，结合是指其中两个构件例如通过焊接、超声波焊接、烧结、钎焊等相互连接的任何合适的过程。

按压元件将预型件、半导体芯片和基板按压在一起。按压元件可以是利用弹性元件、夹持装置、螺旋装置等压靠在预型件的顶部表面上的合适形状的主体，例如圆柱体、长方体等。按压元件也可以是弹簧或弹簧元件，例如包括一个或多个盘簧。按压元件可以是导电的。按压元件可以由金属制成，例如铜、黄铜等。按压元件可以由不同于预型件的材料制成。按压元件可以用作功率半导体模块的电触点。例如，由压力元件在预型件上施加的压力可以在0.1Pa至10Pa的范围内。根据突起底部面积与预型件顶部面积的比率，半导体芯片上的压力因此可以乘以(突起底部面积/预型件顶部)的因子。

包括在半导体芯片中的宽带隙半导体材料可以例如被表征为具有至少2eV的带隙。包括在半导体芯片中的宽带隙半导体材料可以例如包括碳化硅(SiC)和/或氮化镓(GaN)。半导体材料可以被掺杂。半导体芯片例如可以是具有栅极的半导体开关，该栅极适于控制半导体开关的另外两个电极之间的电阻。半导体开关可以是例如晶体管和晶闸管。半导体芯片可以是例如晶体管、晶闸管、二极管、IGBT、RC-IGBT、BiGT、MOSFET等，尤其是它们的基于SiC的版本。

根据本发明的至少一个示例性实施例，第一导电层的材料可以具有高于1500℃，示例性高于2000℃，或者示例性高于2500℃的熔点，并且第二导电层的材料可以具有低于1500℃，示例性低于1200℃，或者示例性低于900℃的熔点。第二导电层的材料的熔点高于在正常操作期间的半导体芯片的温度，至少高于200℃，示例地高于400℃。示例性地，第一导电层的材料的熔点高于半导体芯片的熔点。第一导电层可以例如包括钼(Mo)、钨(W)或它们的合金中的一种。Mo可能是有益的，因为它具有与宽带隙半导体材料(例如SiC)相似的热膨胀系数。第二导电层可以例如包括铝(Al)、铜(Cu)、银(Ag)、金(Au)、锡(Sn)、铅(Pb)、镁(Mg)或它们的合金中的一种。第一导电层和第二导电层可以例如彼此结合。该至少一个突起示例性地由与第一导电层相同的材料制成，并且可以与第一导电层一体地形成，然而这不排除第一导电层和该至少一个突起由不同的材料制成，只要该至少一个突起的材料具有比第二导电层的材料更高的熔点，示例性地基本上与第一导电层相同的熔点。

根据至少一个示例性实施例，半导体芯片包括半导体层和在半导体芯片的顶部表面处半导体层上的金属化层。金属化层与预型件和与半导体层直接接触。金属化层和半导体层之间的接触区域限定了半导体芯片的有源区。在整个说明书中，两个层或元件之间的接触区域包括其中两个层或元件彼此直接接触的全部位置。预型件的底部表面和半导体芯片的顶部表面之间的接触面积的大小大于半导体芯片的有源区的大小的50％，例如大于80％，或者例如大于90％。由此，功率模块在正常操作中实现最佳性能。接触面积小于半导体芯片的有源区的100％，例如小于98％，或者例如小于95％，以便防止预型件和边缘终端之间的接触，提供半导体芯片的电压阻断能力。根据本发明的一方面，由于改进的SCFM，可以使用更大的半导体芯片。在示例性实施例中，半导体芯片的有源区的大小因此可以大于100mm

至少一个突起的底部表面的大小小于半导体芯片的有源区的大小的60％，例如小于30％，或者例如小于10％。至少一个突起的底部表面越小，突起越容易穿透剩余的半导体材料。示例性地，至少一个突起的底部表面的大小可以大于半导体芯片的有源区尺寸的1％，以在短路故障模式下提供足够的机械稳定性。

根据本发明的示例性实施例，预型件的底部表面可以由第二导电层的底部表面形成。这意味着在正常操作期间，第二导电表面与半导体芯片的顶部表面接触，而第一导电层和/或至少一个突起不直接接触半导体芯片的顶部表面。换句话说，至少一个突起可以完全嵌入/浸没在第二导电层中。这提供了这种优点，即更容易为预型件生产平坦光滑的底部表面。通过这种方式，预型件和半导体芯片之间的电接触可以进一步改善，并且可以减少由于第一导电层和第二导电层之间的机械性能差异而导致的潜在问题。例如，第一导电层的材料和第二导电层的材料可以具有不同的热膨胀系数，当第一导电层和第二导电层两者将形成预型件的底部表面时，这可能导致预型件的底部表面和半导体芯片的顶部表面之间的界面处的机械应力的增加。

根据本发明的另一实施例，预型件的底部表面可以由第二导电层的底部表面和至少一个突起的底部表面两者形成。因此，在正常模式下，导电的第一层和导电的第二层都与半导体芯片的顶部表面接触。由于除了半导体芯片之外，在突起和基板之间没有材料，这种配置可以提供这种优点，即在故障事件的情况下，短路建立得更快，因为需要移除/熔化更少的材料。

根据本发明的示例性实施例，至少一个突起可以具有垂直的、倒圆的或倾斜的边缘。垂直的边缘是基本垂直于半导体芯片的顶部表面和/或底部表面的边缘。倾斜边缘是相对于半导体芯片的顶部表面和/或底部表面的表面法线倾斜的边缘。倒圆边缘是具有弯曲表面的边缘。例如，至少一个突起可以具有圆柱形状、球冠形状或圆锥形状。球冠形状是由平行于半导体芯片的顶部表面和/或底部表面的平面切割的球体的形状。圆柱形状是具有恒定横截面的形状。圆锥形状是从较大横截面到较小横截面逐渐变细的形状。横截面在平行于半导体芯片的顶部表面和/或底部表面的平面中确定。横截面可以具有各种形状。例如，横截面可以是圆形横截面、椭圆形横截面或多边形横截面。倒圆的和/或倾斜的边缘可以有助于穿透剩余的半导体材料，特别是通过在侧向方向上推开碎片。类似地，圆锥形状和/或球冠形状可以有助于穿透剩余的半导体材料。

根据本发明的实施例，预型件可以具有与半导体芯片的热膨胀系数差异在小于250％，特别是小于50％的范围内的热膨胀系数。其中，呈百分比的形式的值的参考是半导体芯片的热膨胀系数。这可以导致这种优点，即功率半导体模块内部的内部应力的风险不超过上限，并且因此降低了形成裂纹的风险。如果半导体器件是高功率半导体器件，这种效应尤其相关。

根据本发明的一方面，根据本发明的实施例的功率半导体模块可以与另外的同样设计的功率半导体模块堆叠。以这种方式，根据本发明的实施例的功率半导体模块可以串联电连接。当半导体模块中的一个有故障时，相应的预型件桥接半导体芯片。因此，半导体模块的串联连接可以在少一个半导体的情况下保持处于操作中。

以这种方式，基于宽带隙材料的功率半导体模块可以可靠地用于高压应用(诸如HVDC应用、STATCOM应用等)，其中多个功率半导体串联连接。

附图说明

本发明的实施例的主题将在下面的描述中参考附图中示出的示例性实施例进行详细解释。

图1A示意性地示出了具有短路故障模式能力和大预型件的功率半导体模块。

图1B示意性地示出了具有大预型件的功率半导体模块的局限性。

图2A示意性示出了根据本发明的实施例的具有短路故障模式能力的功率半导体模块。

图2B示意性示出了处于短路故障模式的根据本发明的功率半导体模块。

图3A至图3E示意性示出了根据本发明的预型件的不同的实施例。

附图中使用的附图标记及其含义总结在附图标记的列表中。一般而言，相似或功能相似的部件被给予相同的附图标记。带有撇号的附图标记表示待改进的实施例。所描述的实施例意在作为示例，并且不应限制由所附权利要求限定的本发明的范围。必须注意的是，本文总使用的术语“顶部”和“底部”必须相对于基板来理解，并且半导体模块也可以安装成例如顶部表面面向地面。“侧向”是指垂直于顶部-底部方向的方向。

具体实施方式

图1A示出了功率半导体模块的横截面，该功率半导体模块包括以此顺序堆叠在夹层结构中的导电基板1’、SiC芯片2’、大面积Mo-预型件3’和按压元件4’。图1B示出了这种功率半导体模块的局限性。在短路故障模式下，应该在基板1’和按压元件4’之间建立电连接。然而，当SiC芯片没有被故障电弧等离子体完全地去除时，剩余的SiC颗粒(即碎片8’)可能阻止预型件3’和基板1’之间的直接接触。因此，在基板1’和预型件3’之间没有建立导电路径(短路)。阻止预型件3’和基板1’之间接触的碎片对于大预型件3’和大芯片来说尤其成问题。

图2A示出了根据本发明的功率半导体模块的示例性实施例的横截面。功率半导体模块包括导电基板1、半导体芯片2、预型件3和导电按压元件4。所示的示例性实施例可以是适用于其中使用高电压(>1000V)和高电流(>10A)的高功率应用的功率半导体模块。因此，半导体芯片2包括宽带隙半导体材料(例如SiC(碳化硅)或GaN(氮化镓))的半导体层。半导体芯片可以是半导体器件，例如绝缘栅双极晶体管(insulated gate bipolartransistor，IGBT)、二极管、晶闸管、晶体管、半导体场效应晶体管(MOSFET)等。半导体芯片2可以包括在其上侧(顶部表面)处的发射极电极(阳极，源极)和在其下侧(底部表面)处的集电极电极(阴极，漏极)。其中，图中未示出电极。替代性地，半导体芯片2可以包括在其下侧处的发射极电极(阳极，源极)和在其上侧处的集电极电极(阴极，漏极)(电极未示出)。这些电极与半导体层电接触。更一般而言，发射极电极形成半导体芯片2的负载连接，并且集电极电极形成半导体芯片2的另一负载连接。半导体芯片2还可以包括用于控制半导体芯片2的栅电极(未示出)等。电极可以以金属化层的形式提供。半导体芯片2的上侧(顶部表面)处的金属化层和半导体层之间的接触区域限定了半导体芯片2的有源区。半导体芯片2布置在导电基板1和预型件3之间。导电基板1用作功率半导体模块的基座或支撑件。半导体芯片2的底部表面(例如，集电极电极)与导电基板1的顶部表面层状接触。导电基板1结合到半导体芯片2。替代性地，但不太有利的是，半导体芯片2可以仅被按压到导电基板1上。导电基板1示例性地具有与半导体芯片的热膨胀系数差异在小于250％，特别是小于50％的范围内的热膨胀系数。这可以通过例如形成钼、铜-钼合金或铝-石墨复合材料的基板1来实现。然而，这并不排除其他材料，例如铜。导电基板1的底部表面可以形成用于接触功率半导体模块的接触表面。

半导体芯片2的顶部表面(例如，发射极电极)与预型件3的底部表面接触。预型件3仅被压靠在半导体芯片2上。然而，预型件3的底部表面也可以结合到半导体芯片2。预型件3可以具有与半导体芯片2的热膨胀系数的差异在小于250％，特别是小于50％的范围内的热膨胀系数。预型件3的顶部表面与按压元件4接触。按压元件4抵靠预型件3按压，并且因此将预型件3抵靠半导体芯片2按压。然而，它也可以结合到预型件3上。按压元件4例如可以是弹簧。导电按压元件4的顶部表面可以形成用于接触功率半导体模块的接触表面。

预型件3包括第一导电层6和第二导电层5。预型件3因此可以是混合预型件。第一导电层6具有朝向半导体层2的顶部表面突出的突起7。突起7具有圆柱形状。突起7在预型件3的第一导电层6中形成凹部9。凹部9环形地围绕突起7。突起7和第一导电层6一体地形成，然而实施例不限于此。

导电层5设置在凹部9中和半导体芯片2的顶部表面上。第二导电层5的顶部表面与第一导电层6的底部表面接触；并且第二导电层5的底部表面与半导体芯片2的顶部表面接触。第一导电层6和第二导电层5可以彼此结合。突起7突出到第二导电层5中。突起7嵌入在第二导电层5中。突起7的底部表面和第二导电层5的底部表面形成预型件3的底部表面。在示例性实施例中，预型件3覆盖在半导体芯片2的约95％的有源区周围。突起7的长度(即突起7在突出方向上的尺寸)适于半导体芯片的厚度。换句话说，突起7足够长，使得它可以突出穿过剩余的半导体材料8，以防它被留下。半导体芯片2的厚度取决于电规格，即取决于阻挡所期望的阻挡电压。半导体芯片的厚度可以在50μm和500μm之间的范围内，示例性地在50μm和200μm之间的范围内。因此，突起的长度也应该在这个范围内。突起7的长度与第二导电层5的厚度相同。因此，预型件3的底部表面是平坦的，即没有任何台阶等。预型件3的厚度可以在600μm和3000μm之间的范围内。半导体芯片的面积可以例如在15mm

选择第一导电层6的材料以承受在故障事件中发生的故障电弧等离子体的高的温度。第二导电层用作牺牲层。因此，第二导电层5的材料被配置成在这种温度下崩解/蒸发/熔化。在此上下文中承受意味着与第二导电层5的材料相比，第一导电层的材料几乎不改变，和/或仅在暴露于故障电弧等离子体的显著更长的时间跨度(例如为对于第二导电层5的材料的100倍的时间跨度)之后崩解/蒸发/熔化。第一导电层6的材料例如是Mo(钼)，并且第二导电层5的材料例如是Al(铝)。然而，实施例不限于这些选择。W(钨)例如也可以是第一导电层6的材料。第二导电层5的材料例如也可以是铜(Cu)、银(Ag)、金(Au)、镁(Mg)等或它们的合金中的一种。

Mo具有高于2500℃的熔点。Al具有低于900℃并且高于半导体模块在正常操作中的温度(其最高可达150℃或225℃或更高)的熔点。此外，第一导电层6与半导体芯片的热膨胀系数差异在小于250％，特别是小于50％的范围内。

图2B示出了处于短路故障模式(即当故障事件已经发生时)的功率模块。在故障事件期间，能量被消散，这导致第二导电层5的材料崩解/熔化/蒸发，从而仅留下突起7，该突起由于其有利的形状(例如，较小的横截面)更容易穿透半导体芯片的剩余材料(例如，碎片8)。将预型件移朝向基板1移动的压力来自按压元件4。碎片8可以包括半导体芯片2的剩余的材料和/或第二导电层5的剩余的材料。与图1A和图1B中示出的实施例(其中位于基板1上的碎片8阻止了直接接触)相反，现在在底板1和预型件3之间建立了接触。

图3A至图3E示意性地示出了预型件3的不同实施例。由于预型件之间的许多相似之处，将仅描述实施例之间的差异。关于所有其他特征，参考以上描述的第一实施例的上述讨论。

图3A示出了关于图2A描述的第一实施例的预型件3。其中，第一导电层6的底部表面和第二导电层5的底部表面一起形成预型件3的底部表面。预型件3的底部表面是平坦的。突起7的底部表面和第二导电层5的底部表面两者接触半导体芯片2的顶部表面(仅在图2A中示出)。因为除了半导体芯片2之外，在突起7和基板1之间没有材料，所以这种配置可以提供这样的优点，即在故障事件的情况下，短路建立得更快，因为需要移除/熔化更少的材料。突起7具有圆柱形状，并且被第二导电层5包围。圆柱形状可以是圆的圆柱形状，即具有圆形横截面。横截面在平行于半导体芯片2的顶部表面的平面中确定。然而，圆柱形状的其他横截面也是可能的，例如椭圆形横截面或多边形横截面等。突起7具有垂直的边缘10，因此突起7的横截面沿着突起的长度保持恒定。

图3B示出了其中突起7嵌入在第二导电层5中的示例性实施例。预型件3的底部表面仅由第二导电层5形成。与图3A所示的实施例相反，突起7的底部表面不是预型件3底部表面的部分。因为预型件3的底部表面仅包括第二导电层5的材料，所以与在图3A中示出的布置的情况下相比，制造平坦的底部表面可能更容易。

图3C示出了其中突起7具有倒圆的边缘10的示例性实施例。突起7可以例如具有球冠形状，例如半球形。突起7的横截面沿着其长度方向减小。这可以有助于在侧向方向上推动碎片8，并且因此有助于突起7穿透半导体芯片的剩余的材料。

图3D示出了突起7具有圆锥形状的示例性实施例。突起7具有倾斜的边缘10。突起的横截面沿其长度方向减小。这可以有助于在侧向方向上推动碎片8，并且因此有助于突起7穿透半导体芯片的剩余的材料。

图3E示出了其中第一导电层6包括多个突起7的示例性实施例，该多个突起被设计成使得它们增加总短路接触面积，同时仍然能够穿透碎片8。与单个突起7相比，这种方法还提供了改进的机械稳定性。在这个图示中，突起7是圆锥形的。然而，具有多个突起7的实施例不限于圆锥形状，并且突起7可以具有各种其他形状，例如上述形状或它们的变型。

虽然本发明的实施例已经在附图和前面的描述中详细示出和描述，但是这种示出和描述被认为是说明性的或示例性的，而不是限制性的；本发明不限于公开的实施例。对于本领域技术人员来说将显而易见的是，在不脱离由所附权利要求限定的本发明的范围的情况下，上述实施例的修改是可能的。根据对附图、公开内容和所附权利要求的研究，本领域中的和实践所要求保护的发明的技术人员人可以理解和实现所公开的实施例的其他变化。

在权利要求中，词语“包括”不排除其它元件或步骤，并且不定冠词“一”或“一个”不排除多个。在相互不同的从属权利要求中引用某些措施的事实并不指示这些措施的组合不能被有利地使用。权利要求中的任何附图标记不应被解释为限制范围。

附图标记列表

1、1’ 基板

2、2’ 半导体芯片

3、3’ 预型件

4、4’ 按压元件

5 第二导电层

6 第一导电层

7、7’ 突起

8、8’ 碎片

9、9’ 凹部

10 边缘