半导体器件及其制造方法

技术领域

本发明涉及半导体技术领域，具体地，涉及半导体器件及其制造方法。

背景技术

功率开关可以是半导体器件，包括金属-氧化物半导体场效应晶体管 (Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)和绝缘栅双极晶体管(Insulated Gate Bipolar Transistor，IGBT)等。横向扩散金属氧化物半导体(LaterallyDiffused Metal Oxide Semiconductor，LDMOS)被广泛地用在开关型调节器中。在功率器件LDMOS工艺中，尤其是用LOCOS(Local Oxidation of Silicon，硅局部氧化)工艺做场板的工艺中，大量存在着高压场氧与浅沟槽隔离区(Shallow Trench Isolation，STI)交界的器件，或者有交界的设计。因为LOCOS工艺的特殊性，如图1所示，在交界处容易形成向上突起的尖角B。全程工艺完成后，交界处的尖角会形成电荷聚集，与多晶硅之间的氧化层厚度减小，从而导致交界处氧化层击穿，降低LDMOS器件的性能，造成 GOI(Gate OxideIntegrity，栅极氧化层完整性)工艺可靠性问题。

因此如何提出一种能够消除半导体衬底的上表面与STI凹槽侧壁交界处的尖角，提高半导体器件的性能已成为本领域技术人员亟待解决的问题之一。

发明内容

鉴于上述问题，本发明的目的在于提供一种半导体器件及其制造方法，消除半导体衬底的上表面与凹槽侧壁交界处的尖角，提高器件性能。

根据本发明的一方面，提供一种半导体器件的制造方法，所述制造方法包括以下步骤：

提供一半导体衬底，刻蚀所述衬底以于所述衬底中形成凹槽；

改变在所述凹槽中形成氧化层的生长步骤，消减所述半导体衬底的上表面与所述凹槽侧壁交界的尖角。

可选地，在所述凹槽中，增加沉积氧化层的生长时间，以使得所述半导体衬底的上表面与所述凹槽侧壁的交界处圆滑。

可选地，在所述凹槽中，增加沉积氧化层的次数，以使得所述半导体衬底的上表面与所述凹槽侧壁的交界处圆滑。

可选地，在所述凹槽中，沉积第一氧化层，以使得所述衬底氧化层覆盖所述凹槽的底部和侧壁；

在所述第一氧化层的表面，沉积第二氧化层，使得所述半导体衬底的上表面与所述凹槽侧壁的交界处圆滑。

可选地，在沉积相邻两次氧化层之间还包括去除沉积的上一次氧化层的步骤。

可选地，在所述凹槽中，沉积第一氧化层，以使得所述第一氧化层覆盖所述凹槽的底部和所述凹槽的侧壁；

去除所述第一氧化层；

在所述凹槽的底部和两个侧壁沉积第二氧化层，使得所述半导体衬底的上表面与所述凹槽侧壁的交界处圆滑。

可选地，所述第一氧化层的厚度为100埃米，所述第二氧化层的厚度为300 埃米。

可选地，采用湿法工艺去除上一次所述氧化层。

可选地，当在所述凹槽中至少沉积两次氧化层时，最后一次沉积氧化层的厚度大于或等于前面每次沉积氧化层的厚度。

可选地，所述凹槽的侧壁向所述衬底倾斜，且倾角小于或等于90度。

可选地，所述凹槽的截面形状为倒梯形，所述倾角为65至70度。

可选地，所述制造方法还包括以下步骤：

在所述凹槽中填充绝缘材料层；

离子掺杂注入，以形成体区和漂移区；

在所述凹槽上方形成场氧化层；

在所述场氧化层和所述半导体衬底的上方形成栅极结构。

可选地，所述制造方法还包括以下步骤：通过离子掺杂注入，在所述体区中形成源区，在所述漂移区中形成漏区。

根据本发明的另一方面，提供一种半导体器件，所述半导体器件包括根据上述的半导体器件的制造方法获得的浅沟槽隔离凹槽结构。

本发明提供的半导体器件的制造方法，通过改变在所述凹槽中形成氧化层的生长步骤，消减所述半导体衬底的上表面与所述凹槽侧壁交界的尖角，降低边界结构的不完全氧化造成的尖角对场氧化层结构的厚度的影响，进而保障场氧化层结构的厚度均匀性，保障场氧化层结构的击穿保护效果，从而提高了半导体器件的性能。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出了根据现有技术的LDMOS器件的结构示意图；

图2示出了根据本发明实施例的半导体器件的制造方法的流程图；

图3A至图3H示出了根据本发明实施例的半导体器件的制造方法的部分工艺示意图；

图4示出了根据本发明实施例的半导体器件的结构示意图。

具体实施方式

以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。

图2示出了根据本发明实施例的半导体器件的制造方法的流程图，图3A至图3H示出了根据本发明实施例的半导体器件的制造方法的部分工艺示意图。

参照图2，以及图3A至图3H，本发明实施例的半导体器件的制造方法主要包括：

步骤S11：提供一半导体衬底，刻蚀所述衬底以于所述衬底中形成凹槽。即在浅沟槽隔离区位置刻蚀出凹槽。

如图3A所示，该凹槽的侧壁向外倾斜，且倾角A小于或等于90度，优选地，在本实施例中，该凹槽的横截面为倒梯形，其侧壁的倾角为65度至70度，因为角度A太大会减小在下面步骤S12和步骤S13中凹槽侧壁的氧化速率。

步骤S12：改变在所述凹槽中形成氧化层的生长步骤，消减所述半导体衬底的上表面与所述凹槽侧壁交界的尖角。

在第一实施例中，在步骤S12中，参照图3B～3D，淀积两次线性氧化层131 和132，如图3B所示，在凹槽中沉淀第一氧化层131，在沉淀第一氧化层131之后，如图3C所示，采用湿法工艺去除第一氧化层131，在去除第一氧化层131 之后，如图3D所示，进行在凹槽中沉淀第二氧化层132，且第二氧化层132的厚度大于等于第一氧化层131的厚度,且如图3B和3D所示，由于第一氧化层 131和第二氧化层132均覆盖凹槽的侧壁，使得半导体衬底的上表面与的凹槽的侧壁交界的尖角B氧化速率更快且得到了两次氧化，从而尖角B变得更加圆滑，尖角B不再聚集电荷，提升半导体器件的击穿电压及栅氧化层的可靠性；作为示例，第一氧化层131的厚度为100埃米，第二氧化层132的厚度为300埃米，第一氧化层131和第二氧化层132生成的温度为1100℃，因为生成第一氧化层 131及采用湿法工艺去除第一氧化层131后凹槽的开口会变大，为减小对凹槽的开口的影响，所以第一氧化层131的厚度不宜过大，且第一氧化层131厚度小于或等于第二氧化层132的厚度。

在第二实施例中，在步骤S12中，只进行了一次线性氧化，但氧化的时间是大于第一种实施例中进行第一次氧化或进行第二次氧化的时间，且氧化层覆盖凹槽的侧壁和衬底的表面，从而使得氧化层的沉积厚度大于为第一实施例中的第一氧化层131或第二氧化层的132厚度，且近似为实施例一中的第一氧化层 131与第二氧化层的132厚度之和，从而通过一次线性氧化可以使尖角B达到与实施例一中近似圆滑的程度。

需要说明的是，在第一实施例中，可以增加线性氧化的次数，如三次，四次等，在相邻两次沉积氧化物之间均去除所述氧化层，即除最后一次线性氧化外，前几次线性氧化层生成后均采用湿法工艺去除氧化层，且前几次线性氧化层的厚度不宜过厚；同理，在第二实施例中，可以增加一次线性氧化的时间，使得氧化时间大于实施例一中第一次或第二次氧化的时间，如为第一实施例中第一次氧化时间的三倍或四倍等，但此时需要平衡炉管增加对后面步骤S14中进行离子掺杂注入的影响，因为离子注入后，如果有高温的影响，离子会进行第二次分布，形成与预期不同的浓度分布，从而对半导体器件的性能产生影响，例如可能会造成阈值电压的偏移；步骤S12中形成的线性氧化层同时可以修补步骤S11 中形成凹槽时刻蚀半导体衬底对衬底的损伤。

步骤S13：在凹槽中填充绝缘材料层133。

在步骤S13中，如图3E所示，绝缘材料层133填充对晶体管的性能影响很大，其目标是在不损伤衬底结构的情况下获得无空隙的填充效果。

步骤S14：中段工艺。

在步骤S14中，中段工艺例如如图3F所示，可以包括通过离子注入等工艺在半导体衬底上形成体区150和漂移区120；以N型LDMOS为例，半导体衬底例如为硅衬底、镓衬底，衬底为P型衬底，体区150为P型掺杂阱区，漂移区120 为N型深阱；该步骤还可以包括源漏区掺杂注入，以在体区150形成源区，在漂移区120形成漏区。

步骤S15：根据局部硅氧化隔离工艺制造场氧化层134。

在步骤S15中，如图3G所示，制造场氧化层134的过程包括在半导体衬底 110(包括形成在半导体衬底110上的源区、漏区、漂移区和体区等结构)和绝缘材料层133的上表面淀积一层氮化硅层，刻蚀该氮化硅层，刻蚀后的氮化硅层的开窗区域对应场氧化层区域，该开窗区覆盖绝缘材料层133的区域，然后根据LOCOS工艺，以氮化硅层为掩膜，如图3F所示，氧化获得场氧化层134结构。场氧化层134的厚度，根据半导体器件的耐压程度进行调整，作为示例可以为300埃米～1000埃米之间，优选地，场氧化层134的厚度为800A。

需要说明的是，在一个实施例中，在形成所述场氧层134后，即所述绝缘材料层与所述场氧化层134为无缝连接，形成一体化，以提高所述场氧层134结构和沟槽隔离结构的质量。同时在步骤S15中，由于在步骤S13中使得角度B得以圆滑，有效提高了场氧化层134的厚度，降低了电荷聚集问题导致的击穿风险。

步骤S16：制作栅极结构。

如图3H所示，在形成有场氧化层134和浅沟槽隔离区的半导体衬底上制作栅极结构140，在本实施例中，栅极结构140的栅氧化层142的高度不高于场氧化层134的厚度，多晶硅层141还部分覆盖至场氧化层134。

其中，在步骤S15中，还可在淀积氮化硅层之前，在半导体衬底110上淀积一层薄氧化层，厚度与栅氧化层142的厚度一致，刻蚀后的氮化硅层还覆盖在栅氧化层142上，后续进一步以氮化硅层为掩膜，氧化增加薄氧化层的部分区域的厚度，可获得目标厚度的场氧化层134，然后再去除氮化硅层，并刻蚀薄氧化层以暴露出半导体衬底110上表面的其它区域，例如暴露出源漏掺杂区等，以便后续制造连接源漏掺杂区的源漏电极。

需要说明的是，本发明的主要发明点在于步骤S12中在凹槽中至少沉积两次线性氧化物或只沉积一次线性氧化物的沉积厚度大于预设厚度，对于LDMOS器件或其它半导体器件中的其它层结构的制造工艺不作特别限定，且还不限于应用于高压的LDMOS器件，还可用于其它低压MOS器件，对应可保障各种厚度的场氧化层的厚度可靠性，保障击穿电压的设计可靠性，场氧化层134也不限于高厚度的高压场氧化层，对于任意厚度的场氧化层或栅氧化层等氧化层均可适用。

作为示例，图4示出了根据本发明实施例的半导体器件的结构示意图。其中，该半导体器件在半导体衬底110中设置有体区150和漂移区120，体区150 中设置有掺杂区151，漂移区120中设置有漏区121，在漏区121至体区150之间的漂移区120还设置有浅沟槽隔离区130(即前面实施例中提到的凹槽结构)，浅沟槽隔离区130上表面还设置有场氧化层134，由掺杂区151至漂移区120上设置有栅极结构140，栅极结构140底层设置有栅氧化层141，上层设置有多晶硅层142，且多晶硅层142还覆盖至场氧化层134与栅氧化层141的交界处。

参照图4，本发明实施例的半导体器件的制造方法获得的半导体器件的衬底的上表面与浅沟槽隔离区130侧壁的交界处的尖角B的结构为圆滑结构，场氧化层134的厚度有保障，且尖角B的圆滑结构不易于电荷的聚集，可进一步降低场氧化层134的击穿风险，提高半导体器件的击穿电压。

以N型LDMOS器件为例，半导体器件200的半导体衬底110为P型衬底，体区120为P型阱区，漂移区130为N型掺杂阱区，基区121为P型掺杂，源区122为N型掺杂，漏区131为N型掺杂。

本发明提供的半导体器件根据本发明提供的半导体器件的制造方法制造得到，在所述凹槽中至少沉积两次氧化物或只沉积一次氧化物的沉积厚度大于预设厚度，以消减所述半导体衬底的上表面与所述凹槽侧壁交界的尖角得到分的氧化，使得所述半导体衬底的上表面与所述凹槽侧壁交界的尖角变得圆滑，降低边界结构的不完全氧化造成的尖角对场氧化层结构的厚度的影响，进而保障场氧化层结构的厚度均匀性，保障场氧化层结构的击穿保护效果，提高了半导体器件的性能。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上进行修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。