半导体器件及其制造方法、存储系统

技术领域

本申请涉及半导体技术领域，具体是涉及一种半导体器件及其制造方法、 存储系统。

背景技术

随着当今科学技术的不断发展，半导体器件的性能越来越强大，而特征 尺寸则越来越小。为了提高半导体器件的集成度，需要限制半导体结构在水 平方向上的尺寸。键合技术可将多个芯片堆叠在一起，并使得多个芯片的触 点电连接，从而减小芯片在水平方向的占用面积，有效提高半导体器件的空 间利用率。

在不同晶圆的键合中，各晶圆通过垂直互连通道(Vertical InterconnectAccess，VIA)之间的键合实现电连接。因此垂直互连通道的性能非常重要。 然而，在对晶圆进行化学机械抛光(Chemical Mechanical Polishing，CMP)、 等离子体处理、去离子水清洗等处理时，垂直互连通道会产生金属损伤、空 洞和待键合面不平整等缺陷，进而导致键合连接异常、产品不良或使用可靠 性等问题。

发明内容

有鉴于此，本申请实施例提供了一种半导体器件及其制造方法、存储系统。

第一方面，本申请实施例提供了一种半导体器件的制造方法，所述方法包 括：

提供待键合的晶圆；所述晶圆的表面覆盖有键合层，所述键合层的表面为 所述晶圆的待键合面；所述待键合面具有第一接触孔；所述第一接触孔贯穿所 述键合层，所述第一接触孔的下端与导电结构连接，所述导电结构连接至所述 晶圆内的阱区；

在所述第一接触孔中填充非金属材料；

对所述第一接触孔内的非金属材料进行掺杂，形成待键合的接触结构。

在一些实施例中，所述待键合面还具有第二接触孔，所述第二接触孔的深 度小于所述键合层的厚度；

所述在所述第一接触孔中填充非金属材料还包括：

在所述第一接触孔和所述第二接触孔中填充非金属材料。

在一些实施例中，所述非金属材料包括半导体材料。

在一些实施例中，所述在所述第一接触孔和所述第二接触孔中填充非金属 材料，包括：

在所述第一接触孔和所述第二接触孔中沉积非金属材料，直至所述非金属 材料覆盖所述键合层表面。

在一些实施例中，所述方法还包括：

对覆盖有所述非金属材料的所述键合层的表面进行平坦化处理，直至暴露 所述键合层。

在一些实施例中，所述对所述第一接触孔内的非金属材料进行掺杂，包括：

对所述第一接触孔内的非金属材料进行离子注入；

对所述第一接触孔内的非金属材料进行激活处理。

在一些实施例中，所述激活处理包括：

炉管激活处理或激光激活处理。

在一些实施例中，所述第一接触孔具有第一深度；所述第一深度小于或等 于预设的离子注入深度。

在一些实施例中，所述离子注入的类型与所述第一接触孔内非金属材料连 接的所述阱区的掺杂类型相同。

在一些实施例中，所述方法还包括：

从所述晶圆的表面形成连通至所述阱区的连接孔；

在所述连接孔中填充导电材料，形成所述导电结构。

其中，所述第一接触孔在所述键合层表面的直径大于所述连接孔的直径。

另一方面，本申请实施例还提供了一种半导体器件，包括：

待键合的晶圆；

位于所述晶圆表面上的键合层和位于所述晶圆内的阱区；

第一接触结构，贯穿所述键合层，并连接至所述阱区；

其中，所述第一接触结构为非金属材料。

在一些实施例中，所述半导体器件还包括：

第二接触结构，位于所述键合层中；所述第二接触结构的深度小于所述键 合层的厚度；所述第二接触结构为非金属材料。

在一些实施例中，所述第一接触结构为掺杂半导体材料。

在一些实施例中，所述第一接触结构的掺杂类型与所述第一接触结构连接 的所述阱区的掺杂类型相同。

在一些实施例中，所述半导体器件还包括：

导电结构，位于所述阱区和所述第一接触结构之间，用于连接所述阱区和 所述第一接触结构。

在一些实施例中，所述导电结构的材料包括铜。

在一些实施例中，所述第一接触结构在所述键合层表面的直径大于所述导 电结构的直径。

在一些实施例中，至少部分所述导电结构与所述晶圆内的其他器件或电路 连接。

此外，本申请实施例还提供了一种存储系统，包括：

存储器；所述存储器中包括上述实施例中任一所述的方法所形成的半导体 器件；

存储器控制器，与所述存储器耦接，并被配置为控制所述存储器。

本申请实施例提供的半导体器件的制造方法，在第一接触孔和第二接触孔 中填充非金属材料，其中第一接触孔连接至阱区，并对第一接触孔内的非金属 材料进行掺杂，形成待键合的接触结构。如此，使用非金属材料作为晶圆键合 的接触结构，可以减少采用金属材料的接触结构所产生的金属损伤、空洞和待 键合面不平整等缺陷，进而提高键合的稳定性并实现不同晶圆间的电连接。

附图说明

图1为本申请实施例提供的一种半导体器件的制造方法的步骤流程图；

图2A至图2C为本申请实施例提供的一种半导体器件的制造方法的工艺过 程示意图；

图3A和图3B为本申请实施例提供的一种在第一接触孔和第二接触孔中填 充非金属材料的工艺过程示意图；

图4为本申请实施例提供的另一种在第一接触孔和第二接触孔中填充非金 属材料的工艺过程示意图；

图5为本申请实施例提供的一种对键合层表面进行平坦化处理的工艺过程 示意图；

图6A和图6B为申请实施例提供的一种对第一接触孔内的非金属材料进行 掺杂的工艺过程示意图；

图7A和图7B为本申请实施例提供的一种形成导电结构的工艺过程示意图；

图8为本申请实施例提供的一种半导体器件的结构示意图；

图9为本申请实施例提供的一种具有第二接触结构的半导体器件的结构示 意图；

图10为本申请实施例提供的一种具有导电结构的半导体器件的结构示意 图；

图11为本申请实施例提供的一种半导体器件的结构示意图；

图12为本申请实施例提供的一种化学机械抛光后的待键合面的结构示意 图；

图13A至图13D为本申请实施例提供的一种半导体器件的制造方法的工艺 过程示意图；

图14为本申请实施例提供的一种存储系统的示意图；

图15A和15B为本申请实施例提供的存储系统的示意图。

具体实施方式

为了便于理解本申请，下面将参照相关附图更详细地描述本申请公开的示 例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解， 可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反， 提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的 范围完整的传达给本领域的技术人员。

在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理 解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多 个这些细节而得以实施。在一些实施例中，为了避免与本申请发生混淆，对于 本领域公知的一些技术特征未进行描述；即，这里可以不描述实际实施例的全 部特征，不详细描述公知的功能和结构。

一般地，术语可以至少部分地从上下文中的使用来理解。例如，至少部分 地取决于上下文，如本文中所用的术语“一个或多个”可以用于以单数意义描 述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的 组合。类似地，诸如“一”或“所述”的术语同样可以被理解为传达单数用法 或传达复数用法，这至少部分地取决于上下文。另外，属于“基于”可以被理 解为不一定旨在传达排他的一组因素，并且可以替代地允许存在不一定明确地 描述的附加因素，这同样至少部分地取决于上下文。

除非另有定义，本文所使用的术语的目的仅在于描述具体实施例并且不作 为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意 图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/ 或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件 和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、 部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任 何及所有组合。

为了彻底理解本申请，将在下列的描述中提出详细的步骤以及详细的结构， 以便阐释本申请的技术方案。本申请的较佳实施例详细描述如下，然而除了这 些详细描述外，本申请还可以具有其他实施方式。

如图1所示，本申请实施例提供了一种半导体器件的制造方法，其对应的 结构如图2A至图2C所示，所述制造方法包括以下步骤：

步骤S10、提供待键合的晶圆100；所述晶圆100的表面覆盖有键合层110， 所述键合层110的表面为所述晶圆100的待键合面；所述待键合面具有第一接 触孔120；所述第一接触孔120贯穿所述键合层110，所述第一接触孔120的下 端与导电结构140连接，所述导电结构140连接至所述晶圆100内的阱区150；

步骤S20、在所述第一接触孔120中填充非金属材料；

步骤S30、对所述第一接触孔120内的非金属材料进行掺杂，形成待键合 的接触结构160。

需要说明的是，这里的半导体器件可以是三维存储器，也可以是三维存储 器的一部分。

在本申请实施例中，晶圆100可以为三维存储器中的存储阵列晶圆(Array Wafer)或外围电路晶圆(CMOS Wafer)。示例性地，晶圆100的材料可以包括 单质半导体材料，例如硅(Si)、锗(Ge)等，或者化合物半导体材料，例如氮 化镓(GaN)、砷化镓(GaAs)或磷化铟(InP)等。需要说明的是，晶圆100 中还可以包括布线层、控制电路、堆叠结构等其他电路或器件，这里未在图中 示出。

在本申请实施例中，如图2A所示，提供待键合的晶圆100。值得注意的是， 图中为了使得各结构均能被清晰示出，可能造成各结构的尺寸比例关系与实际 结构不符。晶圆100的表面覆盖有键合层110，键合层110的表面即为晶圆100 的待键合面。其中，键合层110可以作为绝缘层，并增强晶圆键合的稳定性。

此外，晶圆100的待键合面上还包括多个第一接触孔120，第一接触孔120 用于形成进行晶圆间电连接的垂直互连通道。第一接触孔120贯穿键合层110， 且第一接触孔120远离待键合面的一端与导电结构140连接，而导电结构140 则连接至晶圆内的阱区150。导电结构140可以为金属材料，并与阱区150以 及晶圆100内的其他器件或电路连接。阱区150可以为P阱和/或N阱。

第一接触孔120可以通过刻蚀(Etching)和/或光刻(Photolithography)工 艺在晶圆100的待键合面上形成。通常，刻蚀工艺可以分为干法刻蚀(Dry Etching)与湿法刻蚀(Wet Etching)。其中，干法刻蚀可以包括离子铣刻蚀(Ion Neam Milling Etching)、等离子体刻蚀(Plasma Etching)、反应离子刻蚀(Reactive Ion Etching)或激光烧蚀(LaserAblation)等；湿法刻蚀是利用溶剂或溶液来 进行刻蚀，例如酸碱溶液。

在一些实施例中，可以在第一接触孔120中填充金属材料，如铜(Cu)、 铝(Al)、钨(W)等，并对填充金属材料后的键合层110表面进行平坦化处理， 从而形成待键合的接触结构，这里的接触结构即上文中的垂直互连通道。示例 性地，在第一接触孔120中填充铜，具体步骤包括：形成覆盖各接触孔内壁的 铜阻挡层(Barrier)；形成覆盖铜阻挡层的铜种子层(Seed)；在铜种子层上进 行铜电镀(Electrochemical Plating，ECP)，将铜填充满各接触孔；对键合层110 表面进行平坦化处理。然而，在对键合层110表面进行化学机械抛光、键合时 等离子体处理、利用去离子水清洗等处理时，连接至不同类型阱区150的接触 结构之间会产生电势差，进而发生电化学反应，使得连接至P阱的接触结构的 表面的铜解离形成凹陷，连接至N阱的接触结构的表面聚集铜离子并还原形成 凸起，最终造成金属损伤、空洞和待键合面不平整等缺陷，导致键合连接异常、 产品不良或使用可靠性等问题。

在本申请实施例中，如图2B所示，在第一接触孔120中填充非金属材料 (Non-Metallic Materials，NMM)。可选地，利用沉积工艺在第一接触孔120中 填充非金属材料，这里的非金属材料可以为多晶硅(Polycrystalline Silicon)等 半导体材料，也可以是其他材料。这里的沉积工艺包括但不限于化学气相沉积 (Chemical Vapor Deposition，CVD)、原子层沉积(Atomic Layer Deposition， ALD)或物理气相沉积(Physical VaporDeposition，PVD)等。由于采用非金 属材料填充第一接触孔120，可以省去形成铜阻挡层、铜种子层、铜电镀等步 骤，从而简化了制造工艺。此外，在化学机械抛光等过程中，非金属材料不会 因电势差发生金属解离和金属离子还原，从根本上解决了采用金属材料的接触结构因电化学反应而产生的金属损伤、空洞和待键合面不平整等缺陷。

在本申请实施例中，如图2C所示，对第一接触孔120内的非金属材料进 行掺杂，形成待键合的接触结构160。可选地，可以利用离子注入(Implant) 等工艺对第一接触孔120内的非金属材料进行掺杂，使第一接触孔120内的非 金属材料的电阻降低，从而形成具有电连接作用的接触结构160。

在一些实施例中，如图3A和图3B所示，所述待键合面还具有第二接触孔 130，所述第二接触孔130的深度小于所述键合层110的厚度；

所述在所述第一接触孔120中填充非金属材料还包括：

在所述第一接触孔120和所述第二接触孔130中填充非金属材料。

在本申请实施例中，如图3A所示，晶圆100的待键合面上还包括多个第 二接触孔130，第二接触孔130在垂直于键合层110表面方向上的深度小于键 合层110的厚度，即第二接触孔130位于键合层110中且不贯穿键合层110。 第二接触孔130可以通过刻蚀和/或光刻工艺在晶圆100的待键合面上形成。通 常，刻蚀工艺可以分为干法刻蚀与湿法刻蚀。其中，干法刻蚀可以包括离子铣 刻蚀、等离子体刻蚀、反应离子刻蚀或激光烧蚀等；湿法刻蚀是利用溶剂或溶 液来进行刻蚀，例如酸碱溶液。可以理解的是，为了简化工艺，第二接触孔130 可以与第一接触孔120一起在待键合面上形成；当然，根据实际工艺需求，第 二接触孔130也可以与第一接触孔120以不同的先后顺序在待键合面上形成。

第二接触孔130用于形成不进行电连接的虚拟垂直互连通道(Dummy VIA)。 在形成垂直互连通道后，通常会对键合层110的表面进行化学机械抛光处理， 由于垂直互连通道和键合层110的材料去除速率不同，在化学机械抛光处理后， 容易出现抛光不均匀的现象，因此需要在键合层110表面的多个位置设置虚拟 垂直互连通道，以提高键合层110表面的抛光均匀程度。

在本申请实施例中，如图3B所示，在第一接触孔120和第二接触孔130 中填充非金属材料。可选地，利用沉积工艺在第一接触孔120和第二接触孔130 中填充非金属材料，这里的非金属材料可以为多晶硅等半导体材料，也可以是 其他材料。这里的沉积工艺包括但不限于化学气相沉积、原子层沉积或物理气 相沉积等。由于采用非金属材料填充第一接触孔120和第二接触孔130，可以 省去形成铜阻挡层、铜种子层、铜电镀等步骤，从而简化了制造工艺。此外， 在化学机械抛光等过程中，非金属材料不会因电势差发生金属解离和金属离子 还原，从根本上解决了采用金属材料的接触结构因电化学反应而产生的金属损 伤、空洞和待键合面不平整等缺陷。

在一些实施例中，所述非金属材料包括半导体材料。

在本申请实施例中，为了使接触结构160具有更好的电性能，可以使用半 导体材料填充第一接触孔120和第二接触孔130，然后通过掺杂工艺将半导体 材料的电阻降低至合适的范围。这里的半导体材料包括但不限于多晶硅、单晶 硅(MonocrystallineSilicon)以及其他半导体材料等。其中，多晶硅材料容易 获取，且相对便宜，能节约成本。

在一些实施例中，如图4所示，所述在所述第一接触孔120和所述第二接 触孔130中填充非金属材料，包括：

在所述第一接触孔120和所述第二接触孔130中沉积非金属材料，直至所 述非金属材料覆盖所述键合层110表面。

在本申请实施例中，可以利用沉积工艺，在第一接触孔120和第二接触孔 130中填充非金属材料，直至非金属材料覆盖所述键合层110表面。为了使非 金属材料将第一接触孔120和第二接触孔130填充满，需要使非金属材料的最 大沉积厚度大于或等于第一接触孔120的深度。示例性地，在所述第一接触孔 120和所述第二接触孔130中沉积多晶硅，直至多晶硅覆盖键合层110的上表 面。这里的沉积工艺包括但不限于化学气相沉积、原子层沉积或物理气相沉积 中的一种或多种。

在一些实施例中，如图5所示，所述方法还包括：

对覆盖有所述非金属材料的所述键合层110的表面进行平坦化处理，直至 暴露所述键合层110。

在本申请实施例中，在第一接触孔120和第二接触孔130中填充非金属材 料之后，可以利用化学机械抛光等工艺，对键合层110的表面进行平坦化处理， 以去除高于键合层110表面的多余非金属材料，直至重新暴露键合层110。具 体地，首先使键合层110表面上的非金属材料与抛光液中的氧化剂、催化剂等 发生化学反应，生成一层相对容易去除的软质层。接着在抛光液中的磨料和抛 光垫的机械作用下去除上述软质层，使键合层110原有的表面重新裸露出来。 重复上述步骤，最后在化学反应和机械研磨的共同作用下完成，从而实现平坦 化处理。

可以理解的是，由于采用非金属材料填充第一接触孔120和第二接触孔130， 在化学机械抛光的过程中，非金属材料不会因电势差发生金属解离和金属离子 还原。如此，平坦化处理后的键合层110表面具有较好的均匀性和平整度，避 免了采用金属材料的接触结构因电化学反应而产生的金属损伤、空洞和待键合 面不平整等缺陷。

在一些实施例中，如图6A和图6B所示，所述对所述第一接触孔120内的 非金属材料进行掺杂，包括：

对所述第一接触孔120内的非金属材料进行离子注入；

对所述第一接触孔120内的非金属材料进行激活处理。

在本申请实施例中，如图6A所示，可以利用离子注入工艺，对第一接触 孔120内的非金属材料进行掺杂。由于非金属材料的电阻较大，不利于晶圆键 合后的电连接，故通过离子注入在第一接触孔120内的非金属材料中掺杂合适 剂量的杂质离子，使第一接触孔120内的非金属材料中的载流子浓度升高，进 而提高非金属材料的电导率，降低电阻。值得注意的是，在一些实施例中，由 于第二接触孔130用于形成不具有电连接作用的接触结构，故可以不对第二接 触孔130内的非金属材料进行离子注入，当然，为了便于操作简化工艺，也可 以同时对第一接触孔120和第二接触孔130内的非金属材料进行离子注入。可 选地，在离子注入时采用合适图案的掩蔽层，达到对目标区域进行离子注入的 目的。

如图6B所示，在进行离子注入工艺之后，对第一接触孔120内的非金属 材料进行激活处理，以形成待键合的接触结构160。示例性地，可以对第一接 触孔120内的多晶硅材料进行热退火处理。由于离子注入会造成晶格损伤和畸 形团，并使载流子的迁移率和少数载流子的寿命受到影响，因此需要进行热退 火处理，以修复晶格损伤，恢复载流子迁移率和少数载流子寿命，并电激活注 入的杂质离子，将接触结构160的电阻降低至合适的范围。

在一些实施例中，所述激活处理包括：

炉管激活处理或激光激活处理。

在本申请实施例中，对第一接触孔120内的离子注入后的非金属材料进行 激活处理的方法可以包括：炉管(Furnace)激活处理或激光(Laser)激活处理。 其中，炉管激活处理需要长时间的高温来激活注入的杂质离子，而激光激活处 理的工艺时间更短，温度也相对较低。示例性地，对于晶圆100为三维存储器 中的外围电路晶圆，由于外围电路晶圆不能耐受较高的温度，可以使用激光进 行低温瞬时激活；而对于晶圆100为三维存储器中的存储阵列晶圆，由于存储 阵列晶圆能承受的温度较高，则可以使用更为简单、廉价的高温炉管激活，或 低温激光瞬时激活。

值得注意的是，在利用激光对第一接触孔120中的非金属材料进行激活时， 第一接触孔120的第一深度越大，则所需的激光激活能量越高，瞬时温度也越 高。如此，较高的温度使得位于第一接触孔120下方的导电结构140中前道工 艺残留的氟离子扩散，对晶圆100的结构造成损伤，进而导致产品不良或使用 可靠性等问题。另一方面，在实际工作中，第一接触孔120中形成的接触结构 160会承受较大的电压，为了保证接触结构160不被高电压击穿损坏，接触结 构160的厚度大于阈值厚度。因此，第一接触孔120的第一深度具有合适的预 设范围，以保证接触结构160具有较高的击穿电压(Breakdown Voltage，VBD)， 以及激光激活处理所需的能量较低，减少氟离子扩散的影响。

在一些实施例中，所述第一接触孔120具有第一深度；所述第一深度小于 或等于预设的离子注入深度。

在本申请实施例中，在垂直于键合层110表面的方向上，第一接触孔120 具有第一深度。为了使第一接触孔120内的形成的接触结构160具有较好的电 学性能，需要使得第一接触孔120的第一深度小于或等于预设的离子注入深度， 以确保第一接触孔120内各个深度的非金属材料都获得较好的杂质离子分布。 这里的预设的离子注入深度可以与上述对第一接触孔120内的非金属材料进行 掺杂的深度相同。

在一些实施例中，所述离子注入的类型与所述第一接触孔120内非金属材 料连接的所述阱区150的掺杂类型相同。

在本申请实施例中，可以理解的是，第一接触孔120内的非金属材料用于 形成相应的接触结构，第一接触孔120内的非金属材料通过导电结构140连接 至阱区150。第一接触孔120内非金属材料的离子注入类型可以与其连接的阱 区150的掺杂类型相同，即若阱区150为N阱，则对应的第一接触孔120内的 非金属材料注入的杂质离子可以为五价元素，如磷(P)、砷(As)等；若阱区 150为P阱，则对应的第一接触孔120内的非金属材料注入的杂质离子可以为 三价元素，如硼(B)等。

在一些实施例中，如图7A和图7B所示，所述方法还包括：

从所述晶圆100的表面形成连通至所述阱区150的连接孔170；

在所述连接孔170中填充导电材料，形成所述导电结构140。

其中，所述第一接触孔120在所述键合层110表面的直径大于所述连接孔 170的直径。

在本申请实施例中，如图7A所示，可以利用刻蚀和/或光刻工艺从晶圆100 的表面形成连通至所述阱区150的连接孔170。连接孔170用于在后续工艺中 形成位于阱区150和接触结构160之间的导电结构140。这里的刻蚀工艺包括 但不限于离子铣刻蚀、等离子体刻蚀、反应离子刻蚀、激光烧蚀和湿法刻蚀中 的一种或多种。

在本申请实施例中，如图7B所示，可以利用沉积等工艺，在连接孔170 中填充导电材料，形成导电结构140。可选地，这里的导电材料包括但不限于 铜、铝、钨中的一种或多种；沉积工艺包括但不限于化学气相沉积、原子层沉 积或物理气相沉积中的一种或多种。导电结构140用于连接接触结构160和阱 区150。

值得注意的是，如图2C所示，为了降低晶圆100在键合面上的接触电阻， 接触结构160在键合层110表面的直径需要大于导电结构140的直径。因此， 形成的第一接触孔120在键合层110表面的直径大于连接孔170的直径。此外， 直径较大的第一接触孔120使得所形成的接触结构160的直径较大，有利于键 合时与另一晶圆的接触结构进行对准。

如图8所示，本申请实施例还提供了一种半导体器件，包括：

待键合的晶圆200；

位于所述晶圆200表面上的键合层210和位于所述晶圆200内的阱区250；

第一接触结构220，贯穿所述键合层210，并连接至所述阱区250；其中， 所述第一接触结构220为非金属材料。

需要说明的是，这里的半导体器件可以是三维存储器，也可以是三维存储 器的一部分。

在本申请实施例中，晶圆200可以为三维存储器中的存储阵列晶圆或外围 电路晶圆。示例性地，晶圆200的材料可以包括单质半导体材料，例如硅、锗 等，或者化合物半导体材料，例如氮化镓、砷化镓或磷化铟等。需要说明的是， 晶圆200中还可以包括布线层、控制电路、堆叠结构等其他电路或器件，这里 未在图中示出。

键合层210位于晶圆200的表面上，键合层210可以作为绝缘层，并增强 晶圆键合的稳定性，键合层210的表面为晶圆200的待键合面。阱区250位于 晶圆200内，阱区250可以为P阱和/或N阱。

此外，晶圆200的待键合面上还包括多个第一接触结构220。第一接触结 构220贯穿键合层210，第一接触结构220远离待键合面的一端连接至阱区250， 第一接触结构220用于在键合后进行晶圆间的电连接。在一些实施例中，晶圆 200为外围电路晶圆，晶圆200的待键合面上具有多个第一接触结构220；相应 地，存储阵列晶圆的待键合面上也具有多个接触结构。通过混合键合(Hybrid Bonding)的方法可以将晶圆200和存储阵列晶圆键合在一起，以实现更大的存 储密度。其中，晶圆200的多个第一接触结构220与存储阵列晶圆的多个接触 结构之间的键合连接，实现了晶圆200和存储阵列晶圆之间的电连接。

在其他实施例中，晶圆200也可以是存储阵列晶圆，用于与外围电路晶圆 键合，并通过第一接触结构220实现上述电连接。

在一些实施例中，第一接触结构220为金属材料，如铜、铝、钨等。然而， 由于第一接触结构220与阱区250连接，在对键合层210表面进行化学机械抛 光、键合时等离子体处理、利用去离子水清洗等处理时，连接至不同类型阱区 250的第一接触结构220的表面会产生电势差，进而发生电化学反应，使得连 接至P阱的第一接触结构220表面的金属解离形成凹陷，连接至N阱的第一接 触结构220表面聚集金属离子并还原形成凸起，最终造成金属损伤、空洞和待 键合面不平整等缺陷，导致键合连接异常、产品不良或使用可靠性等问题。

在本申请实施例中，第一接触结构220为非金属材料，由于非金属材料不 会因电势差发生金属解离和金属离子还原，从根本上解决了采用金属材料的第 一接触结构220因电化学反应而产生的金属损伤、空洞和待键合面不平整等缺 陷。可选地，第一接触结构220可以为掺杂的非金属材料，具有较低的电阻， 以实现电连接的功能。此外，非金属材料的沉积、平坦化等工艺更为简单，相 对于形成金属材料的第一接触结构220，可以省去形成阻挡层、种子层、金属 电镀等步骤。

在一些实施例中，如图9所示，所述半导体器件还包括：

第二接触结构230，位于所述键合层210中；所述第二接触结构230的深 度小于所述键合层210的厚度；所述第二接触结构230为非金属材料。

在本申请实施例中，晶圆200的待键合面上还包括多个第二接触结构230， 第二接触结构230在垂直于键合层210表面方向上的深度小于键合层210的厚 度，即第二接触结构230位于键合层210中且不贯穿键合层210，第二接触结 构230不进行晶圆间的电连接。

值得注意的是，在形成用于电连接的第一接触结构220后，通常会对键合 层210的表面进行化学机械抛光处理，由于第一接触结构220和键合层210的 材料去除速率不同，在化学机械抛光处理后，键合层210的表面容易出现抛光 不均匀的现象，因此需要在键合层210表面的多个位置设置第二接触结构230， 以提高键合层210表面的抛光均匀程度。

第二接触结构230为非金属材料，从根本上解决了采用金属材料的第一接 触结构220和第二接触结构230因电化学反应而产生的金属损伤、空洞和待键 合面不平整等缺陷。

在一些实施例中，所述第一接触结构220为掺杂半导体材料。

在本申请实施例中，第一接触结构220为掺杂半导体材料。为了使第一接 触结构220具有更好的电性能，第一接触结构220为进行离子注入和激活处理 后的半导体材料，半导体材料经过离子注入和激活处理，可以具有较好的电导 率和较低的电阻。这里的半导体材料包括但不限于多晶硅、单晶硅以及其他半 导体材料等。其中，多晶硅材料容易获取，且相对便宜，能节约成本。

在一些实施例中，所述第一接触结构220的掺杂类型与所述第一接触结构 220连接的所述阱区250的掺杂类型相同

在本申请实施例中，第一接触结构220的掺杂类型与其连接的阱区250的 掺杂类型相同，即若阱区250为N阱，则对应的第一接触结构220所掺杂的杂 质离子可以为五价元素，如磷、砷等；若阱区250为P阱，则对应的第一接触 结构220所掺杂的杂质离子可以为三价元素，如硼等。

在一些实施例中，如图10所示，所述半导体器件还包括：

导电结构240，位于所述阱区250和所述第一接触结构220之间，用于连 接所述阱区250和所述第一接触结构220。

在本申请实施例中，晶圆200还具有多个导电结构240。导电结构240位 于阱区250和第一接触结构220之间，并用于连接阱区250和第一接触结构220。 导电结构240可以为金属材料，包括但不限于铜、铝、钨中的一种或多种。可 以理解的是，导电结构240还可以连接至晶圆200内的多个功能区和/或互连层， 使得晶圆200内的各部分通过第一接触结构220电连接至所键合的晶圆。

在一些实施例中，所述导电结构240的材料包括铜。

在本申请实施例中，导电结构240的材料包括铜，铜具有良好的电学性能， 且价格更为低廉，采用铜的金属互联制造工艺也比较成熟。

在一些实施例中，如图10所示，所述第一接触结构220在所述键合层210 表面的直径大于所述导电结构240的直径。

在本申请实施例中，第一接触结构220在键合层210表面的直径大于导电 结构240的直径。为了提高晶圆键合后的电性能，并降低发热情况，晶圆200 在键合面上需要具有较低的接触电阻，因此，可以将第一接触结构220在键合 层210表面的直径相对增大，以获得较低的接触电阻。此外，第一接触结构220 在键合层210表面的直径较大，还有利于键合时与另一晶圆的接触结构进行对 准。

在一些实施例中，至少部分所述导电结构240与所述晶圆200内的器件或 电路连接。

在本申请实施例中，晶圆200内具有多个导电结构240。导电结构240不 仅用于连接阱区250和第一接触结构220，其中至少部分导电结构240还与晶 圆200内的器件或电路连接，使得晶圆200内的各个器件通过第一接触结构220 电连接至所键合的晶圆。

在一些实施例中，如图11所示，为另一种半导体器件，所述半导体器件位 于待键合的晶圆300，包括：

位于所述晶圆300的表面上的键合层310；键合层310的表面为所述晶圆 300的待键合面；

位于所述晶圆300内的第一阱区350和第二阱区360；所述第一阱区为N 阱，所述第二阱区为P阱；

第一接触结构320，贯穿所述键合层310，并通过导电结构340连接至所述 第一阱区350；

第二接触结构330，贯穿所述键合层310，并通过导电结构340连接至所述 第二阱区360；

第三接触结构370，位于所述键合层310中；所述第三接触结构370的深 度小于所述键合层310的厚度；其中，所述第一接触结构320、所述第二接触 结构330和所述第三接触结构370的材料为铜。

在本申请实施例中，晶圆300可以为三维存储器中的存储阵列晶圆或外围 电路晶圆。示例性地，晶圆300的材料可以包括单质半导体材料，例如硅、锗 等，或者化合物半导体材料，例如氮化镓、砷化镓或磷化铟等。

在一些实施例中，晶圆300还包括器件层380，器件层380中可以具有布 线层、控制电路、堆叠结构、存储沟道等结构，这里不再一一赘述。值得注意 的是，为了使得各结构均能被清晰示出，可能造成器件层380的尺寸比例关系 与实际结构不符。

在晶圆300进行混合键合之前，晶圆300的待键合面会经过铜化学机械抛 光工艺(Cu CMP Process)。由于铜化学机械抛光工艺会产生小缺陷，如铜电化 学反应(CopperElectrochemical Reaction)导致的不可避免的铜损伤(Cu Damage) 以及铜空洞(CuVoid)，特别是对于晶圆300为外围电路晶圆，此类缺陷尤其 严重。这是因为外围电路晶圆的前道工艺(Front End of Line，FEOL)存在很 多离子注入步骤，从而导致了第一接触结构320、第二接触结构330和第三接 触结构370之间存在明显的电势差，进而导致了待键合面碟形凹陷不均匀 (Dishing Ununiformity)的现象。

如图12所示，在铜化学机械抛光工艺中，游离的铜离子会在与N阱相连 接的第一接触结构320的表面自聚集，形成凸起；但在与P阱相连接的第二接 触结构330的表面，铜解离形成较大的碟形凹陷(Dishing)。由此，铜化学机 械抛光工艺之后待键合面平整度较差，进而导致键合连接异常、产品不良或使 用可靠性等问题。

有鉴于此，本申请实施例提供了另一种半导体器件的制造方法，其对应的 结构如图13A至图13D所示，所述制造方法包括以下步骤：

步骤S100、如图13A所示，提供待键合的晶圆400；晶圆400的表面覆盖 有键合层410；键合层410的表面为所述晶圆400的待键合面；晶圆的待键合 面包括第一接触孔420和第二接触孔430；第一接触孔420贯穿键合层410，并 通过导电结构440连接至晶圆内的阱区450；第二接触孔430的深度小于键合 层410的厚度；需要注意的是，导电结构440和阱区450在图中未示出；

步骤S200、如图13B所示，在第一接触孔420和第二接触孔430中沉积非 金属材料，直至非金属材料覆盖键合层410的表面；

步骤S300、如图13C所示，对键合层410的表面进行平坦化处理，以去除 高出键合层410表面的多余的非金属材料；

步骤S400、如图13D所示，对第一接触孔420和第二接触孔430内的非金 属材料进行离子注入，并利用炉管或者激光进行激活处理，再对键合层410表 面进行缓冲机械化学抛光处理(Buffer CMP)，形成待键合的接触结构460。

如此，通过在第一接触孔420和第二接触孔430中填充非金属材料，并对 上述非金属材料进行离子注入，以及激光或者炉管激活处理，可以减小接触结 构460的界面电阻，使接触结构460获得较好的电学性能。此外，使用非金属 材料充当待键合面的电连接介质，能够在根本上抑制铜电化学反应导致的铜损 伤、铜空洞以及待键合面碟形凹陷不均匀等问题。而利用现有的非金属材料化 学机械抛光工艺，尽可能将待键合面研磨平整，即可达到混合键合的要求。另 一方面，相较于在第一接触孔420和第二接触孔430中填充金属材料，本申请 实施例能够省去形成阻挡层、形成种子层、金属电镀等步骤，简化了制造工艺。

在一些实施例中，对第一接触孔420和第二接触孔430内的非金属材料进 行离子注入，包括：

利用离子注入工艺，在填充非金属材料的第一接触孔420和第二接触孔430 中注入合适剂量的离子，如磷、砷等；

在离子注入后，对上述非金属材料进行激活。

在本申请实施例中，针对晶圆400为存储阵列晶圆，因为存储阵列晶圆比 较耐受高温，可以直接使用高温炉管激活，也可以考虑使用激光进行低温瞬时 激活；针对晶圆400为外围电路晶圆，由于外围电路晶圆中器件结构不能耐受 较高的温度，可以使用激光进行低温瞬时激活。如此，采用非金属材料的接触 结构460的电阻可以通过以上方式降低到适宜的范围，以满足晶圆键合后电连 接的需求。

在一些实施例中，使用激光进行低温瞬时激活的能量取决于第一接触孔 420的深度，即第一接触孔420的深度越深，需要使用的激光能量就越高，瞬 时温度也就越高，而较高的温度会使与第一接触孔420连接的导电结构440中 残留的氟离子扩散，对晶圆400的结构造成损伤。针对于此，在保证足够的键 合界面(Bonding Interface)击穿电压的同时，应尽量减小第一接触孔420的深 度，这样就能使用能量较小的激光，减小高温对导电结构440的影响。

如图14所示，本申请实施例还提供了一种存储系统500，包括：

存储器510；所述存储器510包括上述实施例中任一所述的方法所形成的 半导体器件；

存储器控制器520，与所述存储器510耦接，并被配置为控制所述存储器 510。

在本申请实施例中，存储系统500可以是移动电话、台式电脑、膝上型电 脑、平板电脑、车载电脑、游戏机、打印机、定位设备、可穿戴电子设备、智 能传感器、虚拟现实(VR)设备，增强现实(AR)设备、或者其中具有存储 器的任何其它适当的电子设备。

存储系统500可以包括存储器系统501，存储器系统501中具有一个或多 个存储器510和存储器控制器520。其中，存储器510包括上述实施例中任一 所述的方法所形成的半导体器件。存储器510可以用于存储数据。

存储器控制器520可以被配置为管理关于存储或者将要存储在存储器510 中的数据的各种功能，包括但不限于坏块管理、垃圾收集、逻辑到物理地址转 换、磨损均衡等等。在一些实施方式中，存储器控制器520还被配置为处理关 于从存储器510读取或写入到存储器510的数据的误差校正码(ECC)。存储器 控制器520也可以执行任何其它适当的功能，例如，格式化存储器510。

在一些实施例中，如图14所示，所述存储系统500还包括主机502，所述 主机502耦接到所述存储器控制器520并且被配置为发送或接收数据。

在本申请实施例中，存储系统500还包括主机502。主机502可以是诸如 中央处理单元(CPU)的电子设备的处理器，或诸如应用处理器(AP)的片上 系统(SoC)。主机502可以被配置为向存储器510发送数据或者从存储器510 接收数据。为了向存储器510发送数据或者从存储器510接收数据，除了数据 之外，主机502还可以向存储器系统501发送指令。

在一些实施例中，存储器控制器520耦接到存储器510和主机502，并且 被配置为控制存储器510。存储器控制器520可以管理存储在存储器510中的 数据，并且与主机502进行通信。在一些实施方式中，存储器控制器520被设 计用于在低占空比环境中操作，例如安全数字(SD)卡、紧凑型闪存(CF)卡、 通用串行总线(USB)闪存驱动器或者在诸如个人计算机、数字相机、移动电 话之类的电子设备中使用的其它介质。在一些实施例中，存储器控制器520被 设计用于高占空比环境固态硬盘(SSD)或用作用于诸如智能手机、平板电脑、 膝上型电脑等的移动设备的数据存储器的嵌入式多媒体卡(eMMC)以及企业 存储阵列中的操作。存储器控制器520可以被配置为控制存储器510的操作(例 如，读取、擦除和编程操作)。例如，基于从主机502接收的指令，存储器控制 器520可以传输诸如编程命令、读取命令、擦除命令等等的各种命令到存储器 510，以控制存储器510的操作。

存储器控制器520可以根据特定的通信协议与外部设备(例如，主机502) 进行通信。例如，存储器控制器520可以通过以下各种接口协议中的至少一种 与外部设备进行通信：例如，USB协议、MMC协议、外围组件互连(PCI)协 议、PCI-express(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、 并行ATA协议、小型计算机小型接口(SCSI)协议、增强型小型磁盘接口(ESDI) 协议、集成驱动电子(IDE)协议、火线协议等。

在一些实施例中，可以将存储器控制器520和一个或多个存储器510集成 到各种类型的存储设备中，例如包括在同一封装(例如，通用闪存(UFS)封 装或eMMC封装)中。也就是说，存储器系统501可以被实现并封装到不同类 型的终端电子产品中。在如图15A所示的一个示例中，可以将存储器控制器520 和单个存储器510集成到存储器卡600中。存储器卡600可以包括PC卡 (PCMCIA，个人计算机存储器卡国际协会)、CF卡、智能媒体(SM)卡、记 忆棒、多媒体卡(MMC、RS-MMC、MMCmicro)、SD卡(SD、miniSD、microSD、 SDHC)、UFS等。存储器卡600还可以包括将存储器卡600与主机(例如，图 14中的主机502)耦接的存储器卡连接器601。在如图15B所示的另一示例中， 可以将存储器控制器520和多个存储器510集成到SSD700中。SSD 700还可 以包括将SSD 700与主机(例如，图14中的主机502)耦接的SSD连接器701。 在一些实施方式中，SSD 700的存储容量和/或操作速度大于存储器卡600的存 储容量和/或操作速度。

需要说明的是，本申请所提供的几个方法或设备实施例中所揭露的特征， 在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限 于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易 想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护 范围应以所述权利要求的保护范围为准。