像素电路、像素控制方法和显示装置

技术领域

本申请涉及像素控制技术领域，特别涉及一种像素电路、像素控制方法和显示装置。

背景技术

显示亮度是影响液晶显示装置显示质量的重要参数，而开口率是决定显示亮度的主要因素，开口率即是指显示装置有效显示区域内光透过部分和不透过部分之比，即光线能透过的有效区域的比例，也即开口率越大，显示亮度也就越高。但现有液晶显示装置由于开口率较低，从而使得显示亮度较低。

发明内容

本申请的主要目的是提供一种像素电路，旨在解决液晶显示装置由于开口率较低，而导致显示亮度较低的问题。

为实现上述目的，本申请提出的像素电路，用于显示面板，所述显示面板包括扫描线、数据线、第一像素和第二像素，所述第一像素包括第一像素电极，所述第二像素包括第二像素电极，其特征在于，所述像素电路包括：

第一薄膜晶体管，所述第一薄膜晶体管的受控端与所述扫描线连接，所述第一薄膜晶体管的输入端与所述数据线连接；

第一选择电路，所述第一选择电路的输入端与所述第一薄膜晶体管的输出端连接，第一选择电路的第一输出端与所述第一像素电极连接，第一选择电路的第二输出端与所述第二像素电极连接；

所述第一薄膜晶体管用于根据所述扫描线上传输的扫描信号，将所述数据线上传输的数据信号通过所述第一选择电路依次写入所述第一像素和所述第二像素，以为所述第一像素和所述第二像素依次充电，以使所述第一像素和所述第二像素可依次充电至相应的本帧像素电位。

可选地，所述第一选择电路包括：

第一单向电路，所述第一单向电路的第一端与所述第一薄膜晶体管的输出端连接，所述第一单向电路的第二端与所述第一像素电极连接；

第二单向电路，所述第二单向电路的第一端与所述第一薄膜晶体管的输出端连接，所述第二单向电路的第二端与所述第二像素电极连接；

在所述第一薄膜晶体管输出数据信号时，所述第一单向电路和所述第二单向电路中的一者导通，另一者关闭，且所述第一单向电路的导通电流方向和所述第二单向电路的导通电流方向相反。

可选地，所述像素电路包括：

复位电路，所述复位电路的受控端与前预设行扫描线连接，所述复位电路的输入端用于接入预设复位电位，所述复位电路的第一输出端与所述第一像素电极，所述复位电路的第二输出端与所述第二像素电极连接；

所述复位电路用于根据前预设行扫描线上传输的扫描信号，将所述预设复位电位输出至所述第一像素电极和所述第二像素电极，以复位所述第一像素和所述第二像素。

可选地，所述像素电路还包括：

第二选择电路，所述第二选择电路的第一输入端与所述复位电路的输出端连接，所述第二选择电路的第二输入端与所述复位电路的第二输出端连接，所述第二选择电路的第一输出端与所述第一像素电极连接，所述第二选择电路的第二输出端与所述第二像素电极连接。

可选地，所述第二选择电路包括：

第三单向电路，所述第三单向电路的第一端与所述第一像素电极连接，所述第三单向电路的第二端与所述复位电路的第一输出端连接；

第四单向电路，所述第四单向电路的第一端与所述第二像素电极连接，所述第四单向电路的第二端与所述复位电路的第二输出端连接；

在所述复位电路导通时，所述第一单向电路和所述第二单向电路均导通。

可选地，所述第一单向电路的导通电流方向和所述第二单向电路的导通电流方向相反，且所述第三单向电路的导通电流方向与所述第一单向电路的导通电流方向相同，所述第四单向电路的导通电流方向与所述第二单向电路的导通电流方向相同；

可选地，所述像素电路还包括：

第二薄膜晶体管，所述第二薄膜晶体管的受控端与所述扫描线连接，所述第二薄膜晶体管的输入端用于接入第一预设电位，所述第二薄膜晶体管的输出端与所述第三单向电路的第二端连接；

第三薄膜晶体管，所述第三薄膜晶体管的受控端与所述扫描线连接，所述第三薄膜晶体管的输入端用于接入第二预设电位，所述第三薄膜晶体管的输出端与所述第四单向电路的第二端连接。

可选地，所述第一单向电路、所述第二单向电路、所述第三单向电路、所述第四单向电路包括PN结。

本发明还提出一种像素控制方法，用于如上述的像素电路，所述像素控制方法包括：

在第一子阶段中，输出高电位的扫描信号至第N行扫描线，以及输出正极性预设电位的数据信号至数据线，以使第一像素充电至相应的本帧像素电位；

在第二子阶段中，输出高电位的扫描信号至第N行扫描线，以及输出负极性预设电位的数据信号至数据线，以使第二像素充电至相应的本帧像素电位。

可选地，在同行相邻两像素电路中第一单向电路、第二单向电路、第三单向电路、第四单向电路的导通电流方向相同时，控制任意相邻两数据线上传输的数据信号极性相反；

在同行相邻两像素电路中第一单向电路、第二单向电路、第三单向电路、第四单向电路的导通电流方向相反时，控制任意相邻两数据线上传输的数据信号极性相同。

本发明还提出一种显示装置，所述显示装置包括；

扫描线；

数据线；

第一像素和第二像素，所述第一像素包括第一像素电极，所述第二像素包括第二像素电极；以及，

如上述的像素电路，所述像素电路分别与所述扫描线、所述数据线、所述第一像素电极和所述第二像素电极连接；

所述显示装置用于根据如上述的像素控制方法，控制所述像素电路驱动所述第一像素和所述第二像素工作。

本申请技术方案通过采用第一薄膜晶体管和第一选择电路，并通过使第一薄膜晶体管用于根据扫描线上传输的扫描信号，将数据线上传输的数据信号通过第一选择电路依次写入第一像素和第二像素，以为第一像素和第二像素依次充电，以使第一像素和第二像素可依次充电至相应的本帧像素电位。如此，本申请像素电路仅需一根扫描线和一个薄膜晶体管，即可实现对位于扫描线两侧的两个像素的显示控制，因而对采用本申请像素电路，且分辨率为m×n的液晶显示装置而言，其有效显示区域中仅需设置0.5n根扫描线L1以及设置0.5×m×n个薄膜晶体管，相较于现有技术而言，大大减少了有效显示区域中设置的扫描线L1数量和薄膜晶体管数量，极大的提高了液晶显示装置有效显示区域的开口率，因而有利于提高液晶显示装置的显示亮度，从而解决了液晶显示装置由于开口率较低，而导致显示亮度较低的问题。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本申请实施例一像素电路的模块结构示意图；

图2为本申请实施例一像素电路所增加开口位置的结构示意图；

图3为本申请实施例一像素电路的一电路结构示意图；

图4为本申请实施例一像素电路的另一电路结构示意图；

图5为本申请实施例二像素控制方法的步骤流程示意图；

图6为本申请实施例一像素电路在有效显示区域中的一排列示意图；

图7为本申请实施例一像素电路在有效显示区域中的另一排列示意图；

图8为本申请实施例一像素电路的驱动时序示意图。

附图标号说明：

本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

另外，在本申请中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。

实施例一：

本申请提出一种像素电路，可用于液晶显示面板。

显示面板的有效显示区域中可交错设有多根扫描线L1和多根数据线L2，以形矩阵排列的多个像素区间，每一像素区间中可形成有一像素。其中，第一像素PXL1可包括第一像素电极S1，第一像素电极S1可与公共电极线形成第一像素PXL1中的像素电容和存储电容（以下说明书用第一像素电容Ccl1和第一存储电容Cst1表示）；第二像素PXL2可包括第二像素电极S2，第二像素电极S2可与公共电极线形成第二像素PXL2中的像素电容和存储电容（以下说明书用第二像素电容和第二存储电容Cs表示）。

在一范例技术中，每一像素区间中均需要设置有一路像素电路，同一行像素区间中的像素电路需要连接于同一扫描线L1上，且每一像素电路至少设有一薄膜晶体管，因而对分辨率为m×n的液晶显示装置而言，则有效显示区域中需要设置n根扫描线L1和至少m×n个薄膜晶体管，这使得液晶显示装置的开口率较低，从而导致液晶显示装置的显示亮度较低。

针对上述问题，参照图1至图2，在实施例一中，所述像素电路包括：

第一薄膜晶体管T1，所述第一薄膜晶体管T1的受控端与所述扫描线L1连接，所述第一薄膜晶体管T1的输入端与所述数据线L2连接；

第一选择电路10，所述第一选择电路10的输入端与所述第一薄膜晶体管T1的输出端连接，第一选择电路10的第一输出端与所述第一像素电极S1连接，第一选择电路10的第二输出端与所述第二像素电极S2连接；

所述第一薄膜晶体管T1用于根据所述扫描线L1上传输的扫描信号，将所述数据线L2上传输的数据信号通过所述第一选择电路10依次写入所述第一像素PXL1和所述第二像素PXL2，以为所述第一像素PXL1和所述第二像素PXL2依次充电，以使所述第一像素PXL1和所述第二像素PXL2可依次充电至相应的本帧像素电位。

本实施例中，第一薄膜晶体管T1可采用N型或者P型薄膜晶体管来实现，以下说明书以第一薄膜晶体管T1为N型薄膜晶体管为例，来解释说明本申请技术方案。第一薄膜晶体管T1的受控端、输入端、输出端可分别为N型薄膜晶体管的栅极、漏极和源极，第一薄膜晶体管T1可在收到高电位的扫描信号时导通，并可在导通时，接入数据线L2上传输的数据信号，并输出至第一选择电路10。

第一选择电路10可具有多个单向电路，每一单向电路可具有两端，每一单向电路可在两端中一端的电位大于另一端的电位时导通，且导通时的电流方向为由电位高的一端流向电位较低的另一端，而在另一端的电位大于一端的电位时不导通，即每一单向电路具有单向导通特性。第一选择电路10可根据第一薄膜晶体管T1输出的数据信号所处的电位，使得相应单向电路在显示控制阶段的不同子阶段中导通，以使第一像素电极S1和第二像素电极S2可在显示控制阶段的不同子阶段中通过相应的单向电路先后接入处于相应电位的数据信号，以及使得第一像素电容Ccl1和第一存储电容Cst1、第二像素电容和第二存储电容Cs可利用接入的数据信号，对应将像素电位充电至本帧画面显示所需的电位值，即本帧像素电位，从而以使第一像素PXL1和第二像素PXL2可在显示阶段以相应的本帧像素电位分别控制液晶分子的翻转程度，进而以实现第一像素PXL1和第二像素PXL2在本帧画面中的开启显示。

如此，本申请像素电路仅需一根扫描线L1和一个第一薄膜晶体管T1，即可实现对位于扫描线L1两侧的两个像素（PXL1和PXL2）的显示控制，因而对采用本申请像素电路，且分辨率为m×n的液晶显示装置而言，其有效显示区域中仅需设置0.5n根扫描线L1以及设置0.5×m×n个薄膜晶体管，相较于现有技术而言，大大减少了有效显示区域中设置的扫描线L1数量和薄膜晶体管数量，极大的提高了液晶显示装置有效显示区域的开口率。当第一像素PXL1和第二像素PXL2处于同列，且位于同一扫描线L1的相对两侧时，所增加的开口位置具体可如图2所示，因而有利于提高液晶显示装置的显示亮度，从而解决了液晶显示装置由于开口率较低，而导致显示亮度较低的问题。

参照图2至图3，在实施例一中，所述第一选择电路10包括：

第一单向电路11，所述第一单向电路11的第一端与所述第一薄膜晶体管T1的输出端连接，所述第一单向电路11的第二端与所述第一像素电极S1连接；

第二单向电路12，所述第二单向电路12的第一端与所述第一薄膜晶体管T1的输出端连接，所述第二单向电路12的第二端与所述第二像素电极S2连接；

第一单向电路11和第二单向电路12可采用PN结来实现，第一单向电路11可包括第一PN结PN1，第二单向电路12可包括第二PN结PN2。由于PN结具有正极和负极，因而第一选择电路10可根据PN结正、负极的接法不同存在两种电路结构，具体如下：

第一选择电路10的第一种电路结构为：具体可参照图3，第一单向电路11的第一端为第一PN结PN1的正极，第二端可为第一PN结PN1的负极，第二单向电路12的第一端为第二PN结PN2的负极，第二端可为第二PN结PN2的正极。如此，当第一薄膜晶体管T1输出高电位的数据信号时，第一单向电路11导通，第二单向电路12不导通，第一单向电路11导通时的电流方向，即导通电流方向为由其第一端流向第二端，从而以实现将高电位的数据信号写入第一像素PXL1，以为第一像素PXL1充电；当第一薄膜晶体管T1输出低电位的数据信号时，第一单向电路11不导通，第二单向电路12导通，第二单向电路12导通时的电流方向为由第二端流向第一端，从而以实现将低电位的数据信号写入第二像素PXL2，以为第二像素PXL2充电。

第一选择电路10的第二种电路结构为：具体可参照图4，第一单向电路11的第一端为第一PN结PN1的负极，第二端可为第一PN结PN1的正极，第二单向电路12的第一端为第二PN结PN2的正极，第二端可为第二PN结PN2的负极。如此，当第一薄膜晶体管T1输出高电位的数据信号时，第一单向电路11不导通，第二单向电路12导通，第二单向电路12导通时的电流方向为由其第一端流向第二端，从而以实现将高电位的数据信号写入第二像素PXL2，以为第二像素PXL2充电；当第一薄膜晶体管T1输出低电位的数据信号时，第一单向电路11导通，第二单向电路12不导通，第二单向电路12导通时的电流方向为由第二端流向第一端，从而以实现将低电位的数据信号写入第一像素PXL1，以为第一像素PXL1充电。

即在第一薄膜晶体管T1输出数据信号时，第一单向电路11和第二单向电路12中的一者导通，另一者关闭，且所述第一单向电路11的导通电流方向和第二单向电路12的导通电流方向相反。

由于在实际显示中，存在像素的前一帧像素电位高于或者低于其本帧像素电位的显示情况，而产生该显示情况时，会影响第一单向电路11或者第二单向电路12的导通情况，从而影响第一像素PXL1或者第二像素PXL2在本帧画面显示时的充电效果。例如，当第一像素PXL1的前一帧像素电位高于其本帧像素电位时，当第一薄膜晶体管T1输出高电位的数据信号时，该高电位的数据信号相较于前一帧像素电位而言为低电位信号，第一单向电路11不导通，因而无法将第一像素PXL1充电至本帧像素电位。

针对此问题，本申请在像素电路中设置有复位电路30，所述复位电路30的受控端与前预设行扫描线L1连接，所述复位电路30的输入端用于接入预设复位电位DC1，所述复位电路30的第一输出端与所述第一像素电极S1连接，所述复位电路30的第一输出端与所述第二像素电极S2连接；所述复位电路30用于根据前预设行扫描线L1上传输的扫描信号，将所述预设复位电位DC1输出至所述第一像素电极S1和所述第二像素电极S2，以复位所述第一像素PXL1和所述第二像素PXL2。

本实施例中，预设复位电位DC1可为第一像素PXL1和所述第二像素PXL2二者高、低电位之间的中间电位；前预设行扫描线L1可根据显示装置的实际复位需要来确定，例如：可为前一行扫描线L1或者前两行扫描线L1等，在此不做限定。复位电路30可采用薄膜晶体管构建的开关来实现，其中薄膜晶体管可为N型或者P型薄膜晶体管，在此不做限定。

在图3和图4所示实施例中，复位电路30可包括均为N型薄膜晶体管的第四薄膜晶体管T4和第五薄膜晶体管T5，第四薄膜晶体管T4和第五薄膜晶体管T5的栅极可分别与前预设行扫描线L1连接，第四薄膜晶体管T4和第五薄膜晶体管T5的漏极可分别与第一电位线L3连接，第四薄膜晶体管T4的漏极与第一像素电极S1连接，第五薄膜晶体管T5的漏极与第二像素电极S2连接；其中第一电位线L3用于接入并传输预设复位电位DC1。如此，复位电路30可在前预设行扫描线L1上传输高电位的扫描信号时导通，并可在导通时，将接入的预设复位电位DC1输出至第一像素电极S1和第二像素电极S2，以使第一像素电极S1和第二像素电极S2的电位可被下拉至预设复位电位DC1，从而以实现对第一像素PXL1和第二像素PXL2的电位复位。此外，本申请通过采用两个薄膜晶体管来分别实现第一像素PXL1和第二像素PXL2的电位复位，相较于采用单个薄膜晶体管同时输出预设复位单位至两个像素而言，可避免第一像素电极S1和第二像素电极S2之间直接电性连接而导致的电荷分享，有利于提高第一像素PXL1和第二像素PXL2的显示稳定性和显示效果。

由于预设复位电位DC1相较于数据信号的高电位而言为低电位，而相较于数据信号的低电位而言为高电位，因而在复位后第一单向电路11和第二单向电路12可正常将第一薄膜晶体管T1输出不同电位的数据信号，输出至第一像素电极S1和第二像素电极S2，从而以使第一像素PXL1和第二像素PXL2的电位可被充电至相应的本帧像素电位，有利于提高液晶显示装置的显示效果。

在实际使用中，复位电路30存在较大的关态漏电流，容易影响第一像素电极S1和第二像素电极S2的电位，从而影响第一像素PXL1和第二像素PXL2的充电效果以及充电后所处的电位。

针对此问题，本申请在像素电路中还设置有第二选择电路20，所述第二选择电路20的第一输入端与所述复位电路30的第一输出端连接，所述第二选择电路20的第二输入端与所述复位电路30的第二输出端连接，所述第二选择电路20的第一输出端与所述第一像素电极S1连接，所述第二选择电路20的第二输出端与所述第二像素电极S2连接。其中，第一选择电路10同样可具有多个单向电路，每一单向电路可包括至少一个PN结，从而以通过PN结来降低复位电路30的关态电流，

可选地，所述第二选择电路20包括：

第三单向电路21，所述第三单向电路21的第一端与所述第一像素电极S1连接，所述第三单向电路21的第二端与所述复位电路30的输入端连接；

第四单向电路22，所述第四单向电路22的第一端与所述第二像素电极S2连接，所述第四单向电路22的第二端与所述复位电路30的输入端连接；

在所述复位电路30导通时，所述第一单向电路11和所述第二单向电路12均导通，且所述第三单向电路21的导通电流方向与所述第一单向电路11的导通电流方向相同，所述第四单向电路22的导通电流方向与所述第二单向电路12的导通电流方向相同。

第三单向电路21和第四单向电路22可采用PN结来实现，第三单向电路21可包括第三PN结PN3，第四单向电路22可包括第四PN结PN4。同理，第二选择电路20同样可根据PN结正、负极的接法不同存在两种电路结构，具体如下：

第二选择电路20的第一种电路结构为：具体可参照图3，第三单向电路21的第一端为第三PN结PN3的正极，第二端可为第三PN结PN3的负极，第四单向电路22的第一端为第四PN结PN4的负极，第二端可为第四PN结PN4的正极。此时第一选择电路10也可呈第一种电路结构，即第一单向电路11和第三单向电路21此时的导通电流方向均为由第一端流向第二端，也即第二单向电路12和第四单向电路22此时的导通电流方向均为由第二端流向第一端。如此，即可使得均采用第一种电路结构的第一选择电路10的写入功能可与第二选择电路20的复位功能互不影响。

第二选择电路20的第二种电路结构为：具体可参照图4，第三单向电路21的第一端为第三PN结PN3的负极，第二端可为第三PN结PN3的正极，第四单向电路22的第一端为第四PN结PN4的正极，第二端可为第四PN结PN4的负极。此时第一选择电路10也可呈第二种电路结构，即第一单向电路11和第三单向电路21此时的导通电流方向均为由第二端流向第一端，也即第二单向电路12和第四单向电路22此时的导通电流方向均为由第一端流向第二端，如此，即可使得均采用第二种电路结构的第一选择电路10的写入功能可与第二选择电路20的复位功能互不影响。

但在数据信号写入时，第三单向电路21会在第一像素PXL1的作用下，使其第一端处电位大于其第二端处电位；第四单向电路22会在第二像素PXL2的作用下，使其第一端的电位小于其第二端的电位，从而触发第三单向电路21和第四单向电路22导通，进而使得第四薄膜晶体管T4和第五薄膜晶体管T5产生漏电流，以影响第一像素PXL1和第二像素PXL2的电位。

针对此问题，本申请设置有第二薄膜晶体管T2和第三薄膜晶体管T3，所述第二薄膜晶体管T2的受控端与所述扫描线L1连接，所述第二薄膜晶体管T2的输入端用于接入第一预设电位DC2，所述第二薄膜晶体管T2的输出端与所述第三单向电路21的第二端连接；所述第三薄膜晶体管T3的受控端与所述扫描线L1连接，所述第三薄膜晶体管T3的输入端用于接入第二预设电位DC3，所述第三薄膜晶体管T3的输出端与所述第四单向电路22的第二端连接。

其中，第二薄膜晶体管T2的输入端可与第二电位线L4连接，第二电位线L4用于接入并传输第一预设电位DC2，第一预设电位DC2可为正极性信号的数据信号（相对公共电极）中的最大的电位值。第三薄膜晶体管T3的输入端可与第三电位线L5连接，第三电位线L5用于接入并传输二预设电位DC3，第二预设电位DC3可为负极性信号的数据信号（相对公共电极）中的最小的电位值。如此，在第一像素PXL1和第二像素PXL2写入数据信号，即本行扫描线L1上传输高电位的扫描信号G（N）时，第二薄膜晶体管T2和第三薄膜晶体管T3导通，以将第三单向电路21第二端的电位上拉至第一预设电位DC2，以及将第四单向电路22第二端的电位上拉至第二预设电位DC3，以使得第三单向电路21第一端的电位可不大于其第二端的电位，第四单向电路22第一端的电位可不小于其第二端的电位，从而以使第三单向电路21和第四单向电路22关闭，进而以避免第一像素PXL1和第二像素PXL2的电位受第四薄膜晶体管T4和第五薄膜晶体管T5漏电流的影响。

此外，第二薄膜晶体管至第五薄膜晶体管（T2~T5）以及第一电位线至第三电位线（L3~L5）可设于液晶显示装置的非有效显示区域，以避免设于有效显示区而造成的开口率下降，有利于进一步提高显示亮度。

实施例二：

本申请还公开一种像素控制方法，用于控制上述像素电路，该像素电路的具体结构参照上述实施例，由于本像素控制方法采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

显示装置中还可包括时序控制器、源极驱动电路和栅极驱动电路，其中，时序控制器即可为本申请像素控制方法的执行主体；源极驱动电路可与时序控制器和多根数据线L2连接，以在时序控制器的控制下输出相应电位的数据信号至每一数据线L2；栅极驱动电路可与时序控制器和多根扫描线L1连接，以在时序控制器的控制下逐行输出相应电位的扫描信号至每一扫描线L1，以实现扫描线L1的逐行开启。

参照图5至图8，在实施例二中，在时序控制器控制有效显示区域显示一帧画面的帧显示周期中，帧显示周期对于第一像素PXL1和第二像素PXL2而言可分为控制阶段和非控制阶段，其中控制阶段可包括依次执行的第一子阶段和第二子阶段。所述像素控制方法包括：

步骤S100、在第一子阶段T1中，输出高电位的扫描信号至第N行扫描线L1，以及输出正极性预设电位的数据信号至数据线L2，以使第一像素PXL1充电至相应的本帧像素电位。

具体为，时序控制器控制栅极驱动电路输出高电位的扫描信号G（n）至第N行扫描线L1，以控制第N行扫描线L1开启，以及控制源极驱动电路输出正极性预设电位的数据信号至数据线L2，以通过与第N行扫描线L1和数据线L2连接的像素电路，将正极性预设电位的数据信号写入与该像素电路连接的第一像素PXL1，以使该第一像素PXL1可充电至相应的本帧像素电位。

步骤S200、在第二子阶段T2中，输出高电位的扫描信号G（n）至第N行扫描线L1，以及输出负极性预设电位的数据信号至数据线L2，以使第二像素PXL2充电至相应的本帧像素电位。

具体为，时序控制器控制栅极驱动电路输出高电位的扫描信号G（n）至第N行扫描线L1，以控制第N行扫描线L1开启，以及控制源极驱动电路输出负极性预设电位的数据信号至数据线L2，以通过与第N行扫描线L1和数据线L2连接的像素电路，将负极性预设电位的数据信号写入与该像素电路连接的第二像素PXL2，以使该第二像素PXL2可充电至相应的本帧像素电位。

在控制阶段之外的非控制阶段中，时序控制器可输出低电位的扫描信号G（n），以控制第N行扫描线L1关闭。在图8所示实施例中，像素电路中复位电路30的受控端连接于上一行扫描线，因而在上一行扫描线接入高电位的扫描信号G（n-1）时，第一像素PXL1和第二像素PXL2的电位被复位至预设复位电位DC1。

需要说明的是，本申请所记载的正极性预设电位和负极性预设电位为相较于预设复位电位DC1而言，正极性预设电位高于预设复位电位DC1，而负极性预设电位低于预设复位电位DC1。此外，正极性预设电位可由第一像素PXL1在显示本帧画面时所需的像素电位来进行确定，负极性预设电位可对应由第二像素PXL2在显示本帧画面时所需的像素电位来进行确定，在此不做限定。

由于本申请第一选择电路10和第二选择电路20均具有两种电路结构，因而本申请像素电路也可具有两种电路结构，具体如下：

第一种电路结构的像素电路可包括分别采用各自第一种电路结构的第一选择电路10和第二选择电路20，具体可参照图3；第二种电路结构的像素电路可包括分别采用各自第二种电路结构的第一选择电路10和第二选择电路20，具体可参照图4。

而基于上述两种像素电路的电路结构，本申请显示装置的有效显示区域同样也可具有两种像素电路的设置方式，具体如下：

第一种设置方式为有效显示区域中任意一像素电路的电路结构相同，具体可参照图7，此时像素电路均可采用其第一种电路结构，换而言之，此时任意一像素电路中第一单向电路11、第二单向电路12、第三单向电路21、第四单向电路22的导通电流方向分别与同行相邻的另一像素电路中的第一单向电路11、第二单向电路12、第三单向电路21、第四单向电路22相同。时序控制器可通过控制任意相邻两数据线L2上传输的数据信号极性相反，来规划有效显示区域中各像素的极性组合，以使得上下相邻的两像素的极性相异，从而以实现对于有效显示区域中各像素的行反转控制。

第二种设置方式为有效显示区域中同行上任意相邻两像素电路不同，具体可参照图8，但同列上任意相邻两像素电路相同，此时有效显示区域中设有两种电路结构的像素电路，换而言之，此时任意一像素电路中第一单向电路11、第二单向电路12、第三单向电路21、第四单向电路22的导通电流方向分别与同行相邻的另一像素电路中的第一单向电路11、第二单向电路12、第三单向电路21、第四单向电路22相反。时序控制器可通过控制任意相邻两数据线L2上传输的数据信号极性相同，来规划有效显示区域中各像素的极性组合，从而以实现对于有效显示区域中各像素的点反转控制，且由于PN结的单向导电性，可以同时通过对应改变公共电极的极性来改变像素电极之间的极性。

实施例三：

本申请还提出一种显示装置，该显示装置包括扫描线L1、数据线L2、第一像素PXL1、第二像素PXL2和像素电路，该像素电路的具体结构参照上述实施例，由于本显示装置采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

其中，所述第一像素PXL1和所述第二像素PXL2位于所述扫描线L1相对两侧，所述第一像素PXL1包括第一像素电极S1，所述第二像素PXL2包括第二像素电极S2，所述像素电路分别与所述扫描线L1、所述数据线L2、所述第一像素电极S1和所述第二像素电极S2连接。所述显示装置还可包括时序控制器，时序控制器可根据如上述的像素控制方法，控制所述像素电路驱动第一像素PXL1和所述第二像素PXL2工作，从而以实现当前帧画面的显示。

以上所述仅为本申请的可选实施例，并非因此限制本申请的专利范围，凡是在本申请的发明构思下，利用本申请说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本申请的专利保护范围内。